CH644231A5 - Circuit a gain variable commande par une tension. - Google Patents

Description

La présente invention cherche à éliminer ces problèmes et tors 23 et 25 (par exemple tension de terre) est exprimée par à réaliser un circuit à gain variable commandé par une tension V5. Les sources de polarisation 13,14,17 et 18 délivrent cha-dans lequel le courant statique total est maintenu substantiel- cune une tension de polarisation VB.

lement à un niveau constant indépendemmant de tout chan- En conséquence, le courant d'entrée délivré par la source gement dans le gain du circuit produit par la tension de com- 45 de signal d'entrée 11 peut être exprimé par mande de gain Vc.

Une première forme d'exécution de l'invention est repré- iin = Ì4 — i3 (12)

sentée en figure 3. Dans cette figure, une source de signal d'entrée 11, représentée ici comme une source de courant, est reliée alors que le courant de sortie iout à travers la résistance 19 est à une entrée qui inverse d'un amplificateur opérationnel 12, 50 exprimé par monté ici comme un amplificateur de signal d'erreur, et dont l'entrée directe et mise à la masse. La sortie de l'amplificateur iout=ii—i2 (13)

opérationnel 12 est reliée à travers des sources de polarisation

13 et 14 aux entrées respectives d'un premier et d'un second D'autre part, le courant i5 coulant à travers le transistor amplificateur différentiel 21 et 22. Des sources de courant 55 24 du premier amplificateur différentiel 21 et dans la première constant 15 et 16 sont couplées respectivement aux amplifica- paire de transistor 31 est exprimé par teurs différentiels 21 et 22 et des sources de polarisation 17 et

18 sont couplées respectivement aux bornes de commande de i5 = i1+i3 (14)

ces amplificateurs.

Une résistance de charge 19 absorbe le courant de sortie 60 De manière similaire le courant ig coulant de la seconde iout du circuit. paire de transistors 32 à travers le transistor 26 du second am-

Le premier amplificateur différentiel 21 est formé de tran- plificateur différentiel 22 peut être exprimé par sistors PNP 23 et 24 dont les émetteurs sont reliés en commun

à la source de courant 15 et dont les bases sont couplées res- iô= h + U (15)

pectivement aux sources de polarisation 13 et 17. De manière 65

similaire, le second amplificateur différentiel est formé d'une Les courants de saturation à travers les transistors 24,26, paire de transistors NPN 25 et 26 dont les émetteurs sont 33,34,35 et 36 sont tous égaux à Is, le courant de saturation à couplés en commun à la source de courant 16 et les bases sont travers les transistors 23 et 25 étant choisi d'une valeur égale à

644 231

6

un multiple de Is, KIS où K est une constante. Ici, le facteur d'amplification de courant a en base commune de tous les transistors 23,24,25,26,33,34,35 et 36 est admis comme étant unité.

On peut admettre que les bases des transistors de sortie 34 5 et de contre-réaction 35 de la première et de la seconde paire de transistors 31 et 32 sont mises à la masse de sorte que la tension Vc de commande de gain est appliquée entièrement aux bases des transistors de contre-réaction 33 et de sortie 36. En conséquence, les courants mentionnés ci-dessus i[ à i4 peu- 10 vent être exprimés comme suit

= (Î5+2Is)-

i, = (i5+2Is)-

1+A

i2=(i6+2Is) •

1

l + exp(-Vc/VT)

v,

i,=Is [exp(—)-l] vT

Vc-v2 i2=Is [exp( —-—)-1]

Vi-Vc Ì3 = !s [exp(—- )-l]

v2

i4=Is [exp(— — )-l] VT

(16)

15

= (i6+2Is)- —

A_

1+A

(17

(18)

25

=(i5+2Is)-

1_

1+A

(19)

Où VT = kT/q.

En substituant les équations (14) et (15) dans les équations (16) à (19) il vient

30

i5 = i,+i3

Vi V,-Vc

=Is [exp(—— ) — 1]+Is [exp(—— )-l]

VT VT

= IS [exp (

y

1+eXp(-_)

■2]

En conséquence

= (is+2Is)

35

exp (Vc/VT) l + exp(Vc/VT)

i3 = (i5 + 2Is)'

exp(—Vç/Vt) l+exp(—VC/VT)

i4 = (i6 + 2Is) •

1

1+A

1

1 + exp (VC/VT)

(24)

(25)

(26)

(27

(20)

Ici, le facteur A=exp (VC/VT).

Il en résulte que le gain G net du circuit, égal au rapport du courant de sortie iout au courant d'entrée iin, peut être ob-40 tenu par la substitution des équations (24) à (27) dans les équations (12) et (13). Il vient:

45

ii Ì2 Vc

G= t—r = — A= —exp(—» ) i4 i3 VT

(28)

. v, (is/Is) + 2

exp (- — )=

Vt 1+exp (-VC/VT)

D'autre part, i6=i2

= Is [exp( C 2 )~1]+IS [exp(- -7—)—1]

Vf V t v2 ( Ve 1 =IS [exp(- — ) 1+exp(—) -2]

t - Ce qui précède montre que le gain net de courant est une ' fonction exponentielle de la tension de commande Vc. Dans le cas d'un signal d'entrée nul, c'est-à-dire lorsque le courant 50 d'entrée iin=0, le courant statique à vide IDin traversant le transistor 33 et le transistor 35 peut être exprimé par IDin-=i3=i4. En conséquence, le courant statique IDin peut être exprimé soit par l'équation (26) soit par l'équation (27). Si les expressions i5+2IS=i6+2IS=Ix sont satisfaites en absence de 55 tout signal d'entrée iin, le courant statique IDin peut être exprimé par

1

(22) IDin=IT-

1+A

(29)

et, en conséquence

. v2 (i6/Is)+2

exp ( )=

VT l+exp(Vc/VT)

En substituant les équations (20) et (22) dans les équations ID0Ut=IT • (16) à (19) il vient 1+A

En outre, lors de l'absence de tout signal d'entrée, le courant de sortie iout est aussi égal à zéro et le courant statique ID0Ut traversant le transistor 34 et le transistor 36 peut être ex-(23) primé ID0Ut=ij = i2, de sorte que les équations (24) et (25) 65 peuvent être récrites de la manière suivante A

(30)

7

644231

On voit que la somme des équations (29) et (30) est une tors 57 et 58 sont connectés en diode, avec leurs collecteurs et constante. C'est-à-dire que la somme des courants statiques leurs bases reliés la masse. L'émetteur du transistor 57 est con-

IDin + ID0Ut aura une valeur constante IT indépendamment necté à la source de courant 55 et à la base du transistor 24 du de toute variation du gain de courant A. premier amplificateur différentiel 21. De manière similaire l'é-Comme indiqué en figure 4, dans laquelle les courants sta- 5 metteur du transistor 58 est connecté à la source de courant 56

tiques IDin et ID0Ut sont représentés en lignes pleines et leur et à la base du transistor 26 du second amplificateur différen-

somme en pointillé, le courant statique total IT est indépen- tiel 22.

dant des variations du gain A. Normalement, comme le cou- Il est apparent que les transistors 53 et 54 produisent une rant de saturation Is a une faible valeur, le courant statique différence de tension substantiellement constante entre leurs total IT est substantiellement égal au courant collecteur i5 ou 10 émetteurs et bases respectifs. De manière similaire les transis-

i6. En conséquence, le courant statique total IT peut être ex- tors 57,58, montés en diode, produisent également une diffé-

primé grossièrement comme une fonction du courant I0 dé- rence de tension substantiellement constante entre leurs émet-li vré par les sources de courant constant 15 et 16 au premier et teur respectifs et la masse.

au second amplificateur différentiel 21 et 22 et comme une La méthode pour établir le courant statique IT dans la fonction du rapport K des courants de saturation des diffé- 15 forme d'exécution de la figure 5 est expliquée ci-après.

rents transistors: Comme dans la forme d'exécution précédente de la figure

10 3, la constante K pour établir le courant statique IT a été défi-It- r~— (31) nie comme étant le rapport du courant de saturation des tran-

sistors 34 et 36 à celui des transistors 24 et 26 des premiers et

La valeur du courant I0 des sources de courant constant 20 seconds amplificateurs différentiels 21 et 22. Ainsi, les ten-

15 et 16 est choisie en fonction des valeurs maximum du cou- sions des sources de polarisation 13,14,17 et 19 de la figure 3 rant d'entrée iin et du courant de sortie iout. En conséquence, le sont admises comme identiques. La valeur de K atteinte en courant statique total IT est déterminé par le choix du rapport réalité dans l'équation (31) est normalement comprise entre

K des courants de saturation. l'unité et plusieurs douzaines et elle est déterminée par quel-

Par le fait que dans le circuit à gain variable commandé 25 ques unes des nombreuses conditions qui affectent la polarisa-

par une tension selon l'invention, le courant statique est tion des transistors 24,26,34 et 36.

maintenu constant indépendamment du gain A, il est possible Toutefois, il est aussi possible d'établir la valeur de K

de choisir le courant statique optimum, permettant d'éviter dans un domaine de un à cinq en choisissant de manière adé-

les défauts mentionnés plus haut qui apparaîtraient si le cou- quate le rapport du courant de saturation des transistors 34 et rant statique était choisi de valeur trop forte ou trop faible. 30 36 à celui des transistors 24 et 26. Dans un circuit pratique in-

Ainsi, il est possible de réaliser des caractéristiques de fré- tégré, K est déterminé par le rapport des surfaces effectives quence à large bande en rendant minimum la réduction de la des émetteurs. Toutefois, lorsque K excède environ dix, ce fréquence de coupure de chacun des transistors. Il est aussi rapport exige des transistors de surfaces excessives, ce qui possible d'augmenter le domaine de réglage du circuit avec augmente la surface du chip nécessaire pour le circuit intégré,

une linéarité satisfaisante de la caractéristique de contrôle et ss Ce problème peut être résolu en appliquant une tension d'off-

par conséquent de rendre minimum la distorsion de linéarité set entre les sources de tension de polarisation 13 et 14 et entre de la caractéristique entrée/sortie de circuit. D'autre part, le les sources 17 et 18. Dans la forme d'exécution de la figure 5,

circuit à gain variable selon l'invention diminue toute perte ceci est réalisé par transistors 53, 54,57 et 58.

(feed through) de la tension de commande Vc, minimise le Plus particulièrement, la densité de courant émetteur des bruit de fond et d'autres bruits aléatoires et supprime la dis- 40 transistors 53 et 54, qui sont couplés entre les bases des tran-

torsion de passage à zéro au voisinage du passage par zéro du sistors 23 et 25 est choisie de manière à être plus faibles que la courant d'entrée iin. En plus, le courant statique total IT peut densité de courant émetteur des transistors 57 et 58, qui sont

être choisi de valeur sufisamment élevée pour que les sources connectés aux bases des autres transistors 24 et 26. Pour cette de tension 15 et 16 produisent un courant stationnaire adé- raison, le courant de saturation des transistors 53 et 54 peut quat et les sources de polarisation 13,14,17 et 18 des tensions 45 être choisi de valeur relativement élevée en comparaison de de polarisation adéquates indépendamment de la température celui des transistors 57 et 58. De manière alternative, le cou-

et des variations de la source d'alimentation. rant des sources de courant constant 55 et 56 peut être choisi

La figure 5 montre une deuxième forme d'exécution du la valeur plus élevée que que celui des sources de courant circuit à gain variable selon l'invention. Cette forme d'exécu- constant 51 et 52.

tion est en fait une version pratique de la forme d'exécution de50 La constante K dans la relation (31) correspond au rap-

la figure 3. Dans la figure 5 les éléments et parties qui sont port de la distribution de courant dans les premiers transistors identiques aux éléments et parties de la figure 3 sont identifiés 23 et 25 des amplificateurs différentiels 21 et 22 à celui des se-

par les mêmes chiffres de référence et une description détaillée conds transistors 24 et 26 des mêmes amplificateurs opéra-

de ces éléments n'est pas répétée. tionnels 21 et 22. Si le rapport du courant de saturation des

Dans la deuxième forme d'exécution les sources de polari- 55 transistors 23 et 25 aux autres transistors 24 et 26 est désigné

sation 13 et 14 sont remplaçées par des circuits série, formés par la constante K!, alors que le rapport des courants de satu-

de sources de courant 51 et 52, d'un transistor PNP 53 et d'un ration des transistors 57 et 58 à celui des transistors 53 et 54

transistor NPN 54. L'émetteur du transistor 53 est connecté à est désigné par une autre constante K2 et que le rapport des la source de courant 51 et aussi à la base du transistor 23 de courants des sources de courant constant 55 et 56 à celui des l'amplificateur différentiel 21. De manière similaire l'émetteur 60 sources de courant constant 51 et 52 est désigné par une troi-

du transistor 54 est connecté à la source de courant 52 et à la sième constante K3, le rapport de distribution de courant Ko base du transistor 25 l'amplificateur différentiel 22. Les col- peut être établi comme suit:

lecteurs des transistors 53 et 54 sont connectés tous deux à la masse et les bases des transistors 53 et 54 sont connectées cha- K0=K[ K2-K3 (32)

cune à la borne de sortie de l'amplificateur opérationnel 12. 65

Les sources de polarisation 17 et 18 sont remplacées par Par le fait que le rapport de distribution de courant K0 est des circuits série formées de sources de courant 55 et 56, d'un un produit de trois facteurs, il est possible de donner à ce rap-

transistor PNP 57 et d'un transistor NPN 58. Ici, les transis- port K0 une valeur de l'ordre de cent en choisissant les valeurs

644 231

8

des facteurs individuels Kb K2 et K3 de l'ordre de grandeur de cinq ou moins.

Pour le reste, la construction de la seconde forme d'exécution est substantiellement la même que celle de la première forme d'exécution selon la figure 3.

En raison de la construction expliquée ci-dessus, la deuxième forme d'exécution permet non seulement d'atteindre les résultats de la première forme d'exécution mais conduit aussi à un circuit bien adapté pour être intégré par le fait que les sources de tension de polarisation sont réalisées sans grande difficulté en utilisant les chutes de torsion dans les jonctions PN des transistors 53, 54,57 et 58.

La figure 6 illustre une troisième forme d'exécution d'un circuit à gain variable selon l'invention. Dans cette troisième forme d'exécution, les éléments qui sont communs aux formes d'exécution précédentes sont identifiés avec les mêmes chiffres de référence et une description détaillée de ces éléments n'est plus donnée ici.

Dans la troisième forme d'exécution, l'entrée directe de l'amplificateur opérationnel 12 est couplée à la source de signal 11 et à la connexion de contre-réaction 37, alors que l'entrée qui inverse du même amplificateur est reliée à la masse. De même, et différemment des formes d'exécution précédentes, les émetteurs de la première paire de transistors 31 sont connectés au collecteur du transistor 23 et les émetteurs de la seconde paire de transistors 32 sont connectés au collecteur du transistor 25. Les collecteurs des transistors 24 et 26 du premier et du second amplificateur différentiel sont connectés à la masse. Dans cette forme d'exécution, comme dans celle de la figure 5, il est possible d'utiliser les tensions base émetteur des transistors en lieu et place des sources de polarisation 13, 14,17 et 18.

La figure 7 illustre une quatrième forme d'exécution de l'invention. En figure 7 les éléments communs à la forme d'exécution de la figure 5 sont identifiés avec les mêmes chiffres de référence et une description détailliée de ces éléments n'est pas donnée ici. Dans cette forme d'exécution, une résistance 59 est connectée entre la borne de sortie de l'amplificateur opérationnel 12 et les bases des transistors 53 et 54. De même, dans cette forme d'exécution, les collecteurs des transistors 23 et 25 du premier et second amplificateur différentiel 21 et 22 sont connectés à la résistance 59 au lieu d'être mis à la masse. Ainsi, dans ce cas le courant collecteur des transistors 23 et 25 est renvoyé aux transistors 53 et 54 qui servent de sources de tension de polarisation d'entrée pour les premiers et seconds amplificateurs différentiels 21 et 22. La résistance 59 et la connexion des collecteurs des transistors 23 et 25 aux bases des transistors 53 et 54 assure que la caractéristique de transfert à la borne de sortie de l'amplificateur opérationnel 12 est linéarisée. Ainsi, la tension de sortie de l'amplificateur opérationnel 12 varie linéairement avec le courant d'entrée délivré par la source d'entrée 11. Il est clair que les formes d'exécution précédentes telles que la troisième forme d'exécution de la figure 6 peuvent être adaptées de manière similaire.

La figure 8 illustre une cinquième forme d'exécution d'un circuit à gain variable selon l'invention. La figure 8 montre plus particulièrement un circuit selon l'invention particulièrement bien adapté pour être intégré dans un circuit intégré à semiconducteur. Dans la figure 8 les éléments communs à ceux de la forme d'exécution de la figure 7 sont identifiés par les mêmes chiffres de référence et une description détaillée de ces éléments n'est pas donnée ici.

Dans la forme d'exécution de la figure 8, des transistors à émetteurs multiples sont utilisés en lieu et place des transistors 23 et 25 des premiers et seconds amplificateurs différentiels 21 et 22, de sorte que le rapport de distribution du courant est établi en rendant le courant de saturation des transistors 23 et 25 plus grand que celui des autres transistors 24 et 26. Par exemple, avec des transistors à quatre émétteurs pour les transistors 23 et 25, le courant de saturation à travers les transistors 23 et 25 est substantiellement quatre fois plus élevé que celui à travers les transistors à émetteur unique 24 et 26. Ainsi, la 5 constante K! et l'équation (32) a pour valeur 4. Dans cette forme d'exécution, des transistors à quatre émetteurs sont aussi utilisés pour les transistors 53 et 54, qui servent de sources de tension de polarisation de base pour les transistors 23 et 25. En conséquence, la constante K2 de l'équation (32) a aussi io pour valeur 4. En outre, dans cette forme d'exécution, la constante K3 de l'équation (32) est choisie de valeur 2 en déterminant que le courant émetteur à travers les transistors 53 et 54 soit la moitié de celui traversant les transistors 57 et 58. Ceci est réalisé en utilisant les transistors multi-émetteur comme 15 sources de courant constant, par exemple dans la construction indiquée en figure 8, qui sera maintenant discutée.

En figure 8, les transistors 61 et 62 sont des sources de courant pour les transistors 53 et 54. Les transistors 61 et 62 ont leurs émetteurs couplés respectivement à une tension positive 20 Vcc et à une tension négative VEE et leurs collecteurs couplés aux émetteurs des transistors 53 et 54. De manière similaire, les transistors à deux émetteurs 63 et 64 sont connectés entre les sources de tensions Vcc, VEE et les émetteurs des transistors 57 et 58 respectivement. Les transistors à quatre émet-25 teurs 65 et 66 sont connectés entre les sources de tensions Vcc, VEE et les émetteurs des transistors 23 et 25 respectivement. Un circuit série formé de transistors connectés en diodes 67 et 68 dont les collecteurs sont couplés par une résistance série 69, délivre les tensions de polarisation aux transistors 61,63 et 65 30 et aux transistors 62,64 et 66. Il est clair à partir de ce qui précède que le courant émetteur à travers les transistors 57 et 58 est deux fois plus élevé que celui à travers les transistors 53 et 54, parce que les transistors 63 et 64 ont une surface d'émetteur double de celle des transistors 61 et 62. 35 En conséquence, dans la cinquième forme d'exécution la constante K0 de l'équation (32) a une valeur substantiellement égale à 32. Ici, les transistors à quatre émetteurs 65 et 66, qui servent de source de courant et de drain de courant pour les émetteurs des premiers et seconds amplificateurs différentiels 40 21 et 22 sont prévus pour délivrer une plus grande quantité de courant collecteur aux amplificateurs différentiels 21 et 22.

Dans la forme d'exécution de la figure 8, un convertisseur courant-tension est couplé au collecteur des transistors de sortie 34 et 36. Le convertisseur courant-tension comprend un 45 amplificateur opérationnel 70 avec une entrée directe à la masse et une entrée qui inverse couplée au collecteur des transistors 34 et 36 et une sortie connectée à un circuit de sortie 71. Une résistance de contre réaction 72 est connectée entre la sortie de l'amplificateur opérationnel 70 et l'entrée qui inverse de so ce même amplificateur.

Alors que dans cette forme d'exécution, des transistors à quatre émetteurs 23,25,53,54,65 et 66 et des transistors à deux émetteurs 63 et 64 sont utilisés, il est aussi possible d'utiliser des transistors multi-émetteurs arrangés selon différentes ss autres configurations pour établir une valeur désirée de la constante K0.

Les figures 9 et 10 montrent deux autres formes d'exécution de l'invention dans lesquelles l'amplificateur opérationnel 12, utilisé dans les cinq premières formes d'exécution n'est 6o pas utilisé.

Dans la sixième forme d'exécution représentée en figure 9, les éléments communs à ceux des formes d'exécution précédentes sont identifiés avec des chiffres de référence similaires mais augmentés de 100 et une description détaillée de ces élé-65 ments n'est pas donnée ici. Dans la sixième forme d'exécution la source de signal d'entrée 111 est connectée au point d'entrée 110 qui est connecté à travers les premières et secondes sources de tension de polarisation 113 et 114 aux bases des transis

644 231

tors 123 et 125 des premiers et seconds amplificateurs différentiels 121 et 122. De manière similaire à la troisième forme d'exécution (figure 6), le collecteur du transistor 123 de l'amplificateur différentiel 121 est couplé aux émetteurs des transistors 133 et 134 de la première paire de transistors 131, alors 5 que le collecteur du transistor 125 du second amplificateur différentiel 122 est couplé aux émetteurs des transistors 135 et 136 de la seconde paire 132. Les collecteurs des autres transistors 124 et 126 du premier et du second amplificateur différentiel 121 et 122 sont couplés tout deux à la masse. La conne- 10 xion de contre réaction 137 relie les collecteurs des transistors de contre réaction 133 et 135 au point d'entrée 110, alors que la résistance de charge 119 est connectée entre les collecteurs des transistors de sortie 134 et 136 et la masse.

La forme d'exécution de la figure 9, dans laquelle l'ampli- 15 ficateur opérationnel 12 est omis est particulièrement bien adaptée pour des applications dans lesquelles le coût du dispositif doit être faible.

Une septième forme d'exécution de l'invention est illustrée en figure 10. Les éléments communs à ceux des formes d'exé- 20 cution précédentes sont identifiés avec les mêmes signes de référence, mais augmentés de 100 et une description détaillée de ces éléments n'est pas donnée ici. La septième forme d'exécution est une version pratique de la forme d'exécution de la figure 9 et elle comprend des éléments de polarisation multi-émetteurs et des sources de courant comme dans la cinquième forme d'exécution (figure 8). La forme d'exécution de la figure 10 est particulièrement bien adaptée pour une intégration comme circuit intégré à semi-conducteur.

Dans cette forme d'exécution, les transistors 124 et 126 des amplificateurs différentiels 121 et 122 sont des transistors à deux émetteurs et les transistors de polarisation connectés en diodes 157 et 158 sont aussi des transistors à deux émetteurs.

Le rapport K] du courant à tranvers les transistors 124 et 126 au courant dans les transistors 123 et 125 est établi en utilisant les transistors multi-émetteurs 124 et 126 et les transistors multi-émetteurs 157 et 158 pour produire la tension de polarisation des transistors 124 et 126. La constante K0 de l'équation (32) peut être déterminée par la construction des différents transistors multi-émetteurs.

Ainsi, la tension de sortie à la borne 171 varie selon le courant d'entrée de la source 111 et le gain du circuit varie expo-nentiellement avec la tension de commande Vc appliqué entre les bases des transistors 133,136 et les bases des transistors 134,135.

C

5 feuilles dessins

Claims (7)

1. 644231

   2

   REVENDICATIONS (121,122), une pluralité d'émetteurs reliés ensemble à une

   1. Circuit à gain variable commandé par une tension com- source de tension (Vcc, VEE) et une base à laquelle sont cou-prenant des moyens d'entrée (12; 113, 114; 153, 154) recevant plés des moyens de polarisation (163,165; 164,166).

   un signal d'entrée; 5. Circuit selon la revendication 2, caractérisé par le fait des premiers moyens d'amplification différentielle (21, 5 que lesdits moyens d'entrée comprennent un amplificateur

   121) avec une entrée couplée auxdits moyens d'entrée et des d'erreur (12) recevant ledit signal d'entrée et ayant une sortie premières et secondes bornes de sortie différentielles; reliée à l'entrée de chacun desdits moyens d'amplification dif-

   des seconds moyens d'amplification différentielle (22,122) férentielle et des moyens couplant lesdits moyens de contre-

   avec une entrée couplée auxdits moyens d'entrée et des pre- réaction (37) audit amplificateur d'erreur.

   mières et secondes bornes de sortie différentielles; i0 6. Circuit selon la revendication 5, caractérisé par le fait une première paire de transistors (33,34; 133,134) d'un que lesdits moyens d'entrée comprennent en outre une impé-type de conductibilité déterminé ayant des émetteurs couplés dance de linéarisation (59) disposée entre la sortie dudit amen commun à la première borne de sortie différentielle desdits plificateur d'erreur (12) et les entrées desdits premier et second premiers moyens d'amplification différentielle et comprenant moyens d'amplification différentielle.

   aussi des bases et des collecteurs respectifs; 15 7. Circuit selon la revendication 2, caractérisé par le fait une seconde paire de transistors (35,36; 135,136) d'un que le collecteur du transistor respectif (23,123; 25,125) de type de conductibilité opposé par rapport à celui de la pre- chacun desdits premiers et seconds moyens d'amplification mière paire, avec des émetteurs couplés en commun à la pre- différentielle (21,121 ; 22,122) dont la base constitue l'entrée mière borne de sortie différentielle desdits seconds moyens constitue la première borne de sortie différentielle, d'amplification différentielle le collecteur d'un transistor de la 20 8. Circuit selon la revendication 7, caractérisé par le fait première paire étant couplé au collecteur d'un transistor de la que lesdits moyens d'entrée comprennent un amplificateur seconde paire et le collecteur de l'autre transistor de la pre- opérationnel (12) ayant une borne d'entrée directe recevant le-

   mière paire étant couplé au collecteur de l'autre transistor de dit signal d'entrée et reliée auxdits moyens de contreréaction la seconde paire, et la base d'un transistor de chaque paire (37), une borne d'entrée qui inverse reliée audit point com-

   étant couplée à la base de l'autre transistor de l'autre paire; 25 mun de référence et une borne de sortie reliée aux entrées des-

   des moyens de contre-réaction (37) reliant les collecteurs dits premiers et seconds moyens d'amplification différentielle couplés de deux transistors de la première et seconde paire de (21,22).

   transistors auxdits moyens d'entrée; 9. Circuit selon la revendication 2, caractérisé par le fait des moyens (16,116,156) reliant les seconds moyens que le collecteur du transistor respectif (23,123; 25, 125) de d'amplification différentielle à un point commun de ré- 30 chacun desdits premiers et seconds moyens d'amplification férence; différentielle dont la base est l'entrée, constitue la seconde des moyens de sortie (19,70,119,170) reliés aux collec- borne de sortie différentielle.

   teurs couplés des deux autres transistors desdites première et 10. Circuit selon la revendication 9, caractérisé par le fait seconde paires; et que lesdits moyens d'entrée comprennent un amplificateur des moyens de réglage (38,39; 138,139) d'entrée couplés 35 opérationnel (12) ayant une borne d'entrée qui inverse recede manière à appliquer une tension de réglage (Vc) entre les vant ledit signal d'entrée et reliée auxdits moyens de contre-bases des transistors de la première et de la seconde paire. réaction (37), une borne d'entrée directe reliée audit point
2. 2. Circuit selon la revendication 1, caractérisé par le fait commun de référence et une borne de sortie reliée auxdits pre-que lesdits premiers moyens d'amplification différentielle (21, miers et seconds moyens d'amplification différentielle (21, 121) comprennent une paire de transistors (23,24; 123,124) 40 22).

   d'un premier type de conductibilité avec des émetteurs respec- 11. Circuit selon la revendication 10, caractérisé par le fait tifs reliés ensemble, des bases dont l'une est l'entrée desdits que lesdits moyens d'entrée comprennent en outre une résis-

   premiers moyens d'amplification et des collecteurs formant tance de linéarisation (59) disposée entre ladite borne de sortie lesdites premières et secondes bornes de sortie différentielles et lesdites entrées desdits premiers et seconds moyens d'ampli-

   par le fait que lesdits seconds moyens d'amplification diffé- 45 fication différentielle (21,22).

   rentielle comprennent une paire de transistors (25,26; 125, 12. Circuit selon la revendication 1, caractérisé par le fait

   126) d'un deuxième type de conductibilité opposé au premier lesdits moyens d'entrée comprennent un amplificateur opéra-

   ayant des émetteurs respectifs reliés ensemble, des bases dont tionnel (12) ayant une borne d'entrée qui inverse et une borne l'une est l'entrée desdits second moyens d'amplification et des d'entrée directe, l'une desdites bornes recevant le signal d'en-

   collecteurs formant lesdites premières et secondes bornes de 50 trée et étant reliée auxdits moyens de contreréaction, l'autre sortie différentielles, et par le fait qu'il comprend des moyens desdites bornes étant reliée audit point commun de référence,

   de polarisation (13,14; 17,18,113,114; 117,118,153,154, et une borne de sortie reliée aux entrées desdits premiers et se-

   157,158) desdites bases à des niveaux prédéterminés et des conds moyens d'amplification différentielle.

   moyens (15,16; 115,116) délivrant un courant constant (Io) 13. Circuit selon la revendication 12, caractérisé par le fait aux émetteurs des transistors desdits premiers et seconds 55 que lesdits moyens d'entrée comprennent en outre des pre-

   moyens d'amplification différentielle. miers et des seconds moyens de polarisation (13,14; 113,114)
3. 3. Circuit selon la revendication 2, caractérisé par le fait disposés respectivement entre la borne de sortie dudit amplifï-que lesdits moyens délivrant un courant constant compren- cateur opérationnel et les entrées desdits premiers et seconds nent une première source de courant constant (15,115) con- moyens d'amplification différentielle pour maintenir une dif-nectée aux émetteurs des transistors desdits premiers moyens 60 férence de tension substantiellement constante entre ladite d'amplification différentielle (21,121) et une seconde source borne de sortie et lesdites entrées.

   de courant constant (16,116) connectée aux émetteurs des 14. Circuit selon la revendication 13, caractérisé par le fait transistors desdits seconds moyens d'amplification différen- que lesdits premiers et seconds moyens de polarisation com-

   tielle (22,122). prennent chacun un transistor (53,54) dont l'émetteur est
4. 4. Circuit selon la revendication 3, caractérisé par le fait 65 couplé à l'entrée des moyens respectifs d'amplification diffé-que chaque source de courant constant comprend un transis- rentielle, la base est reliée à la borne de sortie dudit amplifica-tor (155,156) ayant un collecteur couplé aux émetteurs des teur opérationnel et le collecteur est relié audit point commun transistors des moyens respectifs d'amplification différentielle de référence.

   3

   644 231
5. 15. Circuit selon la revendication 14, caractérisé par le fait nées ci-dessus relatives à un fort et un faible courant statique, que les transistors desdits premiers et seconds moyens de po- Toutefois, comme indiqué précédemment, les variations du larisation (53,54) sont de conductibilité de type complémen- courant statique en fonction des variations du gain sont plu-taire et que les premiers et seconds moyens de polarisation tôt élevées. En conséquence, la domaine disponible de sélec-contiennent en outre chacun une source de courant constant 5 tion mentionné plus haut est inévitablement étroit. En plus, (51,52) reliée à l'émetteur du transistor respectif. les effets désavantageux mentionnés précédemment ne peu-
6. 16. Circuit selon la revendication 1, caractérisé par le fait vent pas tous être éliminés en même temps en raison des gran-que lesdits moyens de sortie comprennent un convertisseur des fluctuations qui pourraient apparaître dans le courant courant-tension (70) ayant une entrée reliée aux collecteurs statique.

   couplés desdits autres transistors et une sortie (71) délivrant 10 Partant de cet état connu de la technique, le but de la pré-un signal de gain réglé. sente invention est de réaliser un circuit à gain variable sus-
7. 17. Circuit selon la revendication 16, caractérisé par le fait ceptible d'éliminer les défauts mentionnés ci-dessus des cirque ledit convertisseur courant-tension comprend un amplifï- cuits conventionnels.

   cateur opérationnel (70) ayant une borne d'entrée comme en- De manière plus spécifique, l'invention se propose de réa-

   trée dudit convertisseur, une borne de sortie (71) comme sor- 15 liser un circuit à gain variable commandé par une tension, tie dudit convertisseur et une impédance de contre-réaction dans lequel le courant statique total est maintenu à une valeur (72) en parallèle sur lesdites bornes d'entrée et de sortie. constante indépendamment de tout changement du gain pro duit par une tension de réglage de gain, ce qui permet d'aug-

   menter la fréquence de coupure des transistors, augmentant

   20 ainsi le domaine de réponse en fréquence et diminuant la perte La présente invention concerne un circuit à gain variable du signal de contrôle (feed-through) et le bruit (plus particu-commandé par une tension et plus particulièrement un circuit lièrement le bruit de fond) tout en réalisant une linéarité satis-dans lequel le gain varie comme une fonction exponentielle faisante des caractéristiques de réglage du gain et des caracté-d'une tension de réglage appliquée. ristiques d'entrée/sortie.

   Des circuits à gain variable conventionnels dans lesquels 25 Pour atteindre ce but, le circuit selon l'invention est réalisé le gain du circuit est contrôlé électriquement, font appel à de comme indiqué dans la revendication 1.

   faibles variations d'impédance pour produire des change- Le circuit selon la présente invention est apte à être intégré

   ments correspondants de tension de polarisation ou de cou- comme un circuit intégré à semi-conducteur et il est économi-rant pour des éléments non linéaires tels que des diodes semi- quement réalisable à petite échelle si l'on fait abstraction d'un conductrices des transistors bi-polaires ou des transistors à ef- 30 amplificateur opérationnel.

   fet de champ. Toutefois, la caractéristique de réglage et les ca- D'autres particularités de l'invention, telles qu'une grande ractéristiques d'entrée sortie de ces circuits ne sont pas désira- largeur de bande, un large domaine de réglage de gain et une bles pour un équipement audio de haute fidélité et de tels cir- linéarité satisfaisante dans ce domaine de réglage, une carac-cuits sont généralement inadéquats pour une utilisation dans téristique entrée/sortie ayant une linéarité satisfaisante et un circuit audio de réduction de signal de bruit. 35 substantiellement sans distorsion, apparaîtront au cours de la

   Un circuit à gain variable commandé par une tension avec description.

   une caractéristique de haute performance a été proposée par La présente invention va être décrite ci-après à titre d'e-

   exemple dans le brevet américain 3 714 462 de David E. xemple et à l'aide du dessin, dans lequel:

   Blackmer. Un tel circuit utilise avec avantage la caractéristi- La figure 1 est un schéma montrant un circuit connu,

   que exponentielle bien connue entre la tension et le courant de 40 La figure 2 est un diagramme montrant le courant statila jonction base émetteur d'un transistor bi-polaire. Le circuit que du circuit delà figure 1,

   comprend un transistor convertisseur de logarithme et un La figure 3 est un schéma montrant un première forme transistor convertisseur anti-logarithme. Malheureusement, d'exécution de la présente invention,

   le courant statique total traversant ces transistors varie passa- La figure 4 est un diagramme montrant la caractéristique blement en fonction du signal de réglage de gain appliqué, 45 du courant statique de la forme d'exécution de la figure 3, comme on le verra ci-après plus en détail. La figure 5 est un schéma montrant une deuxième forme

   En raison des variations substantielles du courant statique d'exécution de la présente invention,

   d'un tel circuit, un fort courant statique est accompagné d'ef- La figure 6 est un schéma montrant une troisième forme fets désavantageux tels qu'une perte augmentée du signal de d'exécution de la présente invention,

   réglage, un bruit accru (bruit de fond) et une consommation so La figure 7 est une schéma montrant une quatrième forme de courant augmentée. Inversément, un faible courant stati- d'exécution de la présente invention,

   que s'accompagne de problèmes tels que la distorsion de pas- La figure 8 est une schéma montrant une cinquième forme sage à zéro. Ceci est produit par la diminution de la conduc- d'exécution de la présente invention,

   tance mutuelle du transistor au voisinage du passage par zéro La figure 9 est une schéma montrant une sixième forme du courant d'entrée. Un autre effet désavantageux d'un faible ss d'exécution de la présente invention, et courant statique est la création de distorsion non-linéaire. La figure 10 est un schéma montrant une septième forme

   Celle-ci se produit parce que le fonctionnement des chemins d'exécution de la présente invention.

   de contre réaction et de sortie formés par les transistors con- En référence avec la figure 1, un circuit à gain variable ducteurs complémentaires PNP et NPN se rapproche d'un conventionnel est d'abord décrit en détail dans le but de faire fonctionnement en classe B lorsque le courant collecteur 60 resortir les avantages de la présente invention.

   émetteur est faible. D'autres problèmes encore accompagnent Le circuit conventionnel, qui est du type à commande par un faible courant statique, tels que la diminution de la largeur tension, a une caractéristique entrée/sortie logarithmique et il de bande due à la réduction de la fréquence de coupure des est utilisé comme un élément à gain variable dans un circuit de transistors et l'instabilité du circuit de polarisation en rapport réduction de bruit, par exemple, pour une utilisation dans avec la température et les fluctuations de la source de tension. 65 l'enregistrement et la reproduction de bandes magnetiques ou Le courant statique réel dans les circuits à gain variable dans la reproduction de disques audio. Une explication de la commandé par une tension connus doit donc être choisi réduction de bruit est contenue par exemple dans le brevet US

   comme un compromis entre les conditions opposées mention- no. 3 789 143 de David E. Blackmer.

   644 231

   4

   lout lin ' exp

   Comme indiqué en figure 1, le circuit conventionnel à gain iout=i3+i4 variable comprend une source de signal d'entrée 1, présentée ici comme une source de courant, couplée à l'entrée qui in- = — 2IS exp verse d'un amplificateur opérationnel 2 dont l'entrée directe est mise à la masse. Un transistor NPN de contre réaction 3 et 5 un transistor PNP de contre réaction 4 ont leurs collecteurs couplés à la borne d'entrée qui inverse de l'amplificateur opérationnel 2 et leurs émetteurs couplés respectivement à travers une source de polarisation négative 5 et une source de polarisation positive 6 à la sortie de l'amplificateur opérationnel 2. i0 Les transistors 3 et 4 délivrent un courant de contre réaction à l'amplificateur opérationnel 2 qui fonctionne alors comme un amplificateur d'erreur.

   Ce circuit conventionnel à gain variable comprend en outre un transistor NPN de sortie 7 et un transistor PNP de 15 sortie 8. Les émetteurs des transistors 7 et 8 sont respectivement couplés aux émetteurs des transistors 3 et 4. Les collecteurs des transistors 7 et 8 sont reliés ensemble à une extrémité d'une résistance de charge de sortie 9 dont l'autre extrémité est mis à la masse. Des premières et secondes entrées de signal 20 de commande 10a et 10b sont reliées respectivement aux bases des transistors 3 et 8 et aux bases des transistors 4 et 7. Dans ce circuit, une tension de commande Vc, symmétrique par rapport à la masse est appliquée entre les deux entrées de signal de commande 10a et 10b, de sorte qu'une tension de 25

   commande

   2

   8, alors qu'une tension de commande complémentaire

   L

   est appliquée aux bases des transistors 4 et 7.

   Dans le circuit à gain variable conventionnel de la figure 1, la source de signal 1 produit un courant d'entrée iin et un courant de sortie résultant iout dans la résistance de charge 9.

   Ainsi, des courants it, i2, Ì3 et i4 coulent dans les collecteurs des transistors respectifs 3,4,7 et 8. Pour tout courant d'entrée iin, 3j l'amplificateur opérationnel 2 produit une tension de sortie V]. Chacune des sources de tension de polarisation 5 et 6 produit une tension VB de polarisation.

   Si le courant de saturation base-émetteur dans chacun des transistors 3,4,7 et 8 (le même pour chacun des transistors) 4g est exprimé par Is et que la charge de l'électron, la constance de Boltzmann et la température absolue en degrés Kelvin de la jonction base émetteur sont exprimés respectivement par q,

   k et T, les courants collecteur ij, i2, Ì3 et i4 peuvent être exprimés comme suit:

   . T _ ~fq(vb-Vc/2-v, ] a il = IS Lexp { — } - lì

   q(VB+Vc/2) kT

   sinh qv,

   kT

   (6)

   Ainsi, la relation entre les courants d'entrée et de sortie est donnée par qVc kT

   (7)

   -Vc

   1 est appliquée aux bases des transistors 3 et

   + Vc

   30

   En conséquence, le gain de courant du circuit conventionnel de la figure 1 varie comme une fonction exponentielle de la tension de commande Vc.

   Toutefois, comme il sera expliqué ci-dessous, dans le circuit de la figure 1 le courant statique appelé aussi le courant à vide qui coule à travers les transistors 3,4,7 et 8 lorsqu'il n'y a pas de signal d'entrée (c'est-à-dire lorsque iin=0) varie de manière substantielle lorsque la tension de commande de gain Vc est variée. En figure 1 et dans le diagramme de la figure 2 le courant statique à travers les transistors de contre réaction 3 et 4 est représenté par IDin alors que le courant statique à travers les transistors de sortie 7 et 8 représentés par IDout. La variation des courants statiques IDin et IDout avec la tension de commande de gain Vc a des effets désavantageux sur la caractéristique du circuit à gain variable conventionnel, comme on le verra à partir de la discussion suivante.

   Lorsque le signal d'entrée iin est nul et, qu'en conséquence, le courant de sortie iout est aussi nul, le courant statique IDin à travers le chemin de contre réaction et le courant statique ID0Ut à travers le chemin de sortie peuvent être respectivement exprimés par

   IDjn = il =

   etID0Ut=i3= — i4.

   En conséquence,

   m T r fq(VB-Vc/2) )

   s frxpj—— J -y

   = Ic exo i2 = Is [exp

   "Vi kT

   q(VB-Vc/2+v,)l kT

   î

   -1]

   . T r fq(VB+Vc/2-Vl)i „ i3 = Is [exp j —7^; J-l]

   kT

   i4=Is [exp fq(vB+Vç/2+vQ I

   l kT )

   -1]

   (1)

   (2)

   (3)

   (4)

   et kT

   |q(VB-Vc/2) J

   q(vB+vc/2) )

   (8)

   iDout= is Cexp{ " " kT } -y

   = Is exp fq(VB-Vc/2) j kT

   55

   (9)

   A la température normale (T = 300 °K), l'expression kT/q est approximativement égale à 26 mV.

   Ainsi, le courant d'entrée iin peut être exprimé par

   Les expressions précédentes peuvent être simplifiées en utilisant les symboles I0 et A définis par

   I0=IS exp (qV B/kT)

   iin = il + Î2

   = — 2IS exp q (VB—Vc/2) kT

   sinh qv, kT

   (5)

   65

   De manière similaire de courant de sortie iout peut être exprimé par et

   A s exp (qVc/kT).

   Ici, A est le gain de courant indiqué dans la relation (7). Ainsi, les expressions (8) et (9) peuvent être récrites de la manière suivante

   5

   644 231

   IDj„ = I0 • A-1/2 (10) reliées respectivement aux sources de polarisation 14 et 18.

   Les collecteurs des transistors 23 et 25 sont mis à la masse. etIDou[=I0-A+1/2 (11) Les sources de polarisation 13,14,17 et 18 appliquent des tensions de polarisation + VB aux bases des transistors PNP

   En conséquence, les courants statiques IDin et ID0Ut à tra- s 23 et 24 et des tensions de polarisation - VB aux bases des vers les chemins de contre réaction et de sortie varient en fonc- transistors NPN 25 et 26.

   tion du gain comme indiqué dans les lignes en traits pleins de En outre, le circuit selon l'invention comprend une pre-

   la figure 2. En conséquence, la somme des courants statiques mière paire de transistors formée d'un transistor PNP de con-IDjn+ID0Ut, représentés par la courbe en pointillé de la figure tre-réaction 33 et d'un transistor PNP de sortie 34 et une se-2 varie d'une valeur de 2I0 à une valeur approximative de 50 io conde paire de transistors formée d'un transistor NPN de I0. En d'autres termes, le rapport de la valeur maximum de la contre-réaction 35 et d'un transistor NPN de sortie 36. Les somme IDin + ID0Ut à la valeur minimum de cette même émetteurs des transistors 33 et 34 sont reliés entre eux et au somme est environ 17 dB. En outre, le circuit à gain variable collecteur un transistor 24 du premier amplificateur différen-du type représenté dans la figure 1 a le désavantage de présen- tiel 21. D'une manière similaire, les émetteurs des transistors ter des pertes inacceptables du signal de commande (feed- is 35 et 36 de la seconde paire 32 sont reliés ensemble et au col-through), une figure de bruit augmentée (principalement due lecteur du transistor 26 du second amplificateur différentiel au bruit de fond) et une consommation de puissance augmen- 22.

   tée lorsque le courant statique est élevé. Inversément, lorsque Les collecteurs des transistors de contre-réaction 33 et 35 le courant statique est faible, le circuit à gain variable de la sont reliés ensemble et à l'entrée qui inverse de l'amplificateur figure 1 est sujet à des problèmes tels création de distorsion de 20 opérationnel 12. Les collecteurs des transistors de sortie 34 et passage à zéro en raison de la diminution de la conductance 26 sont reliés ensemble et à la résistance de charge 19. Une mutuelle des transistors 3,4,7 et 8 au voisinage des passages paire d'entrées 38 et 39 de signaux de commande est aussi pré-par zéro du courant d'entrée iin. En plus, lorsque le courant vue, l'entrée 38 étant reliée à la base du transistor de sortie 34 statique est faible, un distorsion non-linéaire peut se produire de la première paire 31 et à la base du transistor de contre-parce que les boucles de contre réaction et de sortie formées 25 réaction 35 de la seconde paire 32, l'entrée 39 étant reliée à la par les transistors complémentaires PNP et NPN 3,4,7 et 8 base du transistor de contre-réaction 33 de la première paire fonctionnent approximativement en classe B. D'autre part, 31 et à la base du transistor de sortie 36 de la seconde paire 32. lorsque le courant statique est faible, la fréquence de coupure Dans le circuit à gain variable illustré en figure 3, les tran-

   des transistors 3,4,7 et 8 est réduite et le circuit de polarisa- sistors de sortie 34 et 36 ont des courants collecteur-émetteur tion 5,6 devient instable en raison des fluctuations de tempé- 30 respectifs i, et i2, alors que les transistors de contre réaction 33 rature et de la tension d'alimentation, d'où il résulte que la et 35 ont des courants collecteur-émetteur respectifs i3 et i4. largeur de bande du circuit de la figure 1 est diminuée. Les transistors 24 et 26 ont des courants collecteur-émetteur Ì5

   En conséquence, le courant statique réel choisi pour le cir- et i6, alors que les transistors 23 et 25 ont des courants collec-cuit de la figure 1 est en réalité un compromis entre les condi- teur-émetteur respectifs i7 et i8. Les tensions sur les émetteurs tions extrêmes mentionnées ci-dessus. Toutefois, par le fait 35 des premières et secondes paires de transistors 31 et 32 sont que les variations du courant statique avec le gain sont impor- exprimées respectivement par V] et V2, alors que la tension tantes, comme indiqué en figure 2, le domaine de valeurs adé- sur les émetteurs des transistors 23,24 du premier amplifica-quates pour le courant statique est plutôt étroit. teur différentiel et sur les émetteurs des transistors 25 et 26 du

   Les problèmes mentionnés ci-dessus ne peuvent pas être second amplificateur différentiel 22 sont respectivement ex-évités lorsque le courant statique varie en fonction du gain. 40 primés par V3 et V4. La tension sur les collecteurs des transis-