CH647112A5

CH647112A5 - Schaltungsanordnung zur gewinnung einer zu der impulsdichte einer impulsfolge proportionalen steuerspannung.

Info

Publication number: CH647112A5
Application number: CH977279A
Authority: CH
Inventors: Charles Meyers
Original assignee: Tekade Felten & Guilleaume
Priority date: 1978-11-11
Filing date: 1979-10-31
Publication date: 1984-12-28
Also published as: GB2040617B; BE879841A; DE2849001A1; NL7908163A; JPS5833726B2; FR2441296B1; DE2849001C2; CA1140266A; FR2441296A1; AU5256879A; US4287595A; JPS5566127A; SE438395B; GB2040617A; AU521388B2; SE7907522L

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Gewinnung einer zu der Impulsdichte einer Impulsfolge proportionalen Steuerspannung, vorzugsweise zur Steuerung der Stufenhöhe in adaptiven Deltamodulationssystemen. Die adaptive Deltamodulation ist beispielsweise in «Philips Technische Rundschau», 1970/71, Nr. 11/12, Seiten 351-370 beschrieben.

Um bei adaptiver Deltamodulation die Kompandierung zu realisieren, gibt es die Möglichkeit, mittels einer aus dem deltamodulierten Leitungssignal gewonnenen Steuerspannung auf die Stufenhöhe einzuwirken. Eine solche Steuerspannung erhält man mit einer logischen Einrichtung, welcher die Ausgangsimpulse des Deltamodulationssenders zugeführt werden, und welche Impulse liefert, deren zeitliche Häufung ein Mass für die Steigung des analogen Eingangssignals des Deltamodulationssenders ist. Die gewünschte Steuerspannung tritt am Ausgang eines integrierenden Netzwerks auf, dessen Eingang diese Impulse zugeleitet werden. In Fig. 1 ist eine Anordnung für einen Deltamodulationssender dargestellt, bei dem die Kompandierung nach einem solchen Prinzip erfolgt. Diese Anordnung weist eine Differenzstufe Di auf, deren einem Eingang das analoge Eingangssignal w zugeführt wird. Am anderen Eingang der Differenzstufe Di liegt das Schätz- oder rekonstruierte Signal g an. Das am Ausgang der Differenzstufe Di auftretende Differenz- oder Fehlersignal e = w — g wird dem Komparator S zugeführt. Am Ausgang des Komparators S tritt die Vorzeicheninformation des Differenzsignals e auf. In der als bistabile Kippstufe ausgeführten Abtastschaltung K wird diese Vorzeicheninformation mit der Abtastfrequenz fa abgetastet. Am Ausgang dieser bistabilen Kippstufe K liegt das auszusendende deltamodulierte Signal d vor, welches sowohl der logischen Einrichtung LE und über den Impulswandler IW dem Eingang Ml des Multiplizierers M als auch der Übertragungsleitung L zugeführt wird. Die am Ausgang der logischen Einrichtung LE auftretenden Impulse gelangen zum Eingang des integrierenden Netzwerks IN. Die Steuerspannung Us am Ausgang dieses Netzwerks wird der Addierstufe Ad zugeführt, welcher über einen weiteren Eingang eine Spannung AU zugeführt wird, die zu dieser Steuerspannung Us addiert wird. Diese Spannung AU entspricht der im Falle Us = 0 auftretenden kleinsten Höhe der Quantisierungsstufe. Das Ausgangssignal Us + AU der Addierstufe Ad gelangt auf den Eingang M2 des Multiplizierers M und bewertet die aus dem Impulswandler IW kommenden bipolaren Impulse konstanter Amplitude. Diese in ihrer Höhe beeinflussten Impulse gelangen zum Integrator I, an dessen Ausgang das rekonstruierte Signal g auftritt, welches in der Differenzstufe Di mit dem analogen Eingangssignal w verglichen wird.

Das integrierende Netzwerk IN ist in der einfachsten Form als RC-Tiefpassglied ausgeführt. Die Zeitkonstante dieses RC-Gliedes ist entsprechend den Eigenschaften des analogen Eingangssignals w bemessen. So wird bei der Übertragung von Sprachsignalen von der Eigenschaft des Sprachsignals ausgegangen, dass für die Dauer einer gesprochenen Silbe die Amplitude der Hüllkurve annähernd konstant bleibt. Während dieser Dauer sollte daher die Quantisierungsstufe nur wenig verändert werden. Aus dieser Forderung heraus ergibt sich für die Zeitkonstante des RC-Gliedes ein Wert von einigen Millisekunden. Ein Kondensator zur Realisierung einer solchen Zeitkonstante muss jedoch eine grosse Kapazität aufweisen, er ist daher unhandlich und kann nicht in integrierter Schaltungstechnik ausgeführt werden.

Der Erfindung liegt die Aufgabe zugrunde, zur Gewinnung der Steuerspannung Us aus der von der logischen Einrichtung gelieferten Impulsfolge eine Schaltungsanordnung anzugeben, welche keinen Kondensator benötigt und mit der sich die Eigenschaften wie mit integrierenden Netzwerken erreichen lassen, die aus einem RC-Tiefpassglied aufgebaut sind.

Diese Aufgabe wird erfindungsgemäss dadurch gelöst, dass diese Impulsfolge den Vorwärts-Zähleingang eines Zählers ansteuert, dessen Rückwärts-Zähleingang von einer weiteren, von einem Akkumulator gelieferten Impulsfolge angesteuert wird, welche pro Zeiteinheit eine dem Zählerstand proportionale Anzahl von Impulsen enthält und dass die Steuerspannung Us am Ausgang eines Analog-Digital-Wandlers abnehmbar ist, der den jeweiligen Zählerstand auswertet.

Im folgenden soll die Erfindung anhand mehrerer Ausführungsbeispiele näher beschrieben und erläurtert werden. Es zeigen:

Fig. 2 eine Anordnung zur Erläuterung des Grundprinzips der Erfindung,

Fig. 3 die Anordnung gemäss Fig. 2 in Verbindung mit einem Deltamodulationssender,

Fig. 4 eine Anordnung gemäss Fig. 2, bei der die Zeitkonstante vom Zählerstand abhängig ist,

Fig. 5 ein spezielles Beispiel für eine Anordnung gemäss Fig. 4,

Fig. 6 ein Ausführungsbeispiel der Anordnung gemäss Fig. 2, bei der ein Überlauf des Zählers vermieden wird.

Die Anordnung gemäss Fig. 2 besteht aus dem Vorwärts-Rückwärts-Zähler Z und dem Akkumulator A. Die am Ausgang der in Fig. 2 nicht dargestellten logischen Einrichtung LE auftretende Impulsfolge gelangt zum Vorwärts-Zähleingang V des Zählers Z, wobei jeder Impuls den Zähler um eine Stufe weiterschaltet. Diese Bewertung des Eingangs V ist in

5

io

15

20

25

30

35

40

45

50

55

60

65

3

647112

Fig. 2 mit +1 gekennzeichnet. Der Zähler Z weist eine Anzahl n von Ausgängen auf, welche entsprechend ihrer Wertigkeit mit 1, 2 ... n bezeichnet sind. Jeder dieser n Ausgänge, an denen der Zählerstand in binärer Form auftritt, ist mit einem Eingang gleicher Wertigkeit des Akkumulators A verbunden. Der Akkumulator A besteht aus einem n-stufigen Paralleladdierer und einem Speicher für n Bits. Ausser der niedrigstwertigen Stufe (Stufe 1) sind sämtliche Stufen (Stufe 2... Stufe n) des Paralleladdierers als Volladdierer ausgeführt. Da die Stufe 1 keinen Übertrag empfängt, ist diese nur als Halbaddierer ausgeführt. Ein Halb- bzw. Volladdierer hat einen Eingang a und einen Eingang b, wobei am ersteren die Binärinformation einer bestimmten Stelle einer ersten Binärzahl und am letzteren die Binärinformation der entsprechenden Stelle einer zweiten Binärzahl anliegt. Die Eingänge a bilden die Eingänge des Akkumulators A. An ihnen liegt wie beschrieben der Zählerstand z in paralleler Form an. Jeder Zelle des Speichers ist eine bestimmte Wertigkeit zugeordnet, wobei jeder Ausgang des Paralleladdierers mit dem Eingang der gleichwertigen Speicherzelle und jeder Ausgang des Speichers mit dem b-Eingang der gleichwertigen Addierstufe des Paralleladdierers verbunden ist. Mit jedem Taktimpuls des am Speicher anliegenden Takts wird eine Addition des augenblicklichen Zählerstandes z und dem Inhalt des Speichers durchgeführt, der nach dem vorherigen Taktimpuls geherrscht hat. Dieses Additionsverfahren verursacht je nach Grösse des Zählerstandes z nach einer bestimmten Anzahl von Taktimpulsen einen Übertrag des Addierers, wobei die höchstwertige Addierstufe einen Impuls abgibt. Aus dieser Arbeitsweise ergibt sich, dass der vom Ausgang der höchstwertigen Addierstufe gebildete Ausgang A2 des Akkumulators A pro Zeiteinheit eine Anzahl von Impulsen abgibt, die dem Stand des Zählers Z proportional ist. Jeder dieser Impulse wirkt auf den Eingang R des Zählers Z und stellt diesen um eine Stufe zurück. Entsprechend dieser Bewertung ist in Fig. 2 dieser Eingang R mit — 1 gekennzeichnet. Der Akkumulatoreingang AI ist der Anschlusspunkt für den dem Speicher zugeführten Takt.

Im Ausführungsbeispiel ist den beiden Zähleingängen V und R des Zählers Z eine Steuerlogik vorgeschaltet. Die ankommenden Vorwärts- bzw. Rückwärts-Zählimpulse schalten daher den Zähler nicht unmittelbar in den nächst höheren oder niedrigen Zustand, sondern bereiten diese Steuerlogik vor. Das Weiterschalten des synchron arbeitenden Zählers Z erfolgt dann mit dem nächsten Impuls eines am Zähler anliegenden Takts. Durch diese dem Fachmann geläufige Massnahme bleibt der Zähler Z unbeeinflusst, wenn an den Zähleingängen V und R gleichzeitig Impulse auftreten. Der Einfachheit halber soll jedoch die Beschreibung so erfolgen, als würden die Zählimpulse unmittelbar an den Zähleingängen V und R erscheinen und den Zähler Z unmittelbar weiterschalten.

Im folgenden werden die am Vorwärts-Zähleingang (V) des Zählers (Z) erscheinenden Impulse mit Eingangsimpulse bezeichnet. Die am Rückwärts-Zähleingang (R) erscheinenden, vom Akkumulatorausgang A2 gelieferten Impulse werden mit Übertragsimpulse bezeichnet. Steigt die Anzahl der pro Zeiteinheit eintreffenden Eingangsimpulse plötzlich an, so wächst der Zählerstand z so lange, bis die Zahl der pro Zeiteinheit eintreffenden Übertragsimpulse gleich ist dieser Anzahl von pro Zeiteinheit eintreffenden Eingangsimpulsen. Fällt die Anzahl der pro Zeiteinheit eintreffenden Eingangsimpulse plötzlich, so fällt der Zählerstand so lange, bis ebenfalls Gleichheit herrscht zwischen der Anzahl von pro Zeiteinheit auftretenden Eingangs- und Übertragsimpulsen. In diesem stationären Zustand ist der Zählerstand ein Mass für die Anzahl von Impulsen, die pro Zeiteinheit in der Eingangsimpulsfolge enthalten sind. Die gewünschte Steuerspannung Us ist am Ausgang eines in Fig. 2 nicht dargestellten Digital-Analog-Wandlers DAU abnehmbar, dessen Eingänge mit den Ausgängen des Zählers Z verbunden sind.

Nachfolgend soll kurz das Einschwingverhalten der in Fig. 2 dargestellten Anordnung gezeigt werden. Dabei wird die Folgefrequenz der Eingangsimpulse mit f und die der Übertragsimpulse mit r bezeichnet. Betrachtet man einen sehr kurzen Zeitabschnitt At, wobei At> 1/f bzw. At> 1/r, so tritt während dieses Zeitabschnitts die Anzahl von f-At Eingangsund r-At Übertragsimpulsen auf. Im stationären Zustand ändert sich während des Zeitabschnitts At der Zählerstand z nicht und es gilt die Beziehung f-At-r-At = 0 (1)

Es wird jetzt angenommen, dass die Frequenz der Eingangsimpulse während dieses stationären Zustands plötzlich zunimmt. Die während des Zeitabschnitts At auftretende Zunahme Az des Zählerstandes z ist dabei gleich der während dieses Zeitabschnitts auftretenden Differenz von Eingangs-zu Übertragsimpulsen :

Az = f-At-r-At (2)

Da die Frequenz r der Übertragsimpulse proportional dem Zählerstand z ist, gilt die Beziehung r = k-z, wobei k eine Konstante ist. Für Gleichung (2) gilt dann entsprechend:

Az = f-At-k-z-At (3)

Als Differentialgleichung geschrieben erhält man aus Gleichung (3) folgende Beziehung:

z' = dz/dt = f—k-z = k(f/k —z) (4)

Durch Auflösung dieser Beziehung erhält man die folgende Zeitfunktion:

z= l/k-f-(l —e_tk) + Zo-e_tk (5)

Diese Zeitfunktion (5) beschreibt den Verlauf des Zählerstandes z, wenn im stationären Zustand der betreffenden Anordnung eine plötzliche Änderung der Folgefrequenz f der Eingangsimpulse erfolgt. Dabei ist z0 der Anfangswert des Zählerstandes und der Wert 1/k die Zeitkonstante der Anordnung. Der durch Gleichung (5) beschriebene exponentielle Verlauf entspricht dem eines RC-Tiefpassgliedes.

In Fig. 3 ist ein Deltamodulationssender gemäss Fig. 1 dargestellt, bei dem als integrierendes Netzwerk IN eine Anordnung gemäss Fig. 2 Verwendung findet. Die in diesem Deltamodulationssender verwendete logische Einrichtung LE weist ein Schieberegister SR mit vorzugsweise drei Stufen auf. Diesem Schieberegister SR wird mit der Abtastfrequenz fa das von dem Komparator S gelieferte Signal eingeschoben. Die Ausgänge sämtlicher Stufen des Schieberegisters SR sind mit den Eingängen eines Koinzidenz-Gatters G verbunden, dessen Ausgang nur dann einen Impuls abgibt, wenn an sämtlichen Eingängen entweder der eine oder der andere Binärzustand anliegt. Der Ausgang des Koinzidenz-Gatters G bildet den Ausgang der logischen Einrichtung LE. Die an diesem Ausgang auftretenden Impulse entsprechen den Eingangsimpulsen für die Anordnung gemäss Fig. 2, welche dar digital ausgeführte integrierende Netzwerk IN bildet und der logischen Einrichtung LE nachgeschaltet ist. Die zeitliche Häufung dieser Eingangsimpulse ist ein Mass für die Steigung des am Eingang des Deltamodulationssenders anliegenden analogen Eingangssignals w. Am Ausgang des Digital-Analog-Umsetzers DAU, der seine Digitalinformation von den Zäh5

10

15

20

25

30

35

40

45

50

55

60

65

647112

4

lerausgängen erhält, ist die Steuerspannung Us abnehmbar. Diese Steuerspannung Us ist der zeitlichen Häufung der Eingangsimpulse proportional. Die Steuerspannung Us gelangt über die Addierstufe Ad zum Eingang M2 des Multiplizierers M und beeinflusst dort die Stufenhöhe.

Um das integrierende Netzwerk IN noch besser an die Eigenschaften eines zu übertragenden Sprachsignals anzupassen, ist es sinnvoll, mit steigender Aussteuerung durch dieses Signal die Zeitkonstante T des integrierenden Netzwerkes IN zu kleineren Werten hin zu variieren. Ein solches Verhalten lässt sich bei einem analog arbeitenden Netzwerk IN beispielsweise mit einer von einer Diode D und einem Kondensator C gebildeten Parallelschaltung erreichen, welcher die von dem Ausgang der logischen Einrichtung LE gelieferten Stromimpulse eingeprägt werden. Diese Massnahme ist in der DE-AS 23 41 381 beschrieben. Der Wert der Zeitkonstante T dieser Parallelschaltung errechnet sich dabei aus der Beziehung T = R_ *C, wobei R_ der différentielle Widerstand der Diode D in Durchlassrichtung ist. Da dieser Widerstand R_ mit steigender Aussteuerung nach einer Exponentialfunktion absinkt, verringert sich auch der Wert der Zeitkonstante T mit steigender Aussteuerung.

Die in Fig, 2 dargestellte Anordnung weist eine Zeitkonstante auf, deren Wert sich gemäss Gleichung (5) zu T= 1/k ergibt. Dieser Wert gilt im gesamten Aussteuerbereich der Anordnung, also bis zum maximalen Zählerstand des Zählers Z. In Fig. 4 ist eine besonders vorteilhafte Weiterbildung der Anordnung gemäss Fig. 2 dargestellt, bei der die Zeitkonstante T in der beschriebenen Weise von der Aussteuerung bzw. vom Zählerstand abhängig ist. Bei dieser Anordnung ist ein logisches Netzwerk n vorgesehen, mit dem in Abhängigkeit von höheren Werten des Zählerstandes Z eine höhere Bewertung der Zähleingänge V und R des Zählers Z erfolgt. Diese höhere Bewertung geschieht beim Ausführungsbeispiel dadurch, dass abhängig von den Bereichen, in die der Zählerstand unterteilt ist, die niederwertigen Stufen 1, 2 ... des Zählers Z und des Akkumulators A für den Zählvorgang abgeschaltet werden. Die Zählimpulse greifen dann an den entsprechenden Eingängen der restlichen Zählkette an. Die Ausgänge der für den Zählvorgang abgeschalteten Stufen des Zählers Z werden in den L-Zustand zurückgesetzt, sie behalten jedoch wie die Ausgänge der nicht abgeschalteten Stufen die ursprüngliche Stellenwertigkeit in bezug auf den Zählerstand z. Ebenso behalten sämtliche Eingänge des Akkumulators A ihre ursprüngliche Wertigkeit. Die Ausgänge der abgeschalteten Stufen des Zählers Z bleiben mit den entsprechenden Eingängen des Akkumulators A verbunden. Die notwendige Logik zum Betrieb des Zählers Z ist in den Zählstufen enthalten.

Im folgenden soll kurz der Einfluss der beschriebenen Massnahme auf den Wert der Zeitkonstante T erläutert werden. Es wird dazu angenommen, dass die p niedrigstwertigen Stufen des Zählers Z für den Zählvorgang abgeschaltet werden und die Zählimpulse die restliche Zählkette steuern. Von dieser restlichen Zählkette hat die Stufe p + 1 die niedrigste Wertigkeit. Dieser Betriebsfall ist gleichbedeutend mit dem Fall, dass bei der ursprünglichen Anordnung sowohl die Frequenz der Eingangs- als auch die der Übertragimpulse mit dem 2P-fachen Wert des ursprünglichen Wertes auftreten. Für diesen Fall ergibt sich daher gemäss Gleichung (2) folgende Beziehung:

Az = 2P-f-At-2P-r-At (6)

Durch Umformung dieser Beziehung (6) ist eine Form entsprechend Gleichung (4) erhält man folgende Differentialgleichung:

z' = dz/dt = 2P-f—2P-k-z = 2P-k(f/k —z) (7)

Durch Auflösung dieser Beziehung erhält man die folgende Zeitfunktion:

z= l/k-f-(l —e-t'2p'k) + z0>e_t,2p"k (8)

Diese Zeitfunktion (8) entspricht der Beziehung (5) bis auf den Unterschied, dass die Zeitkonstante nicht mehr den Wert 1/k, sondern den Wert l/(2P-k) aufweist. Werden also von der ursprünglichen Anordnung gemäss Fig. 2 wie beschrieben die Zählstufen 1 ... p des Zählers Z für den Zählvorgang abgeschaltet, so erhält man eine Anordnung, deren Zeitkonstante den l/2P-fachen Wert der Zeitkonstante der ursprünglichen Anordnung aufweist.

Diese Verhältnisse sollen nachfolgend noch einmal anhand von Fig. 5 und einem einfachen Beispiel für den Fall p = 2 erläutert werden. Der Zählerstand z ist dabei in drei Bereiche bezogen auf den maximalen Zählerstand zm eingeteilt. Der Bereich 1 umfasst die Zählerstände 0 ... '/i6-zm, der Bereich 2 die Zählerstände '/i6-zm... 'A■ zm und der Bereich 3 die Zählerstände '/4-zm ...z m. Die Zählerstände z werden jeweils vom Netzwerk N gemessen. Ist der Zählerstand z im Bereich 1, so sind beide Ausgänge N1 und N2 des Netzwerks N im H-Zustand und die UND-Schaltungen Ul, Ul' und U2' für die Eingangs- und Übertragimpulse durchlässig. Ist der Zählerstand z im Bereich 2, so ist nur der Ausgang N2 des Zählers N im H-Zustand und der Ausgang N1 im L-Zustand. Die UND-Schaltungen Ul und Ul' sperren daher die Zählimpulse und die Stufe 1 des Zählers Z, die niedrigstwertige Stufe, ist vom Zählvorgang abgeschaltet. Die Zeitkonstante der Anordnung hat jetzt nur noch die Hälfte des Wertes der ursprünglichen Zeitkonstante. Ist der Zählerstand z im Bereich 3, so sind beide Ausgänge N1 und N2 des Netzwerkes N im L-Zustand. Es sind daher auch die UND-Schaltungen U2 und U2' gesperrt und die Stufen 1 und 2 vom Zählvorgang abgeschaltet. Der Wert der Zeitkonstante der Anordnung ist jetzt nur noch ein Viertel des ursprünglichen Wertes.

In den beschriebenen erfindungsgemässen Anordnungen kann es zu einem Überlauf des Zählers Z kommen, wenn die Eingangsimpulse über längere Zeit stark gehäuft auftreten. Eine Möglichkeit, diesen Überlauf zu verhindern, besteht darin, die Wortlänge bzw. Stufenzahl des Zählers Z gegenüber der des Akkumulators A um 1 zu erhöhen. Der Ausgang der höchstwertigen Stufe des Zählers Z (Stufe n+1) wird dabei nicht an den Akkumulator A weitergegeben, sondern wirkt auf den Rückwärts-Zähleingang R des Zählers z zurück. Erscheint am Ausgang dieser Stufe der H-Zustand, so sind alle anderen Ausgänge des Zählers Z im L-Zustand (H = «High», positive Spannung; L = «Low», hier die Spannung 0 Volt). Der Akkumulator A kann dann keine Übertragsimpulse liefern. In Fig. 6 ist eine solche Anordnung dargestellt, bei der ein Überlauf des Zählers Z vermieden wird. In dieser Anordnung weist der Zähler Z die Anzahl von n +1 Ausgängen, der Akkumulator A jedoch nur n Eingänge auf. Die Gatter Gl ... G4 sind als NAND-Gatter ausgeführt. Die im Punkt h erscheinenden Eingangsimpulse gelangen über das Gatter Gl und den In verter J1 zum Vorwärts-Zähleingang V des Zählers Z. Die Übertragsimpulse werden über Gatter G2 und Gatter G4 dem Rückwärts-Zähleingang R des Zählers Z zugeführt. Die am Ausgang n +1 des Zählers Z auftretenden Impulse, im folgenden mit Überlaufimpulse bezeichnet, gelangen über die Gatter G3 und G4 ebenfalls zu diesem Rückwärts-Zähleingang R. In allen diesen Fällen ist dabei auf der betreffenden Leitung ein vorhandener Impuls mit dem H-Zustand und kein Impuls mit dem L-Zustand gekennzeichnet. Die Eingangsimpulse werden über den Inverter J2 je einem freien Eingang der Gatter G2 und G3 zugeführt. Die Über5

10

15

20

25

30

35

40

45

50

55

60

65

5

647 112

tragsimpulse gelangen über den Inverter J3 zu einem zweiten Eingang von Gatter Gl und die Überlaufimpulse über den Inverter J4 zu einem weiteren Eingang von Gatter Gl. Diese beschriebene logische Schaltung hat die Funktion der eingangs beschriebenen Steuerlogik. s

Das Gatter Gl ist für die Eingangsimpulse geöffnet, wenn weger Übertrags- noch Überlaufimpulse vorhanden sind. In diesem Fall sind die Ausgänge der Inverter J3 und J4 im H-Zustand. Treten keine Eingangsimpulse auf, so ist der Ausgang des Inverters J2 im H-Zustand. Das Gatter G2 ist dann io für die Übertrags- und das Gatter G3 für die Überlaufimpulse geöffnet. Treten Eingangs- und Übertrags- bzw. Überlaufimpulse gleichzeitig auf, so bleibt der Zähler Z unbeeinflusst. Durch diese Massnahme wird erreicht, dass sich Vorwärts-und Rückwärts-Zählimpulse gegenseitig nicht beeinflussen is und dass somit ein einwandfreies Arbeiten des Zählers Z gewährleistet ist.

Bei einer weiteren Anordnung, die gegenüber der Anordnung gemäss Fig. 6 etwas abgewandelt ist, hat der Zähler Z ebenfalls n Stufen wie der Akkumulator A. Das Kriterium für den Überlauf des Zählers Z wird dabei nicht durch eine Stufe n+ 1 geliefert, sondern durch eine UND-Schaltung, deren n Eingänge mit den n Ausgängen des Zählers Z verbunden sind. Der Ausgang dieser UND-Schaltung ist entsprechend dem Zählerausgang n + 1 in Fig. 6 mit dem Eingang des Inverters J4 und dem betreffenden Eingang des Gatters G3 verbunden. Ist bei dieser Anordnung der maximale Zählerstand erreicht, so sind sämtliche Zählerausgänge 1 ... n und daher auch der Ausgang der UND-Schaltung im H-Zustand. Das Gatter Gl ist daher für die Eingangsimpulse gesperrt und der Zähler Z verharrt in diesem Zustand, selbst wenn eine weitere Vergrösserung der zeitlichen Dichte der Eingangsimpulse stattfindet.

G

3 Blatt Zeichnungen

Claims

647112

1. Schaltungsanordnung zur Gewinnung einer zu der Impulsdichte einer Impulsfolge proportionalen Steuerspannung, vorzugsweise zur Steuerung der Stufenhöhe in adaptiven Deltamodulationssystemen, dadurch gekennzeichnet,

dass diese Impulsfolge den Vorwärts-Zähleingang eines Zählers ansteuert, dessen Rückwärts-Zähleingang von einer weiteren, von einem Akkumulator gelieferten Impulsfolge angesteuert wird, welche pro Zeiteinheit eine dem Zählerstand proportionale Anzahl von Impulsen enthält und dass die Steuerspannung am Ausgang eines Digital-Analog-Wandlers abnehmbar ist, der den jeweiligen Zählerstand auswertet (Fig. 2).

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass abhängig vom Zählerstand (z) mittels eines logischen Netzwerks (N) eine oder mehrere Stufen niedriger Wertigkeit des Zählers (Z) und des Akkumulators (A) für den Zählvorgang abgeschaltet werden, wobei sämtliche Stufen des Zählers (Z) und des Akkumulators (A) ihre ursprüngliche Wertigkeit behalten und dass die am Vorwärts-und Rückwärts-Zähleingang (V bzw. R) des Zählers (Z) auftretenden Impulse auf die restliche Zählkette wirken (Fig. 4 und 5).

2

PATENTANSPRÜCHE

3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Stufenzahl des Zählers (Z) um eine Stufe grösser ist als die des Akkumulators (A) und dass der Ausgang der höchstwertigen Stufe des Zählers (Z) ein Kriterium zum Sperren der den Vorwärts-Zähleingang (V) ansteuernden Impulse abgibt (Fig. 6).

4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass der Zähler (Z) n Ausgänge aufweist, die mit den n Eingängen einer UND-Schaltung verbunden sind, dass diese UND-Schaltung ein Kriterium zum Sperren der den Vorwärts-Zähleingang (V) ansteuernden Impulse abgibt, wenn der maximale Zählerstand (zm) erreicht ist.