CH656728A5 - Schnittstellenschaltungsanordnung zur verbindung eines prozessors mit einem nachrichtenkanal. - Google Patents

Schnittstellenschaltungsanordnung zur verbindung eines prozessors mit einem nachrichtenkanal. Download PDF

Info

Publication number
CH656728A5
CH656728A5 CH3803/82A CH380382A CH656728A5 CH 656728 A5 CH656728 A5 CH 656728A5 CH 3803/82 A CH3803/82 A CH 3803/82A CH 380382 A CH380382 A CH 380382A CH 656728 A5 CH656728 A5 CH 656728A5
Authority
CH
Switzerland
Prior art keywords
processor
data
memory
address
message
Prior art date
Application number
CH3803/82A
Other languages
English (en)
Inventor
Allen Leonard Larson
Original Assignee
Western Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co filed Critical Western Electric Co
Publication of CH656728A5 publication Critical patent/CH656728A5/de

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/161—Computing infrastructure, e.g. computer clusters, blade chassis or hardware partitioning
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Communication Control (AREA)
  • Multi Processors (AREA)
  • Small-Scale Networks (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Computer And Data Communications (AREA)

Description

Die Erfindung betrifft eine Schnittstellen-Schaltungsan-ordnung zur Verbindung eines Prozessors und seines zugeordneten Speichers mit einem Datennachrichten führenden Nachrichtenkanal, wobei die Datennachrichten einen Kopf mit einer Bestimmunsadresse und einer virtuellen Kanalnummer besitzen und der Prozessor Daten-, Adressen- und Steuersammelleitungen aufweist.
Bekannte Schnittstellen-Schaltungsanordnungen, die einen Prozessor mit einem Nachrichtenkanal verbinden, werden lediglich als Puffer benutzt. Sie speichern Datennachrichten, die auf dem Nachrichtenkanal auftreten, und erzeugen jedesmal dann, wenn eine Daten nach rieht ankommt, eine Unterbrechung. Ein Problem bei dieser Anordung besteht darin, dass der Prozessor zu viel Realzeit bei der Bedienung der von der Schnittstellenschaltung ausgehenden Unterbrechungen lediglich zur Speicherung der Daten in seinem zugeordneten Speicher verbraucht. Ein wesentlicher Teil dieser Realzeit wird beim Decodieren des Kopfes der Datennachricht verausgabt, um festzustellen, ob die Datennachricht für den zugeordneten Prozessor bestimmt ist und - falls dies zutrifft - wo die Datennachricht im Prozessorspeicher abzulegen ist. Bekannte Schnittstellen-Schaltungsanordnungen tun nichts, um diesen Decodierpro-zess zu beschleunigen, und besitzen nur eine kleine eingebaute Intelligenz. Sie dienen lediglich als einfacher Puffer, so dass der zugeordnete Prozessor für das Decodieren und Einspeichern der Nachricht erforderlich ist. Dies ist bisher kein grosses Problem gewesen, da die Prozessoren zum einen nicht realzeitbegrenzt sind oder in einer Blockbetriebsweise arbeiten. In Geschäfts-Nachrichtenanlagen ist diese Vergeudung von Realzeit jedoch ein bedeutsames Hindernis für die Verbesserung der Anlagengüte.
Zur Lösung der sich daraus ergebenden Aufgabe geht die Erfindung aus von einer Schnittstellen-Schaltungsanordnung der eingangs genannten Art und ist dadurch gekennzeichnet, dass die Schnittstellen-Schaltungsanordnung Schnittstellenschaltungen aufweist, die mit dem Nachrichtenkanal verbunden sind und unter Ansprechen auf eine auf dem Kanal erscheinende Nachricht die Bestimmungsadresse decodieren und die virtuelle Kanalnummer ausgeben, wenn der Prozessor die angegebene Bestimmungsstelle der Datennachricht ist, ferner einen mit den Schnittstellenschaltungen verbundenen Kanalsteuerspeicher und -multiplexer aufweist, der unter Ansprechen auf die Schnittstellenschaltungen die virtuelle Kanalnummer ausgibt, um sie in eine eine Speicherstelle im Prozessorspeicher identifizierende Bauteiladresse zu übersetzen, und Pufferschaltungen aufweist, die mit dem Kanalsteuerspeicher und -multiplexer sowie der Prozessor-Adressensammelleitung verbunden sind und unter Ansprechen auf die Bauteiladresse auf der Prozessor-Adressensammelleitung die identifizierte Speicherstelle im Prozessorspeicher aktivieren, und dass die Schnittstellenschaltungen mit der Prozessor-Datensammelleitung verbunden sind und bei Empfang der Datennachricht deren Datenteil direkt in der aktivierten Speicherstelle ablegen.
Die Schnittstellenschaltungsanordnung nach der Erfindung wirkt demgemäss als Nachrichtenverarbeitungseinrichtung, die eine Schnittstelle hoher Geschwindigkeit zwischen einem Prozessorspeicher und einem Daten-Nachrichten-kanal darstellt. Der Nachrichtenkanal führt Datennachrichten mit einem Kopf, der eine virtuelle Adresse angibt. Die Schnittstellen-Schaltungsanordnung nach der Erfindung ist programmierbar und übersetzt dynamisch den Kopfabschnitt der empfangenen Datennachricht aus einer virtuellen Adresse in eine Hardware- oder Bauteil-Speicheradresse, die zur Aktivierung einer angegebenen Speicherstelle im Prozessorspeicher benutzt wird. Der Datenteil der Nachricht wird dann direkt, d.h. in direktem Speicherzugriff (DMA), in diese Speicherstelle eingegeben, und die jeweiligen Puffer-Hinweiszeichen werden zurückgestellt. Nur wenn eine vollständige Datennachricht aufgenommen und im Prozessorspeicher abgelegt ist, erzeugt die Kanal-Schnittstellenschaltung eine Prozessor-Unterbrechung, um den Prozessor davon in Kenntnis zu setzen, dass eine vollständige Datennachricht
2
5
10
15
20
25
30
35
40
45
50
55
60
65
jetzt in seinem Speicher abgelegt ist. Demgemäss führt die Schnittstellen-Schaltungsanordnung nach der Erfindung alle Datenempfangsaufgaben einschliesslich einer Nachrichten-speicherung und Verkettung durch, ohne dass die Einschaltung des zugeordneten Prozessors erforderlich ist. Dadurch wird Prozessor-Realzeit eingespart und die Geschwindigkeit der Datenübertragung zwischen dem Nachrichtenkanal und dem Prozessor erhöht, da keine Verzögerung dadurch eintritt, dass der Prozessor jede Datennachricht ansprechen muss und sie entweder in seinem Speicher ablegen oder Adresseninformationen liefern muss, wo die Datennachricht gespeichert werden soll. Nachfolgend wird die Erfindung anhand der Zeichungen beispielsweise beschrieben. Es zeigen:
Fig. 1 und 2 das Blockschema der Schnittstellen-Schaltungsanordnung nach der Erfindung;
Fig. 3 den Aufbau einer bei der Erfindung benutzten Lese-Schreib-Warteschlange ;
Fig. 4 die Zusammengehörigkeit der Fig. 1 und 2;
Fig. 5 die Verbindung der Schnittstellen-Schaltungsanordnung mit dem Prozessor und dem Prozessorspeicher.
Die vorliegende Schnittstellen-Schaltungsanordnung 100 dient zur Verbindung eines Nachrichtenkanals 120 mit einem Prozessor 101 und einem Prozessorspeicher 102 über die Adressen-, Daten- und Steuersammelleitungen des Prozessors 101 entsprechend der Darstellung in Fig. 5. Es wird angenommen, dass der Nachrichtenkanal 120 Datennachrichten mit einem Kopf führt, der die Prozessor-Bestimmungsadresse und eine virtuelle Kanalnummer angibt. Die Schnittstellen-Schaltungsanordnung 100 überwacht den Nachrichtenkanal 120, um festzustellen, ob eine dieser Datennachrichten für den Prozessorspeicher 102 bestimmt ist. Wenn dies der Fall ist, so speichert die Schnittstellen-Schaltungsanordnung 100 die vom Nachrichtenkanal 120 aufgenommenen Datennachrichten direkt im Prozessorspeicher 102, ohne dass die Beteiligung des Prozessors 101 erforderlich ist. Auf entsprechende Weise werden vom Prozessor 101 ausgehende Nachrichten, die auf dem Nachrichtenkanal 120 zu übertragen sind, im Prozessorspeicher 102 abgelegt, und die Schnittstellen-Schaltungsanordnung 100 greift direkt auf diese Datennachrichten im Prozessorspeicher 102 zu und gibt sie auf den Nachrichtenkanal 120 aus, ohne dass eine Beteiligung des Prozessors 101 erforderlich ist.
Lese-Schreib-Warteschlangen
Ein wesentlicher, bei der voliegenden Anmeldung verwendeter Bestandteil der Datenübertragung ist die Lese-Schreib-Warteschlange, von der ein Beispiel in Fig. 3 dargestellt ist. Diese Warteschlange ist in einfacher Weise ein Abschnitt des Prozessorspeichers 102, der durch den Prozessor 101 als Speicherort für Datennachrichten festgelegt worden ist, die empfangen oder ausgesendet werden sollen. Beim vorliegenden Ausführungsbeispiel werden Lese-Schreib-Warteschlangen für Nachrichten erstellt, die vom Übertragungskanal 120 kommen, sowie Lese-Schreib-Warteschlangen für Datennachrichten, die über den Nachrichtenkanal 120 ausgesendet werden sollen. Der Grundaufbau dieser Warteschlangen ist entsprechend der Darstellung in Fig. 3 einheitlich für diese Anwendungsfälle, und es ist zweckmässig, jetzt den Aufbau der Lese-Schreib-Warteschlange zu erläutern. Die grundlegende Lese-Schreib-Warteschlange wird durch einen Satz von Warteschlangen-Daten beschrieben, die vier Zeiger (pointer) und ein Hinweiszeichen (semaphore) enthalten. Zwei dieser Zeiger definieren die Grenze der Warteschlange. Dabei handelt es sich um den Basiszeiger, der die Speicher3 656728
adressenstelle angibt, an der die Warteschlange anfängt, und um den Grenzzeiger, der die Speicheradressenstelle angibt, an der die Warteschlange endet. Die beiden übrigen Zeiger sind der Schreibzeiger und der Lesezeiger. Diese geben an, ob s Nachrichten in die Warteschlange eingeschrieben bzw. aus ihr gelesen werden sollen. Für die Zwecke der vorliegenden Beschreibung gibt der Lesezeiger die Speicheradressenstelle an, an der das erste Byte der nächsten Datennachricht gespeichert ist, die entweder zum Prozessor 101 oder zum Nach-lo richtenkanal 120 übertragen werden soll. Der Schreibzeiger gibt diejenige Speicheradressenstelle an, in welche das erste Byte der als nächstes empfangenen Datennachricht durch entweder den Prozessor 101 oder die Schnittstellen-Schal-tungsanordnung 100 einzuschreiben ist.
15 Anhand von Fig. 3 erkennt man, dass sich diese Zeiger jedesmal dann ändern, wenn eine Schaltung auf die jeweilige Warteschlange zugreift. Bevor demgemäss ein Zugriff durch den Prozessor 101 oder die Schnittstellen-Schaltungsanordnung 100 auf eine Warteschlange stattfindet, werden alle ent-20 sprechenden Zeiger durch die anfordernde Schaltung gelesen, damit eine aktualisierte Zeigerinformation für die anfordernde Schaltung zur Verfügung steht. Zur Vermeidung eventueller Probleme in Verbindung mit einem Warteschlangen-Konflikt wird das Hinweiszeichen benutzt und 25 umfasst generell ein bestimmtes Bitmuster, das in derjenigen Speicheradressenstelle abgelegt ist, die der durch den Grenzzeiger identifizierten Adressenstelle unmittelbar folgt. Das Hinweiszeichen ist im wesentlichen eine Flagge, die einer einen Zugriff zur Warteschlange suchenden Schaltung 30 angibt, ob die Warteschlange leer ist oder ob im Augenblick ein Zugriff durch eine andere Schaltung erfolgt. Auf diese Weise verhindert das Hinweiszeichen einen konkurrierenden Zugriff zu einer Warteschlange mit der zugeordneten Verwirrung aufgrund der flüchtigen Natur der Lese- und 35 Schreibzeiger während gleichzeitiger Lese- und Schreiboperationen.
Ein weiteres Problem bei der Verwendung der Lese-Schreib-Warteschlangen ist das Überschreiben eier Warteschlange, bei dem neue Daten in eine vollständig gefüllte 40 Warteschlange eingeschrieben werden, bevor die vorher gespeicherten Datennachrichten ausgelesen worden sind. Zur Verhinderung solcher Vorgänge kann das Hinweiszeichen benutzt werden, wobei eine Flagge gesetzt wird, die angibt dass die Warteschlange voll ist, so dass neu eintref-45 fende Datennachrichten nicht in die Warteschlange eingeschrieben werden. Eine alternative Schutzeinrichtung kann darin bestehen, dass eine Speicherstelle oder Datenzelle zwischen den Lese- und Schreibzeigern leergelassen wird, wenn die Warteschlange voll ist, und die Lese- und Schreibzeiger so gleichzumachen, wenn die Warteschlange leer ist. Dadurch kann eine anfordernde Schaltung feststellen, ob die Warteschlange voll oder vollständig leer ist. Eine dritte, üblicherweise verwendete Möglichkeit besteht darin, dass die zugreifende Schaltung die Steuerung der Prozessor-Sammellei-55 tungen übernimmt, wenn die Warteschlange voll wird, so dass eine andere Schaltung keinen Zugriff zum Speicher zwecks einschreiben weiterer Datennachrichten gewinnen kann.
60 Auswahl einer virtuellen Kanalnummer
Um das Verständnis der Schaltung zu erleichtern, wird die Ausgabe einer typischen Datennachricht beschrieben. Wie oben erwähnt, besitzen auf dem Nachrichtenkanal 120 übertragene Datennachrichten ein Kopffeld, das sowohl die Pro-65 zessor-Adresse als auch eine virtuelle Kanalnummer angibt. Die offensichtlich jetzt auftretende Frage lautet: «Wie werden zwischen zwei Prozessoren übertragenen Datennachrichten virtuelle Kanalnummern zugeordnet?» Die Antwort
656728
darauf lautet, dass eine übliche Zwischenprozessor-Anfangsübertragungsanordnung vorhanden ist, die virtuelle Kanalnummern definiert. Der Prozessor 101 tritt mit einem anderen, an den Nachrichtenkanal 120 angeschalteten Prozessor (nicht gezeigt) in Verbindung, indem er einen Zugriff zu diesem anderen Prozessor ausführt und eine virtuelle Kanalnummer auswählt, die für diese Nachrichtenverbindung benutzt wird. Der Zugriff wird dadurch ausgeübt, dass der Prozessor 101 eine Datennachricht auf den Übertragungskanal 120 ausübt, die die Adresse des Bestimmungsprozessors und eine virtuelle Kanalnummer Null enthält,
welche dem Bestimmungsprozessor angibt, dass dies eine Anfangs-Aufbaunachricht ist, die für den Bestimmungsprozessor gedacht ist. Der Bestimmungsprozessor spricht auf die Anfangsnachricht vom Prozessor 101 auf ähnliche Weise an, indem er eine Datennachricht über den Nachrichtenkanal 120 mit einem Kopf überträgt, der die Adresse des Prozessors 101 und eine virtuelle Kanalnummer Null enthält. Durch Austausch solcher Nachrichten bewirken der Prozessor 101 und der Bestimmungsprozessor die erforderliche Zusammenarbeit zur Identifizierung einer gemeinsam brauchbaren, virtuellen Kanalnummer und der jeweiligen Programme in ihren Systemen, die diese Verbindung anfordern.
Nachdem dann eine virtuelle Kanalnummer für eine bestimmte Verbindung von Prozessor zu Prozessor gewählt worden ist, wird diese Information in den Kopf der Datennachricht eingegeben, und die vollständige Datennachricht wird im Prozessorspeicher 102 in der für abgehende Datennachricht benutzten Lese-Schreib-Warteschlange eingespeichert. Da alle abgehenden Datennachrichten einen gemeinsamen Bestimmunsort, nämlich den Nachrichtenkanal 120, haben, ist nur eine Lese-Schreib-Warteschlange für abgehende Datennachricht vorhanden, und alle abgehenden Datennachrichten werden dort abgelegt.
Sender - Fig. 1
Der abgehende oder Sendeteil der Schnittstellen-Schal-tungsanordnung 100 ist in Fig. 1 dargestellt und wird durch das Ausgangszustands-Steuergerät 103 gesteuert. Dieses Steuergerät 103 kann auf vielerlei Weise verwirklicht werden. Die vorliegende Schaltungsanordnung benutzt einen Mikroprozessor für diese Funktion. Der Mikroprozessor wird auf bekannte Weise so programmiert, dass er die für die gemeinsame Operation der Schnittstellen-Schaltungsanordnung 100 erforderlichen Steuer- und Zeitsignale liefert.
Der Sendeabschnitt der Schnittstellen-Schaltungsanord-nung 100 enthält eine Anzahl von Registern, die mit den verschiedenen, der abgehenden Lese-Schreib-Warteschlange zugeordneten Zeigern geladen werden. Dieses Laden der Register wird mittels des Steuergerätes 103 durchgeführt, das einen Zugriff zur abgehenden Lese-Schreib-Warteschlange im Prozessorspeicher 102 über die Steuer-, Adressen- und Datensammelleitungen des Prozessors anfordert. Wenn der Prozessor 101 den Zugriff gewährt, führt das Steuergerät 103 für den abgehenden Zustand über eine (nicht gezeigte) Betätigungsader sequentiell folgende Vorgänge aus:
1) Laden des Basis-Zeigers in das Basiszeigerregister 111,
2) Laden des Lese-Zeigers über den Wähler 112 in das Lesezeigerregister 110,
3) Laden des Grenzzeigers in das Grenzzeigerregister 108,
4) Laden des Schreibzeigers in das Schreibzeigerregister 106.
Das Steuergerät 103 gibt - abhängig von einer durch eine Vergleichsschaltung 107 durchgeführten Vergleichsoperation - eine Datennachricht auf den Übertragungskanal 120, wenn eine solche Datennachricht in der abgehenden Lese-
Schreib-Warteschlange gespeichert ist. Die Vergleichsschaltung 107 trifft diese Feststellung, indem sie den Inhalt des Lesezeigerregisters 110 mit dem Inhalt des Schreibzeigerregisters 106 vergleicht. Wenn die beiden Werte sich unterscheiden, gibt die Vergleichsschaltung 107 ein Logiksignal auf der Ader RWC zum Steuergerät 103, das angibt, dass die beiden Zeiger nicht gleich sind und demgemäss die abgehende Lese-Schreib-Warteschlange eine auszusendende Datennachricht enthält. Das Steuergerät 103 spricht auf dieses Logiksignal auf der Ader RWC durch Aktivieren der Ader DMA REQUEST an. Das entprechende Signal wird der Steuersammelleitung des Prozessors zugeführt, um einen Zugriff zu den Sammelleitungen des Prozessors zu verlangen, so dass die Schnittstellen-Schaltungsanordnung 100 einen Zugriff auf den Prozessorspeicher 102 durchführen kann.
Speicherzugriff
Der Prozessor 101 gibt der Schnittstellen-Schaltungsanordnung 100 an, dass die Sammelleitungen des Prozessors zur Verfügung stehen, indem er das entsprechende Logiksignal auf die Ader DMA GRANT gibt. Aufgrund dieses Signals veranlasst das Steuergerät 103 über die Adern ENABLE und READOUT das Lesezeigerregister 110, seinen Inhalt an den DMA-Adressenpuffer 104 auszugeben, der dann wiederum diese Adresse auf die Adressensammelleitung des Prozessors gibt. Damit erfolgt ein Zugriff zu derjenigen Speicheradressenstelle im Prozessorspeicher 102, die das erste Byte der nächsten, auszusendenden Datennachricht enthält. Es wird in dieser Anlage angenommen, dass alle Datennachrichten eine feste Länge besitzen. Daher wird der Wortzähler 105 dann durch das Steuergerät 103 zurückgestellt, das ein Betätigungssignal auf die Ader LO AD gibt. Bei dem vorliegenden Ausführungsbeispiel ist der Wortzähler 105 ein festverdrahteter Rückwärtszähler mit einem festen Zählbereich, der gleich der Länge der Standard-Datennachricht ist. Wenn demgemäss das Steuergerät 103 ein Zählsignal auf die zum Wortzähler 105 führende Ader CD gibt, wird dadurch der Zähler 105 veranlasst, seinen Zählwert um 1 zu erniedrigen. Dieser Vorgang läuft weiter, bis der Zählwert Null erreicht ist. Dadurch wird dann angezeigt, dass eine vollständige Datennachricht übertragen worden ist. Jedesmal dann, wenn der Zählwert im Wortzähler 105 vermindert wird, gibt das Steuergerät 103 ein Adressen-Inkrementsignal auf der Ader ADVANCE zum Lesezeigerregister 110. Auf diese Weise wird die im Lesezeigerregister 110 gespeicherte Adresse, die vom DMA-Adressenpuffer 104 auf die Adressensammelleitung des Prozessors gegeben wird, jeweils um eine Speicherstelle erhöht, bis eine vollständige Datennachricht ausgegeben worden ist. Dies wird dadurch angezeigt, dass der Wortzähler 105 ein Anzeigesignal Null über die Ader ZERO zum Steuergerät 103 überträgt.
Beim Anlegen jeder Bauteiladresse an die Adressensammelleitung des Prozessors wird der Inhalt der entsprechenden Speicherstelle im Prozessorspeicher 102 durch den Prozessorspeicher 102 auf die Datensammelleitung des Prozessors aufgegeben. Die Daten werden in die Datenverbin-dungs-Schnittstelle 119 eingegeben, wenn das Steuergerät 103 ein Betätigungssignal auf die Ader LOADT gibt. Die Daten werden dann in üblicher Weise von der Datenverbindungs-Schnittstelle 119 auf den Nachrichtenkanal 120 ausgegeben, und zwar wiederum unter Steuerung des Steuergerätes 103 über die Ader TRANSMIT. Wenn die vollständige Datennachricht übertragen ist, stellt sich das Steuergerät 103 selbst zurück und liest wiederum die verschiedenen Zeiger in der abgehenden Lese-Schreib-Warteschlange, um festzustellen, ob dort eine weitere Nachricht gespeichert ist, die über den Nachrichtenkanal 120 übertragen werden soll.
4
s
10
15
20
25
30
35
40
45
50
55
60
65
Der Aufbau und die Arbeitsweise der Datenverbindungs-Schnittstellen 119 sind bekannt. Im einzelnen ist in der Zeitschrift «Electonic Design Magazine» vom 7. Juni 1979 ein Aufsatz mit dem Titel «Data Communications: Part 3» von Alan J. Weissberger, S. 98-104, erschienen, in welchen eine typische Kanalschnittstellenschaltung beschrieben ist. Die in der vorgenannten Veröffentlichung beschriebene Emp-fänger-Sender-Schaltung ist eine bekannte Schaltungsanordnung, mit deren Hilfe die Datenverbindungsschnittstelle 119 verwirklicht werden kann. Die Schaltungsanordnung arbeitet in bekannter Weise, nimmt die seriellen Digital-Datensignale auf, die auf dem Nachrichtenkanal 101 erscheinen, formt diese Signale zwecks Verwendung in der Schnittstellen-Schaltungsanordnung 100 um und entnimmt ihnen ein Taktsignal. Auf entsprechende Weise werden über den Nachrichtenkanal 120 zu übertragende Signale formatiert, und die Datenverbindungs-Schnittstelle 115 liefert die Zeitsteuerung.
Warteschlangen-Umlauf
Wenn bei der vorliegenden Anlage der Lesezeiger das Ende der Warteschlange erreicht, muss er wieder auf den Anfang der Warteschlange gebracht werden, da es sich hier um eine Umlauf-Warteschlange handelt, bei der Nachrichten nach dem Prinzip verarbeitet werden, dass zuerst eingegebene Nachrichten auch zuerst ausgegeben werden. Dieser Neuanfang wird erreicht, indem die Vergleichsschaltung 109 den Inhalt des Grenzzeigerregisters 108 und den Inhalt des Lesezeigerregisters 110 vergleicht. Wenn der Inhalt dieser beiden Register identisch ist, gibt die Vergleichsschaltung 109 ein Signal auf der Ader READ=LIMIT zum Steuergerät 103. Aufgrund dieses Signals veranlasst das Steuergerät 103 den Wähler 112 über die Ader SELECTION, den Inhalt des Basiszeigerregisters 111 in das Lesezeigerregister 110 zu übertragen, das über die Ader LOADP betätigt worden ist. Dadurch wird der Lesezeiger wieder auf den Anfang der Warteschlange gebracht.
Ankommende Datennachrichtenschaltung - Fig. 2
Der ankommende Teil der Kanal-Schnittstellenschaltung 100 ist in Fig. 2 dargestellt. Er nimmt Datennachrichten vom Nachrichtenkanal 120 auf, deutet den Kopfabschnitt der Datennachricht und legt die für den Prozessor 101 bestimmten Datennachrichten im Prozessorspeicher 102 ab. DieserTeil der Schnittstellen-Schaltungsanordnung 100 wird durch das Eingangs-Zustands-Steuergerät 201 gesteuert, das -wie das Ausgangszustands-Steuergerät 103 - ein Mikroprozessor sein kann. Tatsächlich können beide Steuergeräte 201 und 103 aus gleichen Schaltungen bestehen, die mit zwei Programmen ausgestattet sind, nämlich einem für die Steuerung von ankommenden Datennachrichten und einem anderen für die Steuerung von abgehenden Datennachrichten.
Wie oben erläutert, umfasst das Datennachrichtenformat einen Kopf, der die Adresse eines Bestimmunsprozessors und eine virtuelle Kanalnummer enthält, sowie die Daten selbst. Eine typische Prozessor-zu-Prozessor-Verbindung wird entsprechend der obigen Beschreibung aufgebaut, und für die Erläuterung von Fig. 2 wird angenommen, dass die virtuellen Kanalnummern für eine Anzahl von Prozessor-zu-Prozessor-Verbindungen bereits festgelegt sind und Datenachrichten auf dem Nachrichtenkanal 120 zum Prozessor 101 übertragen werden. Bei Einleitung einer Prozessor-zu-Prozessor-Verbindung schreibt der Prozessor 101 die zugehörigen Informationen mit Bezug auf diese Verbindung in den Kanalsteuerspeicher 212 ein. Im einzelnen wird für jede auszuführende Prozessor-zu-Prozessor-Verbindung eine Lese-Schreib-Warteschlange wie die in Fig. 3 gezeigte Warteschlange erzeugt. Demgemäss kann für ein Übertragungssy656728
stem mit 32 Kanälen der Kanalsteuerspeicher 212 durch einen 32xn-Schreib-Lese-Speicher (RAM) verwirklicht werden, wobei n die Anzahl von Bits angibt, die zur Identifizierung aller Eigenschaften dieser Verbindungen erforderlich sind.
Wie oben erläutert, umfasst eine typische Lese-Schreib-Warteschlange einen Lesezeiger, einen Schreibzeiger, einen Basiszeiger und einen Grenzzeiger. Ausserdem ist für jede Verbindung zusätzliche Information erforderlich, beispielsweise eine Unterbrechungsvektor-Information, die die Adresse eines Bedienungsunterprogramms im Prozessor 101 enthält, die dann aufzurufen ist, wenn die Schnittstellen-Schaltungsanordnung 100 eine Datennachricht oder eine Anzahl n von Datennachrichten aufgenommen und im Prozessorspeicher 102 abgelegt hat. Weitere Informationen bezüglich der Kanaleigenschaften fallen unter die Überschrift «Zustand», der ein allgemeiner Ausdruck für alle Wartungs- oder Identifizierungsinformationen ist, die der Prozessor 101 der jeweiligen Prozessor-zu-Prozessor-Verbin-dung unter Benutzung dieses speziellen, virtuellen Kanals zuordnen will. Typische Zustands-Informationen sind ein Zählwert für die Anzahl der Übertragungsfehler, eine Identifizierung der Übertragungsart (Block-Übertragung, einfache Nachricht usw.) und der Zustand des Kanals, nämlich ob er für die Übertragung geöffnet oder geschlossen ist. Demgemäss erzeugt der Prozessor 101 in einem System mit 32 Kanälen 32 Lese-Schreib-Warteschlangen im Prozessorspeicher 102 und schreibt die oben angegebenen Informationen mit Bezug auf jede dieser Lese-Schreib-Warte-schlangen über einen Speicherzugriffs-Multiplexer 213 in den Kanalsteuerspeicher 212 ein. Ein Zugriff durch den Prozessor 101 zu den im Kanalsteuerspeicher 212 abgelegten Informationen erfolgt über den Datenpuffer 211, wobei der Zugriff durch das Eingangszustands-Steuergerät 201 überwacht wird.
Zur weiteren Beschreibung des ankommenden Teils der Schnittstellen-Schaltungsanordnung 100 wird zweckmässig die Aufnahme einer typischen Datennachricht vom Übertragungskanal 120 beschrieben. Wenn eine Datennachricht auf dem Nachrichtenkanal 120 erscheint, nimmt die Datenver-bindungs-Schnittstelle 119 die übertragenen Bits auf und decodiert den Kopfabschnitt der Datennachricht so weit, dass sie feststellen kann, ob der im Kopf genannte Bestimmungsprozessor der Prozessor 101 ist. Wenn die Datennachricht für den Prozessor 101 bestimmt ist, teilt die Datenverbindungs-Schnittstelle 119 dies dem Eingangszustands-Steuergerät 201 über die Ader PA mit. Das Steuergerät 201 speichert dann mittels eines Betätigungssignals auf der Ader LOADR die im Kopf enthaltene virtuelle Kanalnummer im Register 204 für virtuelle Kanalnummern ein. Das Steuergerät 201 aktiviert den Kanalsteuerspeicher 212 über die Sammelleitung ENABLE, und die im Register 204 gespeicherte Adresse wird über die Adern ADDRESS und den Speicherzugriffs-Multi-plexer 213B den Adressenadern des Kanalspeichers 212 zugeführt. Das Anlegen der virtuellen Kanalnummer an diese Adressenadern bewirkt, dass alle relevanten Informationen bezüglich dieses virtuellen Kanals, die im Kanalsteuerspeicher 212 abgelegt sind, auf die in Fig. 2 dargestellte Speichersammelleitung ausgegeben wird, die die Datenpuffer 21 1, die Multiplexer 209,210 und den Kanalsteuerspeicher 212 verbinden.
Das Eingangszustands-Steuergerät 201 durchläuft eine Folge von Operationen bei der Aufnahme der Daten von der Datenverbindungs-Schnittstelle 119 und deren Einspeicherung in den Prozessorspeicher 102. Einer der ersten Schritte hierbei ist der Vergleich der Lese- und Schreibzeiger, um -wie oben besprochen - festzustellen, ob die zugeordnete Lese-
5
5
10
15
20
25
30
35
40
45
50
55
60
65
656728
Schreib-Warteschlange voll ist. Dies wird mittels des Ein-gangszustands-Steuergerätes 201 erreicht, das die Lesezeigerund Schreibzeigerinformaiton vom Kanalsteuerspeicher 212 über den A-Multiplexer 210 bzw. den B-Multiplexer 209 zur Arithmetik-Logikeinheit 208 führt. Die Einheit 208 führt eine übliche Vergleichsoperation durch, um festzustellen, ob die Lese- und Schreibzeiger gleich sind. Wenn sie nicht gleich sind, ist noch Platz in der Warteschlange zur Aufnahme weiterer Datennachrichten vorhanden. Dieser Umstand wird durch das entsprechende Logiksignal auf der Ader COMPARE angegeben. Das Steuergerät 201 gibt - abhängig vom Signal auf der Ader COMPARE - ein DMA-Anforderungssignal auf die Ader DMA REQUEST der Prozessor-Steuersammelleitung, um einen Zugriff zu den Sammelleitungen des Prozessors anzufordern. Der Prozessor 101 gibt das Eingehen auf die Anforderung durch ein Logiksignal auf der Ader DMA GRANT an, wodurch das Steuergerät 201 veranlasst wird, den Adressenpuffer 206 über die Leitung ENABLEzu aktivieren. Dadurch wird die durch den Kanalsteuerspeicher 212 ausgegebene Lesezeigerinformation über die Arithmetik-Logikeinheit 208 und den Adressenpuffer 206 zur Adressensammelleitung des Prozessors übertragen. In der Zwischenzeit werden die von der Datenverbindungs-
Schnittstelle 119 empfangenen Daten im Datenpuffer 205 abgelegt und Byte für Byte auf die Datensammelleitung des Prozessors ausgegeben, wenn das Eingangszustands-Steuergerät 201 den Wortzähler 207 veranlasst, die im Adressen-s Speicher 206 gespeicherte Bauteiladresse weiterzuschalten. Es werden also Daten in der dem virtuellen Kanal zugeordneten Lese-Schreib-Warteschlange eingespeichert, und der Schreibzeiger wird weitergeschaltet, bis die vollständige Datennachricht in der Warteschlange abgespeichert ist. Dies wird io dadurch angezeigt, dass der Wortzähler 207 eine Anzeige Null über die Leitung ZER02 zum Steuergerät 201 zurückgibt. An diesem Punkt kehrt das Steuergerät 201 in seinen Anfangszustand zurück und wartet auf den Empfang einer weiteren Datennachricht auf dem Übertragungskanal 120. 15 Da das Eingangszustands-Steuergerät 201 ein Mikroprozessor ist, kann es ausserdem eine Anzahl von Wartungs-Unterprogrammen und/oder programmierten Unterbrechungen ausführen, um die im Zustandsteil des Kanalsteuerspeichers 212 abgelegten Daten auszunutzen, wie oben 20 beschrieben. Auf diese Weise übernimmt die Schnittstellen-Schaltungsanordnung 100 die vollständige Steuerung für den Empfang und die Aussendung von Datennachrichten auf dem Nachrichtenkanal 120.
B
4 Blatt Zeichnungen

Claims (4)

  1. 656728
    PATENTANSPRÜCHE
    1. Schnittstellen-Schaltungsanordnung zur Verbindung eines Prozessors (101) und seines zugeordneten Speichers mit einem Datennachrichten führenden Nachrichtenkanal (120), wobei die Datennachrichten einen Kopf mit einer Bestimmungsadresse und einer virtuellen Kanalnummer besitzen und der Prozessor Daten-, Adressen- und Steuersammelleitungen aufweist, dadurch gekennzeichnet, dass die Schnittstellen-Schaltungsanordnung (100) Schnittstellenschaltungen (1 19,204,205) aufweist, die mit dem Nachrichtenkanal ( 120) verbunden sind und unter Ansprechen auf eine auf dem Kanal erscheinende Nachricht die Bestimmungsadresse decodieren und die virtuelle Kanalnummer ausgeben, wenn der Prozessor (101) die angegebene Bestimmungsstelle der Datennachricht ist, ferner einen mit den Schnittstellenschaltungen (119,204,205) verbundenen Kanalsteuerspeicher und -multiplexer (212,213) aufweist, der unter Ansprechen auf die Schnittstellenschaltungen (119, 204,205) die virtuelle Kanalnummer ausgibt, um sie in eine eine Speicherstelle im Prozessorspeicher (102) identifizierende Bauteiladresse zu übersetzen, und Pufferschaltungen (206) aufweist, die mit dem Kanalsteuerspeicher und -multiplexer (212,213) sowie der Prozessor-Adressensammelleitung verbunden sind und unter Ansprechen auf die Bauteiladresse auf der Prozessor-Adressensammelleitung die identifizierte Speicherstelle im Prozessorspeicher (102) aktivieren, und dass die Schnittstellenschaltungen (119,204,205) mit der Prozessor-Datensammelleitung verbunden sind und bei Empfang der Datennachricht deren Datenteil direkt in der aktivierten Speicherstelle ablegen.
  2. 2. Schnittstellen-Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass der Kanalsteuerspeicher und -multiplexer (212,213) zusätzlich auf die virtuelle Kanalnummer anspricht und gespeicherte Warteschlangendaten ausgibt, und dass die Schnittstellen-Schaltungsanordnung (100) ferner Vergleichsschaltungen (208 bis 210) aufweist, die den Kanalsteuerspeicherund-multiplexer (212,213) mit den Pufferschaltungen (206) verbinden und unter Ansprechen auf die Warteschlangendaten die Bauteiladresse an die Pufferschaltungen (206) geben, wenn die Warteschlangendaten anzeigen, das's ausreichender Platz im Prozessorspeicher
    ( 102) zur Aufnahme der Datennachricht verfügbar ist.
  3. 3. Schnittstellen-Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, dass sie Eingangssteuerschaltungen (201,207) aufweist, die mit den Pufferschaltungen (206) und den Schnittstellenschaltungen (119,204,205) verbunden sind und unter Ansprechen auf den Empfang der Datennachricht die in den Pufferschaltungen (206) gespeicherte Bauteiladresse synchron mit dem Empfang der Datennachricht weiterschalten.
  4. 4. Schnittstellen-Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, dass die Eingangssteuerschaltungen (201,207) ein Eingangs-Wortzählregister (207) enthalten, das unter Ansprechen auf den Empfang der Datennachricht eine Wortende-Anzeige erzeugt, wenn die gesamte Datennachricht durch die Schnittstellenschaltungen (119, 204,205) empfangen worden ist.
CH3803/82A 1981-06-22 1982-06-21 Schnittstellenschaltungsanordnung zur verbindung eines prozessors mit einem nachrichtenkanal. CH656728A5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/276,060 US4419728A (en) 1981-06-22 1981-06-22 Channel interface circuit providing virtual channel number translation and direct memory access

Publications (1)

Publication Number Publication Date
CH656728A5 true CH656728A5 (de) 1986-07-15

Family

ID=23054978

Family Applications (1)

Application Number Title Priority Date Filing Date
CH3803/82A CH656728A5 (de) 1981-06-22 1982-06-21 Schnittstellenschaltungsanordnung zur verbindung eines prozessors mit einem nachrichtenkanal.

Country Status (12)

Country Link
US (1) US4419728A (de)
JP (1) JPS5810235A (de)
AU (1) AU543960B2 (de)
BE (1) BE893586A (de)
CA (1) CA1171931A (de)
CH (1) CH656728A5 (de)
DE (1) DE3222389A1 (de)
FR (1) FR2508200B1 (de)
GB (1) GB2101374B (de)
IT (1) IT1152978B (de)
NL (1) NL8202506A (de)
SE (1) SE447763B (de)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4482951A (en) * 1981-11-12 1984-11-13 Hughes Aircraft Company Direct memory access method for use with a multiplexed data bus
US4685125A (en) * 1982-06-28 1987-08-04 American Telephone And Telegraph Company Computer system with tasking
DE3241402A1 (de) * 1982-11-09 1984-05-10 Siemens AG, 1000 Berlin und 8000 München Verfahren zum steuern des datentransfers zwischen einem datensender und einem datenempfaenger ueber einen bus mit hilfe einer am bus angeschlossenen steuereinrichtung
JPS6228538U (de) * 1985-08-03 1987-02-20
US5109501A (en) * 1986-10-13 1992-04-28 Matsushita Electric Industrial Co., Ltd. Data transfer apparatus having a transferable data counter
US4890254A (en) * 1987-03-11 1989-12-26 Aristacom International, Inc. Clock disabling circuit
US4882727A (en) * 1987-03-11 1989-11-21 Aristacom International, Inc. Adaptive digital network interface
US4958342A (en) * 1987-03-11 1990-09-18 Aristacom International, Inc. Adaptive digital network interface
JPH01502711A (ja) * 1987-03-17 1989-09-14 カントニ・アントニオ デジタル通信リンクにおけるジッタ制御
US5241661A (en) * 1987-03-27 1993-08-31 International Business Machines Corporation DMA access arbitration device in which CPU can arbitrate on behalf of attachment having no arbiter
US4858117A (en) * 1987-08-07 1989-08-15 Bull Hn Information Systems Inc. Apparatus and method for preventing computer access by unauthorized personnel
JPH0235551A (ja) * 1988-07-26 1990-02-06 Toshiba Corp チャネル装置におけるアドレス変換方式
US5123092A (en) * 1988-10-21 1992-06-16 Zenith Data Systems Corporation External expansion bus interface
GB8915136D0 (en) * 1989-06-30 1989-08-23 Inmos Ltd Method for controlling communication between computers
JPH0687569B2 (ja) * 1989-09-28 1994-11-02 アメリカン テレフォン アンド テレグラフ カムパニー 端末アダプタおよびデータ伝送方法
AU624274B2 (en) * 1989-11-20 1992-06-04 Digital Equipment Corporation Data format for packets of information
DE69218644T2 (de) * 1991-01-30 1997-09-11 Canon Kk Kontrollverfahren und Vorrichtung der Verbindung zwischen Mikrocomputer(n) und einem Zentralrechner
US5206935A (en) * 1991-03-26 1993-04-27 Sinks Rod G Apparatus and method for fast i/o data transfer in an intelligent cell
US5335329A (en) * 1991-07-18 1994-08-02 Texas Microsystems, Inc. Apparatus for providing DMA functionality to devices located in a bus expansion chassis
US5657471A (en) * 1992-04-16 1997-08-12 Digital Equipment Corporation Dual addressing arrangement for a communications interface architecture
US5386524A (en) * 1992-04-16 1995-01-31 Digital Equipment Corporation System for accessing information in a data processing system
US5386514A (en) * 1992-04-16 1995-01-31 Digital Equipment Corporation Queue apparatus and mechanics for a communications interface architecture
US5261056A (en) * 1992-06-01 1993-11-09 The United States Of America As Represented By The Secretary Of The Air Force N-port wide bandwidth cross-link register
US5475860A (en) * 1992-06-15 1995-12-12 Stratus Computer, Inc. Input/output control system and method for direct memory transfer according to location addresses provided by the source unit and destination addresses provided by the destination unit
US5367661A (en) * 1992-11-19 1994-11-22 International Business Machines Corporation Technique for controlling channel operations in a host computer by updating signals defining a dynamically alterable channel program
US5509006A (en) * 1994-04-18 1996-04-16 Cisco Systems Incorporated Apparatus and method for switching packets using tree memory
US5519704A (en) * 1994-04-21 1996-05-21 Cisco Systems, Inc. Reliable transport protocol for internetwork routing
US5867666A (en) * 1994-12-29 1999-02-02 Cisco Systems, Inc. Virtual interfaces with dynamic binding
US6097718A (en) 1996-01-02 2000-08-01 Cisco Technology, Inc. Snapshot routing with route aging
US6147996A (en) 1995-08-04 2000-11-14 Cisco Technology, Inc. Pipelined multiple issue packet switch
US7246148B1 (en) 1995-09-29 2007-07-17 Cisco Technology, Inc. Enhanced network services using a subnetwork of communicating processors
US6182224B1 (en) 1995-09-29 2001-01-30 Cisco Systems, Inc. Enhanced network services using a subnetwork of communicating processors
US6917966B1 (en) 1995-09-29 2005-07-12 Cisco Technology, Inc. Enhanced network services using a subnetwork of communicating processors
US5684800A (en) * 1995-11-15 1997-11-04 Cabletron Systems, Inc. Method for establishing restricted broadcast groups in a switched network
US6091725A (en) 1995-12-29 2000-07-18 Cisco Systems, Inc. Method for traffic management, traffic prioritization, access control, and packet forwarding in a datagram computer network
US6035105A (en) * 1996-01-02 2000-03-07 Cisco Technology, Inc. Multiple VLAN architecture system
US5659798A (en) * 1996-02-02 1997-08-19 Blumrich; Matthias Augustin Method and system for initiating and loading DMA controller registers by using user-level programs
US6243667B1 (en) 1996-05-28 2001-06-05 Cisco Systems, Inc. Network flow switching and flow data export
US6308148B1 (en) 1996-05-28 2001-10-23 Cisco Technology, Inc. Network flow data export
US6212182B1 (en) 1996-06-27 2001-04-03 Cisco Technology, Inc. Combined unicast and multicast scheduling
US6434120B1 (en) 1998-08-25 2002-08-13 Cisco Technology, Inc. Autosensing LMI protocols in frame relay networks
US6304546B1 (en) 1996-12-19 2001-10-16 Cisco Technology, Inc. End-to-end bidirectional keep-alive using virtual circuits
US6122272A (en) * 1997-05-23 2000-09-19 Cisco Technology, Inc. Call size feedback on PNNI operation
US6356530B1 (en) 1997-05-23 2002-03-12 Cisco Technology, Inc. Next hop selection in ATM networks
US6862284B1 (en) 1997-06-17 2005-03-01 Cisco Technology, Inc. Format for automatic generation of unique ATM addresses used for PNNI
US6078590A (en) 1997-07-14 2000-06-20 Cisco Technology, Inc. Hierarchical routing knowledge for multicast packet routing
US6397316B2 (en) 1997-07-24 2002-05-28 Intel Corporation System for reducing bus overhead for communication with a network interface
US6212183B1 (en) 1997-08-22 2001-04-03 Cisco Technology, Inc. Multiple parallel packet routing lookup
US6512766B2 (en) 1997-08-22 2003-01-28 Cisco Systems, Inc. Enhanced internet packet routing lookup
US6157641A (en) * 1997-08-22 2000-12-05 Cisco Technology, Inc. Multiprotocol packet recognition and switching
US6343072B1 (en) 1997-10-01 2002-01-29 Cisco Technology, Inc. Single-chip architecture for shared-memory router
US7570583B2 (en) 1997-12-05 2009-08-04 Cisco Technology, Inc. Extending SONET/SDH automatic protection switching
US6111877A (en) * 1997-12-31 2000-08-29 Cisco Technology, Inc. Load sharing across flows
US6424649B1 (en) 1997-12-31 2002-07-23 Cisco Technology, Inc. Synchronous pipelined switch using serial transmission
US6853638B2 (en) 1998-04-01 2005-02-08 Cisco Technology, Inc. Route/service processor scalability via flow-based distribution of traffic
US6920112B1 (en) 1998-06-29 2005-07-19 Cisco Technology, Inc. Sampling packets for network monitoring
US6370121B1 (en) 1998-06-29 2002-04-09 Cisco Technology, Inc. Method and system for shortcut trunking of LAN bridges
US6377577B1 (en) 1998-06-30 2002-04-23 Cisco Technology, Inc. Access control list processing in hardware
US6308219B1 (en) 1998-07-31 2001-10-23 Cisco Technology, Inc. Routing table lookup implemented using M-trie having nodes duplicated in multiple memory banks
US6182147B1 (en) 1998-07-31 2001-01-30 Cisco Technology, Inc. Multicast group routing using unidirectional links
US6101115A (en) * 1998-08-07 2000-08-08 Cisco Technology, Inc. CAM match line precharge
US6389506B1 (en) 1998-08-07 2002-05-14 Cisco Technology, Inc. Block mask ternary cam
US6771642B1 (en) 1999-01-08 2004-08-03 Cisco Technology, Inc. Method and apparatus for scheduling packets in a packet switch
US7065762B1 (en) 1999-03-22 2006-06-20 Cisco Technology, Inc. Method, apparatus and computer program product for borrowed-virtual-time scheduling
US6757791B1 (en) 1999-03-30 2004-06-29 Cisco Technology, Inc. Method and apparatus for reordering packet data units in storage queues for reading and writing memory
US6603772B1 (en) 1999-03-31 2003-08-05 Cisco Technology, Inc. Multicast routing with multicast virtual output queues and shortest queue first allocation
US6760331B1 (en) 1999-03-31 2004-07-06 Cisco Technology, Inc. Multicast routing with nearest queue first allocation and dynamic and static vector quantization
US6862689B2 (en) 2001-04-12 2005-03-01 Stratus Technologies Bermuda Ltd. Method and apparatus for managing session information
US6802022B1 (en) 2000-04-14 2004-10-05 Stratus Technologies Bermuda Ltd. Maintenance of consistent, redundant mass storage images
EP1221647A1 (de) * 2001-01-04 2002-07-10 Lucent Technologies Inc. Virtuelle Insertion von Zellen von einer sekundären Quelle zu einem FIFO
US6766413B2 (en) 2001-03-01 2004-07-20 Stratus Technologies Bermuda Ltd. Systems and methods for caching with file-level granularity
US6874102B2 (en) 2001-03-05 2005-03-29 Stratus Technologies Bermuda Ltd. Coordinated recalibration of high bandwidth memories in a multiprocessor computer
US7076543B1 (en) 2002-02-13 2006-07-11 Cisco Technology, Inc. Method and apparatus for collecting, aggregating and monitoring network management information
GB2409302B (en) * 2003-12-18 2006-11-22 Advanced Risc Mach Ltd Data communication mechanism
US9344766B2 (en) 2014-04-23 2016-05-17 Sony Corporation User assigned channel numbering for content from multiple input source types
EP3413532A1 (de) * 2017-06-07 2018-12-12 Hewlett-Packard Development Company, L.P. Überwachung von steuerungsflussintegrität

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3588831A (en) * 1968-11-13 1971-06-28 Honeywell Inf Systems Input/output controller for independently supervising a plurality of operations in response to a single command
US4075691A (en) * 1975-11-06 1978-02-21 Bunker Ramo Corporation Communication control unit
US4093981A (en) * 1976-01-28 1978-06-06 Burroughs Corporation Data communications preprocessor
JPS533029A (en) * 1976-06-30 1978-01-12 Toshiba Corp Electronic computer
US4228496A (en) * 1976-09-07 1980-10-14 Tandem Computers Incorporated Multiprocessor system
US4092715A (en) * 1976-09-22 1978-05-30 Honeywell Information Systems Inc. Input-output unit having extended addressing capability
GB1574468A (en) * 1976-09-30 1980-09-10 Burroughs Corp Input-output subsystem in a digital data processing system
US4133030A (en) * 1977-01-19 1979-01-02 Honeywell Information Systems Inc. Control system providing for the transfer of data in a communications processing system employing channel dedicated control blocks
US4156907A (en) * 1977-03-02 1979-05-29 Burroughs Corporation Data communications subsystem
US4155119A (en) * 1977-09-21 1979-05-15 Sperry Rand Corporation Method for providing virtual addressing for externally specified addressed input/output operations
US4225919A (en) * 1978-06-30 1980-09-30 Motorola, Inc. Advanced data link controller

Also Published As

Publication number Publication date
IT1152978B (it) 1987-01-14
AU543960B2 (en) 1985-05-09
FR2508200A1 (fr) 1982-12-24
AU8506382A (en) 1983-01-06
JPS5810235A (ja) 1983-01-20
JPS616421B2 (de) 1986-02-26
US4419728A (en) 1983-12-06
SE8203621L (sv) 1982-12-23
DE3222389A1 (de) 1982-12-30
CA1171931A (en) 1984-07-31
FR2508200B1 (fr) 1989-03-03
GB2101374A (en) 1983-01-12
BE893586A (fr) 1982-10-18
DE3222389C2 (de) 1989-07-20
NL8202506A (nl) 1983-01-17
IT8221969A0 (it) 1982-06-21
SE447763B (sv) 1986-12-08
GB2101374B (en) 1985-04-11

Similar Documents

Publication Publication Date Title
DE3222389C2 (de)
DE3586260T2 (de) Mikroprozessorsystem.
DE2829550C2 (de)
DE69229716T2 (de) Schaltungsarchitektur zum mehrkanaligen DMA-Betrieb
DE69032862T2 (de) Intelligenter Ein-/Ausgabeprozessor und Datenverarbeitungssystem
DE3685876T2 (de) Meister-sklave-mikroprozessorsystem mit einem virtuellen speicher.
DE4121446C2 (de) Terminal-Server-Architektur
DE69520886T2 (de) System und verfahren zur verarbeitung von signaldaten und kommunikationssystem mit system zur verarbeitung von signaldaten
EP0006164B1 (de) Multiprozessorsystem mit gemeinsam benutzbaren Speichern
DE69230656T2 (de) Universelle Koppeleinrichtung zwischen einem Rechnerbus und einer Steuereinheit einer Gruppe von Periphergeräten
DE2719247B2 (de) Datenverarbeitungssystem
DE68927795T2 (de) Übertragungssystem mit einem gemeinsamen Speicher
DE68926954T2 (de) Schnittstelle zwischen einer Systemsteuereinheit und einer Dienst-Processoreinheit in einem Digitalrechner
DE3642324A1 (de) Multiprozessoranlage mit prozessor-zugriffssteuerung
DE69119149T2 (de) Struktur zur direkten Speicher-zu-Speicher-Übertragung
DE2718551C3 (de) Adressenumsetzer
DE3046912C2 (de) Schaltungsanordnung zum selektiven Löschen von Cachespeichern in einer Multiprozessor-Datenverarbeitungsanlage
DE69033412T2 (de) Datenübertragungssteuervorrichtung für Parallelverarbeitungssysteme
DE2813080A1 (de) Einrichtung zur speicheradressierung
DE2363846A1 (de) Verfahren zum steuern des transfers von daten zwischen einem speicher und einem oder mehreren peripheren geraeten und nach diesem verfahren arbeitende datenverarbeitungsanlage
EP0185260A2 (de) Schnittstelle für direkten Nachrichtenaustausch
DE4135031C2 (de) Eingabe/Ausgabe-Einrichtung und Verfahren zum Betreiben einer Eingabe/Ausgabe-Einrichtung
DE3780813T2 (de) Datenuebertragungsschaltung.
DE3247083A1 (de) Mehrprozessorsystem
DE69213413T2 (de) Zwischenprozessor-Kommunikationsystem und Verfahren für Mehrprozessorschaltkreis

Legal Events

Date Code Title Description
PL Patent ceased