CH657230A5 - Halbleitergleichrichtereinrichtung. - Google Patents

Halbleitergleichrichtereinrichtung. Download PDF

Info

Publication number
CH657230A5
CH657230A5 CH7616/81A CH761681A CH657230A5 CH 657230 A5 CH657230 A5 CH 657230A5 CH 7616/81 A CH7616/81 A CH 7616/81A CH 761681 A CH761681 A CH 761681A CH 657230 A5 CH657230 A5 CH 657230A5
Authority
CH
Switzerland
Prior art keywords
island
layer
conductivity type
electrically conductive
islands
Prior art date
Application number
CH7616/81A
Other languages
English (en)
Inventor
Bantval Jayant Baliga
Original Assignee
Gen Electric
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gen Electric filed Critical Gen Electric
Publication of CH657230A5 publication Critical patent/CH657230A5/de

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes

Landscapes

  • Thyristors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

Die Erfindung betrifft eine Halbleitergleichrichtereinrichtung gemäss dem Oberbegriff des ersten Patentanspruches.
Für Leistungsschalteranwendungen, wie beispielsweise in elektrischen Anordnungen, wie es z.B. Motorantriebe und Stromversorgungseinrichtungen niedriger bis mittlerer Frequenz (0 bis 2000 Hz) sind, sind hohe Geschwindigkeit und niedrige Verlustleistung bei hohem Strom und hohen Spannungsniveaus wünschenswert. Einrichtungen nach dem Stand der Technik mit drei Anschlüssen, die dazu benutzt werden können, eine an eine Last abgegebene Leistung zu steuern, umfassen MOS-Feldef-fekttransistoren und torgesteuerte MOS-Thyristoren. Leistungs-MOS-Feldeffekttransistoren gemäss dem Stand der Technik umfassen solche, wie sie in der am 7. Februar 1978 herausgegebenen US-Patentschrift 4 072 975 von Ishitani und in der am 20. März 1979 herausgegebenen US-Patentschrift 4 145 703 von Blanchard beschrieben sind. Typische Querschnitte von Lei-stungs-MOS-FET-Einrichtungen sind schematisch in den Fig. 1 und 2 dargestellt, und ihre Betriebskenndaten sind in Fig. 3 veranschaulicht. Diese Einrichtungen sind entweder unter Anwendung von Planardiffusionstechniken zur Ausbildung eines DMOS-Aufbaus 20, wie er in Fig. 1 gezeigt ist, oder durch Ätzen von V-Nuten zur Ausbildung eines VMOS-Aufbaus 21, wie er in Fig. 2 gezeigt ist, hergestellt worden. In jedem Falle blockieren die Verbindunen 22, 23 zwischen den P-Basisberei-chen 24, 25 und den N-Driftbereichen 26, 27 in Fig. 1 bzw. 2 beim Anlegen von positiven Spannungen am Drainanschluss den Stromfluss zwischen den Drainanschlüssen 28, 29 und den Sourceanschlüssen 30, 31 bei Nichtvorhandensein von Torvorspannungen. Das Anlegen einer genügend grossen positiven Torvorspannung mit Bezug auf den Sourceanschluss führt zur Bildung einer Inversionsschicht 32, 33 vom n-Typ in den jeweiligen p-Basisbereichen unter den Torelektroden 34 bzw. 35. Diese Inversionsschicht ermöglicht eine Leitung des elektrischen Stroms von dem Drainanschluss zum Sourceanschluss, wodurch die in Fig. 3 gezeigten Vorwärtsleitungskenndaten hervorgebracht werden. Eine Erhöhung der Torvorspannung, d.h. von Vgi bis zu G5> führt zu einer Erhöhung der Leitfähigkeit der Inversionsschicht und ermöglichst infolgedessen das Fliessen eines höheren Drainstroms ISds- Wenn negative Spannungen an den s Drainanschluss angelegt sind, dann leitet die Einrichtung Strom wie eine vorwärts vorgespannte Diode mit p-n-Übergangszone und kann den Stromfluss nicht sperren. Infolgedessen werden die Einrichtungen nur mit an den Drainanschluss angelegten positiven Spannungen betrieben.
io In MOSFET-Einrichtungen findet nur ein Majoritätsträger-(Elektronen)-Stromfluss zwischem dem Drain und Sourceanschluss statt. Dieser Stromfluss wird infolgedessen durch die Konzentration der Majoritätsträger (hier der Elektronen) in den Kanal- und Driftbereichen, welche deren Widerstand bestimmt, 15 beschränkt. Bei Einrichtungen, die für einen Betrieb bei mehr als 100 V ausgelegt sind, wird der Widerstand des Driftbereichs gross, weil die Majoritätsträgerkonzentration im Driftbereich klein sein muss, und die Breite W des Driftbereichs muss gross sein, damit diese die Sperrspannungen der Einrichtung aushält. 20 Aufgrund des hohen Widerstands des Driftbereichs müssen Hochspannungs-MOSFET-Einrichtungen bei niedrigen Stromdichten betrieben werden, damit sich niedrige Vorwärtsspan-nungsabfälle ergeben. Eine typische Betriebsstromdichte ist etwa 50 A/cm2 bei einem Vorwärtsspannungsabfall von 1,5 V bei 25 einer Einrichtung, die in der Lage ist, bis zu 600 V zu sperren.
Trotz dieses Nachteils eines hohen Durchlasswiderstands haben Leistungs-MOS-Feldeffekttransistoren den Vorteil, dass sie niedrigere Torsteuerleistungsniveaus erfordern als bipolare Transistoren, da das Torspannungssignal über einen isolieren-30 den Film angelegt wird. In diesen Einrichtungen kann der Drainstrom auch dadurch abgeschaltet werden, dass man die Torspannung bis auf das Sourcepotential absenkt. Dieses Abschalten mittels des Tors oder Gitters kann mit einer höheren Stromverstärkung als bei bipolaren Transistoren erzielt werden. 35 Die andere Art der eingangs genannten bestehenden Einrichtungen ist der steuerbare MOS-Thyristor. Typische Einrichtungen dieser Art sind in der am 12. Juni 1974 veröffentlichten britischen Patentschrift 1 356 670, in der am 14. August 1973 herausgegebenen US-Patentschrift 3 753 055 von Yamashita et al. 40 und in der am 20. August 1974 herausgegebenen US-Patentschrift 3 831 187 von Neilson beschrieben. Ein torgesteuerter MOS-Thyristor ist ein pnpn-Thyristoraufbau, wie er schematisch in den Fig. 4 und 5 gezeigt ist und in dem ein regeneratives Einschalten durch Anlegen einer Spannung an ein MOS-Tor 45 eingeleitet werden kann. In der Einrichtung 40 der Fig. 4 ist das MOS-Tor auf einer Oberfläche 41 ausgebildet, die sich von der N+ Kathode 42 durch die P-Basis 43 in einen kleinen Teil der N-Basis 44 erstreckt. In der Einrichtung 50 der Fig. 5 ist das MOS-Tor auf einer Oberfläche 51 ausgebildet, die sich entlang so einer V-Nut 52 von der N + Kathode 53 durch die P-Basis-schicht 54 in die N-Basis 55 erstreckt. Diese Einrichtungen sperren bei Nichtvorhandensein der Gittervorspannung einen Stromfluss, wenn entweder eine positive oder eine negative Spannung an ihre jeweilige Anode 45, 56 angelegt ist. Jedoch 55 können die Einrichtungen bei positiven Anodenspannungen in den leitfähigen Betriebszustand getriggert werden, indem eine geeignete positive Spannung auf das jeweilige Tor 46, 57 gegeben wird. Wenn eine positive Torspannung angelegt wird, dann erzeugt das elektrische Feld über den Toroxidschichten 47, 58 60 eine Verarmung an Trägern in der p-Basis unter der Torelektrode. Infolgedessen erstreckt sich die Verarmungs- bzw. Sperrschicht in der p-Basis dichter an den N + Kathodenbereich unter dem Tor. Dadurch wird die Dicke des nichtverarmten p-Ba-sisbereichs des oberen NPN-Transistors unter der Torelektrode 65 vermindert und auf diese Weise dessen Stromverstärker erhöht. Es ist an sich bekannt, dass ein pnpn-Thyristoraufbau von einem Stromsperrzustand in einen Stromleitungszustand umschaltet, wenn die Summe der Stromverstärkungen der NPN- und
657 230
4
des PNP-Transistoren, nämlich <Xnpn bzw. apNP, Eins überschreitet. In dem torgesteuerten MOS-Thyristor nimmt, wenn die Tor Vorspannung erhöht wird, die Verstärkung des oberen NPN-Transistors zu, bis (Xnpn + otpNp Eins überschreitet. An dieser Stelle muss eine starke Ladungsträgerinjektion von der N + Kathhode in die p-Basis auftreten, damit die Einrichtung in den Durchlasszustand schaltet. Das erfordert es, dass die N + P-Übergangszone um mehr als 0,5 V vorwärts vorgespannt wird. Wenn das einmal stattfindet, schaltet die Einrichtung in den leitenden Zustand um, und ein Wegnehmen der Tor Vorspannung bewirkt nicht, dass die Einrichtung in den Sperrzustand zurückkehrt, und zwar wegen der selbstunterhaltenden regenerativen Wirkung, die dem pnpn-Thyristoraufbau eigen ist. Infolgedessen haben die Einrichtungen den Vorteil, dass sie nur eine niedrige Steuerleistung zum Einschalten des Thyristors über das MOS-Tor erfordern, jedoch besitzen sie nicht die Fähigkeit des Abschaltens durch das Gitter. Infolgedessen muss eine solche Einrichtung durch Umkehr der Anodenpolarität in den Sperrzustand zurückgebracht werden. Die Kenndaten der torgesteuerten MOS-Thyristoren sind in Fig. 6 gezeigt, woraus zu entnehmen ist, dass diese Einrichtungen eine negative Widerstandscharakteristik besitzen.
Aufgabe der vorliegenden Erfindung ist die Schaffung einer Halbleitergleichrichtereinrichtung, die sowohl eine Vorwärtsais auch eine Rückwärtssperrfähigkeit und einen niedrigen Vor-wärtsspannungsabfall hat, der mit einer kleinen Torspannung mit sehr niedrigem Strom ein- und ausgeschaltet werden kann und daher nur einen geringen Leistungsbedarf hat. Ferner soll die Einrichtung eine sehr hohe Torabschaltverstärkung, eine hohe di/dt-Fähigkeit und eine hohe dV/dt-Fähigkeit haben. Ausserdem soll die Einrichtung ohne Beschädigung bei erhöhten Temperatur- und Strahlungsniveaus arbeiten können.
Diese Aufgabe ist erfindungsgemäss mit den Merkmalen im Kennzeichnungsteil des ersten Patentanspruches gelöst.
Die vorstehenden sowie weitere Vorteile und Merkmale der Erfindung seien nachfolgend unter Bezugnahme auf die Figuren der Zeichnung, in denen gleichartige Elemente mit den gleichen Bezugszeichen versehen sind, näher erläutert; es zeigen:
Fig. 1 und 2 schematische Teilquerschnittansichten von torgesteuerten Leistungs-MOS-Feldeffekttransistoren;
Fig. 3 eine graphische Darstellung der Einrichtungskenndaten der in den Fig. 1 und 2 schematisch dargestellten Transistoren;
Fig. 4 und 5 schematische Teilquerschnittsansichten von torgesteuerten MOS-Thyristoren;
Fig. 6 eine graphische Darstellung von typischen Einrichtungskenndaten der in den Fig. 4 und 5 dargestellten Thyristoren;
Fig. 7 eine perspektivische schematische Teilquerschnittsansicht eines torgesteuerten Gleichrichters gemäss der vorliegenden Erfindung;
Fig. 8 bis 13 schematische Teilquerschnittsansichten von alternativen Ausführungsformen des torgesteuerten Gleichrichters gemäss der vorliegenden Erfindung;
Fig. 14 eine graphische Darstellung der Einrichtungskenndaten des torgesteuerten Gleichrichters nach der vorliegenden Erfindung; und
Fig. 15 eine graphische Vergleichsdarstellung von typischen Schaltwellenformen der Einrichtungen nach dem Stand der Technik und des torgesteuerten Gleichrichters nach der vorliegenden Erfindung.
Eine Form des grundsätzlichen Aufbaus einer Einrichtung nach der vorliegenden Erfindung ist in Fig. 7 veranschaulicht. Die Einrichtung 60 weist einen Körper 61 aus Halbleitermaterial, beispielsweise Silicium, auf, in dem eine erste Schicht 62 einer vorbestimmten Leitfähigkeitsart, nämlich P in Fig. 7, und ein Basisbereich 63 von entgegengesetzter Leitfähigkeit, nämlich N in Fig. 7, enthalten ist. Die erste Schicht 62 kann durch
Diffusion in den Körper hergestellt werden, so dass der Anoden-Basis-Aufbau der Einrichtung erzeugt wird, oder ein Körper der gewünschten Leitfähigkeitsart kann mit einer epitaxial darauf gewachsenen Schicht versehen sein, so dass die Zweischichtkombination entsteht. Eine Mehrzahl von Inseln 64, vorliegend von P-Leitfähigkeitsart, wird durch Diffusion oder eine andere geeignete Technik innerhalb der Schicht 63 im Abstand voneinander und angrenzend an die freie Oberfläche 65 des Körpers 61 erzeugt. Benachbart einer Insel 64 wird eine N+ Insel 66 innerhalb der Basisschicht 63 ausgebildet. Typische Dotierungsniveaus für die Schicht 63 vom N-Typ liegen im Bereich von 10° bis 1016 cm"3 Träger des N-Typs; für die Anodenschicht 62 vom P-Typ liegen die typischen Dotierungskonzentrationen im Bereich von IO18 bis IO20 cm"3 Träger des P-Typs; für die Inseln 64 vom P-Typ sind typische Dotierungskonzentrationen IO10 bis 1018 cm"3; und für die N+ Inseln 66 sind typische Dotierungskonzentrationen IO18 bis IO20 cm"3. Eine Schicht 67 aus dielektrischem Material wird über einem Teil der freien Oberfläche 65, welcher einen Teil der äusseren Oberfläche von benachbarten Inseln 64 und den Bereich der Basisschicht 63, der die benachbarten Inseln 64 trennt, und zwar einschliesslich der Inseln 66, umfasst, ausgebildet. Ein Kontakt 68, 69 aus leitendem Material, wie z.B. aus Aluminium oder leitendem polykristallinem Silicium, wird über der dielektrischen Schicht 67 ausgebildet, wobei jeder Kontakt einen Teil einer Insel 64 und einen Teil der Basisschicht 63 benachbart der Insel 64 überlappt, um als Torelektrode zu dienen. Eine Schicht 70 aus leitendem Material, wie beispielsweise Aluminium oder leitfähigem polykristallinem Silicium, wird über der Mitte jeder der Inseln 64 abgelagert, so dass ein ohm'scher Kontakt damit ausgebildet wird. Auf der Oberfläche 71 des Körpers 61 wird eine Schicht 72 aus leitfähigem Material, wie beispielsweise Aluminium oder leitfähigem polykristallinem Silicium, zur Ausbildung eines ohm'schen Kontakts mit der Schicht 62 abgelagert. Obwohl in Fig. 7 als oberes Oberflächenmuster der leitfähigen Kontakte 68, 69 und 70 Streifen dargestellt sind, ist es für den Fachmann ohne weiteres erkennbar, dass viele sich wiederholende geometrische Kontaktmuster angewandt werden können, wie beispielsweise schmale Kontakt-Anschlussfelder, die in engem Abstand voneinander auf der Oberfläche angeordnet sind. Die Einrichtung ist in hohem Masse ineinandergreifend, d.h., die Breite der einzelnen Streifen ist klein und die Gesamtzahl der Streifen gross. Das Muster wiederholt sich in der Seitenrichtung, so dass es die gesamte Halbleitereinrichtung bedeckt. Jeder der leitfähigen Kontakte erstreckt sich auf einem seitlichen Rand der Einrichtung, wo bzw. wobei die Kontakte 68, 69 mit einer elektrischen Potentialquelle verbunden sind, während die Kontakte 70 mit einer elektrischen Potentialquelle verbunden sind, die eine unterschiedliche Polarität gegenüber der Potentialquelle hat, die mit den Kontakten 68, 69 verbunden ist, und der Kontakt 72 ist mit einer elektrischen Potentialquelle verbunden, deren Polarität sich von derjenigen der mit den Kontakten 70 verbundenen Potentialquelle unterscheidet.
Die in Fig. 7 gezeigte Einrichtung weist die in Fig. 14 dargestellten Betriebskenndaten auf und arbeitet in der nachfolgend beschriebenen Weise. Wenn der Kontakt 70 auf Massepotential ist und keine Vorspannung an der Torelektrode 68 anliegt, führen negative Spannungen, die am Kontakt 72 angelelgt sind, zu keinem Stromfluss, weil die Übergangszone 73 in Rückwärtsrichtung vorgespannt ist. Das ergibt die Fähigkeit des Sperrens in Rückwärtsrichtung. Wenn keine Vorspannung an die Torelektrode 68 angelegt ist, führt eine an den Kontakt 72 angelegte positive Spannung wiederum dazu, dass kein Stromfluss stattfindet, weil die Übergangszone 74 in Rückwärtsrichtung vorgespannt ist. Das ergibt die Fähigkeit der Sperrung in Vorwärtsrichtung wie auch eine gewünschte Charakteristik einer normalerweise ausgeschalteten bzw. gesperrten Einrichtung. Wenn jedoch eine positive Vorspannung an der Torelektrode 68
5
10
15
20
25
30
35
40
45
50
55
60
65
5
657 230
anliegt, kann eine Inversionsschicht, die sich von dem ohm-schen Kontakt 70 zu der N-Basis 63 erstreckt, unter dem Tor in der p-Basis im Bereich 78 der Insel 64 unmittelbar unter der Isolationsschicht 67 ausgebildet werden, und eine N-Anreiche-rungsschicht von Ladungsträgern kann in dem Bereich 79 der N-Basis 63 ausgebildet werden. Die Inversionsschicht vom N-Typ, die sich nun im Bereich 78 der P-Insel 64 befindet, und die Anreicherungsschicht im Bereich 79 der N-Basis verbinden nun den ohm'schen Kontakt 70 mit der N + Insel 66 in der Mitte der Einrichtung. Eine an den Kontakt 72 angelegte positive Vorspannung führt nun zu einem Stromfluss von der P +
Schicht 62, die als eine Anode funktioniert, zu der N + Insel 66 und dann über die Anreicherungsschicht 79 vom N-Typ und die Inversionsschicht 78 vom N-Typ zu dem Kontakt 70, der als eine Kathode funktioniert. Der Weg von der Schicht 62 zu der N + Insel 66 funktioniert analog zu einer p-i-n-Diode, die bei 80 in Fig. 7 dargestellt ist, und der Feldeffektsteuerbereich ist bei 81 umrandet. Die Leitfähigkeit des Stromwegs durch die N-Basis 63 zwischen der P + Schicht 62 und der N + Insel 66 wird moduliert (erhöht), und zwar durch den Stromfluss aufgrund einer Injektion einer hohen Konzentration von Minoritätsträgern (vorliegenden von Löchern) von der Schicht 62 in die N-Basis 63. Da die Spannung über die N-Basis 63 in der Vorwärts-und Rückwärtssperrbetriebsweise gehalten wird, bestimmt die Breite W des Wegs zwischen der P + Schicht 62 und der P-Insel 64 die maximalen Sperrspannungen. Für Hochspannungsbetriebsverhalten muss diese Breite erhöht werden. Der Leitfähig-keitsmodulationsfluss ist folglich sehr wichtig zum Erzielen eines niedrigen Vorwärtsspannungsabfalls bei hohen Vorwärtsstrom-dichten in Hochspannungseinrichtungen. Eine typische Vorwärts-betriebsstromdichte ist etwa 500 A/cm2 bei einem Vorwärtsspannungsabfall von 1,5 V bei einer Einrichtung, die bis zu 600 V sperren kann. Wenn alle Leitfähigkeitsarten umgekehrt werden, können entsprechende Betriebs- bzw. Leistungscharakteristika bei an die leitfähigen Kontakte angelegten elektrischen Potentialen von entgegengesetzten Polaritäten erzielt werden.
Eine alternative Ausführungsform des torgesteuerten Gleichrichters nach der vorliegenden Erfindung ist schematisch in Fig. 8 gezeigt. Die Einrichtung 90 der Fig. 8 unterscheidet sich von derjenigen der Fig. 7 darin, dass die N+ Insel 66 weggelassen ist. Dieses Weglassen der Insel 66 erfordert es, dass ein adäquates Potential an den Torkontakt 91 angelegt wird, um eine Anreicherungsschicht 99 unter der dielektrischen Schicht 67 zu erzeugen, damit ein Bereich von Trägern des N-Typs unter dem Tor erzeugt wird. Damit das mit dem niedrigsten Ausbreitungswiderstand im Weg des Stromflusses unter dem Tor erzielt wird, ist es erforderlich, dass sich ein Torkontakt 91 über die gesamte Breite des Torbereichs erstreckt, der die benachbarten Inseln 64 verbindet. Ein Kontakt von geringerer Breite würde die erforderliche Anreicherungsdichte 99 von N-Trägern unter dem Tor erzeugen, welche die Funktion der N + Inseln 66 ergeben, wenn ein adäquates Potential an das Tor angelegt ist. Dieses Abnehmen der Gitterfläche führt zu einer Abnahme der Gitterkapazität. Wenn eine positive Vorspannung an das Tor des bei 93 hervorgehobenen Feldeffektsteueraufbaus angelegt wird, dann wird ein Dreischichtaufbau in dem Bereich ausgebildet, der durch das gestrichelte Rechteck 92 umrandet ist und als ein p-i-n-Aufbau funktioniert. Der Stromweg durch den Gleichrichter umfasst die Schicht 62, den n-Basisbereich 94, die n-Anreicherungsschicht 99, eine Inversionsschicht 79 und den ohm'schen Kontakt 70.
Eine weitere alternative Ausführungsform der Erfindung ist schematisch in Fig. 9 dargestellt. Die Einrichtung 100 umfasst einen P-Bereich 62, einen Basisbereich 94, P-Inseln 102 und eine Mehrzahl von N + Inseln 101 innerhalb jeder der P-Inseln 102. In dieser Ausführungsform bilden die Inseln 101 eine Verbindung zwischen der Inversionsschicht in den Inseln 102 und dem leitfähigen Kontakt 70. Zwei leitfähige Kontakte 107, die ein Paar bilden und durch einen Spalt 108 getrennt sind, sind auf der dielektrischen Schicht 67 so vorgesehen, dass sie einen Teil der Inseln 101, einen Bereich der Inseln 102 und einen Teil der Basis 94 überlappen. Das Anlegen einer positiven Torvor-5 Spannung an die Steuerelektrode 107 innerhalb der gestrichelten Umrandung 103 erzeugt eine Anreicherungsschicht in dem N-Basisbereich unmittelbar unter dem Tor, und eine Inversionsschicht in der P-Insel 102 unmittelbar unter der dielektrischen Schicht 67, die sich von der N + Insel 106 zu der N-Basis 94 er-10 streckt, vervollständigt den Stromweg von der N-Basis durch die P-Insel 102 zu der N + Insel 101. Dieser Aufbau umfasst einen parasitären p-n-p-n-Thyristor durch die Anode 62, die Basis 94, die P-Insel 102 und die N+ Inseln 101 in dem Bereich, der bei 106 umrandet ist. Um die gewünschte Einrichtungslei-15 stungsfähigkeit dieser Einrichtung im Abschalten beim Wegnehmen der Torvorspannung zu erzielen, ist es sehr wichtig,
dass der regenerative Einschaltmechanismus in diesem parasitischen Thyristor unterdrückt ist.
Das kann erzielt werden, indem verhindert wird, dass die 20 N + Inseln 101 Elektroden in die jeweiligen P-Inseln 102 injizieren, wodurch infolgedessen die Auslösung des regenerativen Einschaltmechanismus des p-n-p-n-Thyristors verhindert wird. Die Unterdrückung der Injektion von Trägern von den N + Inseln 101 her kann dadurch erzielt werden, dass die N + Inseln 25 101 mit einer kleinen seitlichen Abmessung L ausgebildet werden. Die seitliche Abmessung L der N + Inseln 101 muss klein genug sein, so dass dann, wenn die Einrichtung Strom vom Kanal 78 zum Kathodenkontakt 70 leitet, die Vorwärtsvorspannung der Übergangszone 105 zwischen den N+ Inseln 101 und 30 der P-Insel 102 den Wert von 0,5 V nicht überschreitet. Eine andere Technik, die zum Unterdrücken des regenerativen Ein-schaltens des p-n-p-n-Thyristors angewandt werden kann, ist die Einführung von Rekombinationszentren im p-Bereich 102 der N-Basis 94, so dass die Verstärkungsfaktoren <Xnpn und 35 apNp vermindert werden. Rekombinationszentren können durch Diffusion von Tiefniveauverunreinigungen, wie beispielsweise Gold, in das Substrat erzielt werden, oder durch Bestrahlung des Substrats mit Hochenergieteilchen, wie beispielsweise Elektronen.
40 Unterscheidende Merkmale zwischen einem torgesteuerten MOS-Thyristor, wie er in Fig. 4 gezeigt ist, und der in Fig. 9 gezeigten Einrichtung nach der Erfindung, sind erstens, dass die Einrichtung nach der Erfindung N + Bereiche 101 von viel kleinerer seitlicher Abmessung L enthält, um die Charakteristik der 45 regenerativen Einschaltwirkung des torgesteuerten MOS-Thyri-stors zu verhindern. Zweitens fliesst der Anodenstrom in dem Gitter-angereicherten Gleichrichter allein über den in der P-In-sel 102 ausgebildeten leitfähigen Kanal zum Kathodenkontakt 70, wenn die Einrichtung Strom leitet, während der Strom des so torgesteuerten MOS-Thyristors vertikal überall in der P-Insel 102 unterhalb der N + Insel 101 fliesst. Drittens kann der Anodenstrom in dem Gitter-angereicherten Gleichrichter durch Wegnehmen der Torspannung beendet werden, die zum Induzieren des leitenden Kanals in den P-Inseln 102 angelegt worden 55 ist, während der Anodenstrom des torgesteuerten MOS-Thyristors nach dem Wegnehmen der Torspannung aufgrund der selbstunterhaltenden Natur der regenerativen p-n-p-n-Thyristor-wirkung weiterfliesst. Es sei darauf hingewiesen, dass diese Schwierigkeit der Ausführungsform der Fig. 8 durch Weglassen 60 der N + Inseln innerhalb der P-Inseln 102 vermieden wird.
In der in Fig. 10 gezeigten alternativen Ausführungsform sind N + Inseln 111, welche die gesamte Breite zwischen benachbarten P-Inseln 114 und der N-Basis 113 füllen und auf einen Teil der P-Inseln übergreifen, in der N-Basis ausgebildet. 65 Wenn eine positive Vorspannung an das Tor 115 angelegt wird, dann wird eine Inversionsschicht im Bereich der P-Inseln unmittelbar unter dem Tor erzeugt, und der Stromweg von der N+ Insel 111 zum Kathodenkontakt 116 wird vervollständigt,
657 230
6
so dass dadurch die Einrichtung eingeschaltet und ein Strom-schluss durch die p-i-n-Diode, die bei 112 umrandet ist, sowie über die Inversionsschicht zum Kathodenkontakt 116 ermöglicht wird.
In der in Fig. 11 gezeigten Ausführungsform sind N + Inseln 125 zu den P-Inseln 124 der Einrichtung 120 hinzugefügt worden, welche Stromwege von der Inversionsschicht in den P-Inseln 124 zu dem leitfähigen Kontakt 116 bilden, wenn eine positive Vorspannung an die Elektrode 117 in der Torstruktur 118 angelegt wird, um die p-i-n-Diode 119 einzuschalten. Diese Ausführungsform enthält auch den parasitischen p-n-p-n-Thyri-stor, der unter Bezugnahme auf die in Fig. 9 gezeigte Ausführungsform beschrieben worden ist. Wie oben unter Bezugnahme auf Fig. 9 erörtert wurde, muss der regenerative Einschaltmechanismus dieses parasitischen Thyristors dadurch unterdrückt werden, dass eine kleine seitliche Abmessung L für die N + Inseln 125 aufrechterhalten wird, und dass Rekombinationszentren in den P-Inseln 124 und der N-Basis 113 vorgesehen werden. Es sei darauf hingewiesen, dass in der Ausführungsform der Fig. 10 diese Schwierigkeit durch Weglassen der N+ Inseln innerhalb der P-Inseln 102 vermieden wird.
In der in Fig. 12 schematisch gezeigten Einrichtung 130 sind hochdotierte P + Inseln 133 zu den P-Inseln 132 in der N-Basis 131 hinzugefügt worden. Der Stromweg umfasst die p-i-n-Diode 134, die erzeugt wird, wenn eine positive Vorspannung relativ zu dem leitfähigen Kontakt 137 an das Tor 136 in dem torgesteuerten Aufbau 135 angelegt wird, so dass eine Anreicherungsschicht unmittelbar unter der dielektrischen Schicht 67 erzeugt wird. In der P-Insel 132 wird zwischen der P + Insel 133 und der N-Basis 131 eine Inversionsschicht erzeugt, so dass ein Stromfluss von der Anode zur Kathode ermöglicht wird.
Ein weiterer alternativer Aufbau einer Einrichtung gemäss der Erfindung ist schematisch in Fig. 13 gezeigt. Der für die Einrichtung 140 vorgesehene Körper aus Halbleitermaterial hat einen leichtdotierten N-Basisbereich 141 und einen stärker dotierten N-Bereich 142. Innerhalb des Basisbereichs 142 sind P + Inseln 143 benachbart einer freien Hauptoberfläche 144 des Körpers ausgebildet. P-Inseln 145 sind im N-Bereich 141 ausgebildet, und die N+ Inseln 150 sind in den P-Inseln 145 benachbart der anderen Hauptoberfläche 146 des Körpers ausgebildet. Bei einer gegebenen Vorwärtsleitfähigkeits-Stromdichte ergibt dieser Aufbau einen niedrigeren Vorwärtsspannungsabfall in der Diode 152 als die vorher beschriebenen Ausführungsformen für die gleiche Vorwärtssperrfähigkeit. Jedoch ist die Rück-wärtssperrfähigkeit aufgrund der Verkürzung der Inseln 143 durch den leitfähigen Kontakt 147 vermindert. Die Betriebskenndaten dieser Einrichtung entsprechen denjenigen der anderen Ausführungsformen, wenn eine Vorvvärtsvorspannung angelegt ist. Wenn dagegen eine Rückwärtsvorspannung an den leitfähigen Kontakt 147 bei Nichtvorhandensein einer Vorspannung an der Torelektrode 148 in dem torgesteuerten Aufbau 151 angelegt wird, wird eine wesentlich unterschiedliche Charakteristik, die bei 160 in Fig. 14 gezeigt ist, insofern erzeugt, als ein Durchschlag bei einer viel geringeren Rückwärtsvorspannung auftritt.
Die Betriebskenndaten des torgesteuerten Gleichrichters sind in Fig. 14 gezeigt. In dieser Einrichtung sperrt die Übergangszone 73 den Stromfluss, wenn negative Spannungen am Anodenkontakt 72 anliegen, so dass die Einrichtung eine Rückwärts-sperrfähigkeit bis zu dem Niveau hat, bei dem ein Durchbruch erfolgt, wie bei 161 dargestellt. Wenn positive Spannungen am Anodenkontakt 72 anliegen, dann wird die Übergangszone 74 rückwärts vorgespannt und sperrt den Stromfluss, so dass auf diese Weise eine Vorwärtssperrfähigkeit beim Nichtvorhandensein einer Torvorspannung erzielt wird, und zwar bis zu dem Niveau, an dem es zum Durchschlag kommt, wie bei 162 angedeutet. Wenn jedoch eine positive Vorspannung am Tor anliegt, wird ein Weg für den Strom erzeugt, so dass dieser von der Anodenübergangszone 73 zum Kathodenkontakt 70 fliesst und die Charakteristika erzeugt, die für jede der Torspannungen VGi bis VG4 dargestellt sind. Bei grossen Torspannungen (Vg4) ist die Leitfähigkeit der Inversionsschicht hoch, und die Einrichtung weist Charakteristika auf, die diejenigen einer Diode mit pn-Übergangszone sind. In diesem Fall injiziert der P + Bereich der Anode Minoritätsträger in die N-Basis und moduliert (erhöht) die Leitfähigkeit der N-Basis stark. Infolgedessen kann die Einrichtung bei hohen Stromdichten (typischerweise 500 A/cm2) mit einem niedrigen Vorwärtsspannungsabfall (etwa 1,5 V) betrieben werden. Bei niedrigeren Torspannungen (Vgi> Vq2. Vg3) kann der Stromfluss durch die Leitfähigkeit der Inversionsschicht begrenzt werden, wodurch die in Fig. 14 gezeigte Stromsättigung erzeugt wird. Diese Charakteristika der Einrichtung unterscheiden sich von denjenigen der anderen Einrichtungen nach dem Stand der Technik. Im Vergleich mit dem MOSFET kann der Gitter-angereicherte Gleichrichter aufgrund der Modulation der Leitfähigkeit der N-Basis durch den An-odenstromfluss mit viel höheren Stromdichten betrieben werden. Im Gegensatz zum MOSFET weisen diese Einrichtungen auch eine Rückwärtssperrfähigkeit auf. Verglichen mit dem torgesteuerten MOS-Thyristor unterscheidet sich der Gitter-ange-reicherte Gleichrichter durch das Nichtvorhandensein eines Bereichs negativen Widerstands in den Vorwärtscharakteristika. Dieser Bereich negativen Widerstands im Thyristor erwächst aus dem regenerativen Einschaltphänomen, das im Gitter-ange-reichten Gleichrichter nicht vorhanden ist.
Im Gegensatz zum torgesteuerten MOS-Thyristor tritt kein selbstunterhaltendes regeneratives Einschalten in der am Gitter-angereicherten Gleichrichtereinrichtung auf. Infolgedessen hört, wenn die Torspannung auf das Kathodenpotential vermindert wird, während die Einrichtung stromleitend ist, die Inversionsschicht unter der Torelektrode auf zu existieren, und der Anodenstrom schaltet sich ab. Dieses Abschalten tritt in zwei Stufen auf. Zunächst wird der meiste Teil der injizierten gespeicherten Ladung in der N-Basis entfernt, und zwar mittels Stromfluss durch die Übergangszone 74 zur P-Region 145, bis sie rückwärts vorgespannt wird. Nachdem dieser Punkt erreicht ist, klingt der Rest der gespeicherten Minoritätsträgerladung durch Rekombination ab.
Ein Vergleich der Schalt- bzw. Umschaltcharakteristik des MOSFET, des torgesteuerten MOS-Thyristors und des Gitter-angereicherten Gleichrichters sei anhand der Fig. 15 gegeben. Nach dieser Figur wird die Torspannung in allen drei Fällen, wie durch den Verlauf 164 angedeutet, jeweils zum Zeitpunkt ti eingeschaltet und jeweils zum Zeitpunkt t2 ausgeschaltet. Zum Zeitpunkt t2 Schalter der MOSFET schnell aus, wie die Linie 165 zeigt, wobei die Dauer des Abschalt-Ausschwingvorgangs durch die Ladung der Torkapazität bestimmt wird. Jedoch fährt der gesteuerte MOS-Thyristor selbst dann, nachdem die Torspannung zum Zeitpunkt ti auf Null vermindert worden ist, fort, Strom zu leiten, wie durch die Linie 166 angedeutet ist, weil der Stromfluss durch den inneren regenerativen Mechanismus in diesen Einrichtungen unterhalten wird. Im Gegensatz hierzu schaltet der Gitter-angereicherte Gleichrichter zum Zeitpunkt t2 ab, wie durch die Linie 167 angedeutet ist, weil die Inversionsschicht unter der Torelektrode zu existieren aufhört, wenn die Torspannung auf Null vermindert wird, und dadurch wird der Stromflussweg zwischen dem Anoden- und Kathoden-anschluss unterbrochen. In diesem Fall werden die Minoritätsträger, die durch die Anode in die N-Basis zum Modulieren von deren Leitfähigkeit während der Vorwärtsstromleitung injiziert werden, mittels Leitung durch die Übergangszone 74 entfernt, bis diese umgekehrt vorgespannt wird, wie an der Stelle 168 angedeutet ist. Alle übrigen Minoritätsträger klingen dann durch Rekombination ab. Infolgedessen schaltet der Gitter-angerei-cherte Gleichrichter wie der MOSFET zum Zeitpunkt t^ ab, er tut das jedoch aufgrund der bipolaren Stromleitung langsamer.
5
10
15
20
25
30
35
40
45
50
55
60
65
7
657 230
Es sei darauf hingewiesen, dass diese langsamere Schaltgeschwindigkeit des Gitter-angereicherten Gleichrichters für viele Anwendungsfälle, wie beispielsweise für Motorantriebe bzw. -Steuerungen, adäquat ist, während sein niedriger Vorwärtsspannungsabfall im Vergleich mit dem MOSFET ein Hauptvorteil ist, weil er die Verlustleistung vermindert und auf diese
Weise den Leistungs-Umschaltwirkungsgrad verbessert. Andere Vorteile sind eine bessere Fähigkeit, Stromstösse zu führen bzw. auszuhalten, die Fähigkeit, bei höheren Temperaturen zu arbeiten, sowie eine Toleranz gegenüber erhöhten Strahlungsni-5 veaus, welche durch die Unterdrückung des regenerativen Ein-schaltens, wie oben beschrieben, ermöglicht werden.
v
6 Blätter Zeichnungen

Claims (13)

  1. 657 230
    2
    PATENTANSPRÜCHE
    1. Halbleitergleichrichtereinrichtung mit einem Körper aus Halbleitermaterial, gekennzeichnet durch einen innerhalb des Körpers (61) angeordneten Gleichrichter, und eine erste elektrisch leitfähige Einrichtung (72; 147), die in Kontakt mit einer ersten freien Oberfläche (71; 144) des Körpers ist, und eine zweite elektrisch leitfähige Einrichtung (70; 116; 137; 149) aufweist, die in Kontakt mit einer zweiten freien Oberfläche (65; 146) des Körpers (61) ist; und eine Feldeffektsteuereinrichtung (81; 93; 103; 118; 135; 151), die derart benachbart dem Gleichrichter angeordnet ist, dass eine Steuerelektrode (68, 69; 91; 107; 115; 117; 136; 148) der Steuereinrichtung (81; 93; 103; 118; 135; 151) benachbart einem Bereich (63; 94; 113; 131; 141) des Gleichrichters von einem Leitfähigkeitstyp zum Steuern des Ein-Aus-Zustands des Gleichrichters durch Induzieren eines Kanals entgegengesetzten Leitfähigkeitstyps durch den Bereich (63; 94; 113; 131; 141) des Gleichrichters angeordnet ist.
  2. 2. Halbleitergleichrichtereinrichtung nach Anspruch 1, dadurch gekennzeichnet, dass der Gleichrichter folgendes umfasst: eine erste Schicht (62) des Körpers (61) aus Halbleitermaterial, die der ersten freien Oberfläche (71) des Körpers (61) benachbart ist und einen vorbestimmten Leitfähigkeitstyp hat; eine zweite Schicht (63; 94; 113; 131) des Körpers (61) aus Halbleitermaterial, die angrenzend an die erste Schicht (62) angeordnet ist und einen Leitfähigkeitstyp hat, welcher demjenigen der ersten Schicht (62) entgegengesetzt ist; eine erste Insel (64; 102; 114; 124; 132), die innerhalb der zweiten Schicht (63; 94; 113; 131) im Abstand von der ersten Schicht (62) ausgebildet ist und den vorbestimmten einen Leitfähigkeitstyp hat; wobei die erste elektrisch leitende Einrichtung (72) in Kontakt mit einer freien Oberfläche (71) der ersten Schicht (62) ist; wobei ferner die zweite elektrisch leitfähige Einrichtung (70; 116; 137) in Kontakt mit einer freien Oberfläche (65) mit der ersten Insel (64; 102; 114; 124; 132) ist; und eine dritte elektrisch leitfähige Einrichtung (68, 69; 91; 107; 115; 117; 136), welche die Steuerelektrode der Steuereinrichtung (81; 93; 103; 118; 135) umfasst oder ist.
  3. 3. Halbleitergleichrichtereinrichtung nach Anspruch 2, dadurch gekennzeichnet, dass die Steuerelektrode (68, 69; 91; 107; 115; 117; 136) der Feldeffektsteuereinrichtung (81; 93; 103; 118;
    135) benachbart der ersten Insel (64; 102; 114; 124; 132) des Gleichrichters zum Induzieren des Kanals entgegengesetzten Leitfähigkeitstyps durch die erste Insel (64; 102; 114; 124; 132) angeordnet ist; wobei die Steuerelektrode (68, 69; 91; 107; 115; 117; 136) von der ersten Insel (64; 102; 114; 124; 132) durch eine Schicht (67) aus dielektrischem Material getrennt ist.
  4. 4. Halbleitergleichrichtereinrichtung nach Anspruch 3, dadurch gekennzeichnet, dass der Kanal (78; 79) entgegengesetzten Leitfähigkeitstyps innerhalb der ersten Insel (64; 102; 114; 124; 132) sich von der zweiten elektrisch leitfähigen Einrichtung (70; 116; 137) zu der zweiten Schicht (63; 94; 113; 131) des Körpers (61) des Halbleitermaterials erstreckt, wenn ein Vorspannungssignal an die Steuerelektrode (68, 69; 91; 107; 115; 117;
    136) angelegt ist.
  5. 5. Halbleitergleichrichtereinrichtung nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass sie weiter eine zweite Insel (66; 111) aus Halbleitermaterial des entgegengesetzten Leitfähigkeitstyps aufweist, die innerhalb der zweiten Schicht (63; 113) und unmittelbar benachbart der dielektrischen Schicht (67) angeordnet ist.
  6. 6. Halbleitergleichrichtereinrichtung nach Anspruch 5, dadurch gekennzeichnet, dass die zweite Insel (111) auf die erste Insel (114; 124) auftrifft bzw. in die erste Insel (114; 124) eindringt.
  7. 7. Halbleitergleichrichtereinrichtung nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, dass die Steuerelektrode (68, 69; 91; 107; 136) der Feldeffektsteuereinrichtung (81; 93; 103; 135) weiter zum Induzieren einer Anreicherungsschicht
    (79; 99) des entgegengesetzten Leitfähigkeitstyps innerhalb der zweiten Schicht (63; 94; 131) und unmittelbar benachbart der dielektrischen Schicht (67) vorgesehen ist.
  8. 8. Halbleitergleichrichtereinrichtung nach einem der Ansprüche 5, 6 oder 7, dadurch gekennzeichnet, dass sie ausserdem eine dritte Insel (101; 125) aus Halbleitermaterial des entgegengesetzten Leitfähigkeitstyps aufweist, die innerhalb der ersten Insel (102; 124) angeordnet ist und an die zweite elektrisch leitfähige Einrichtung (70; 116) angrenzt.
  9. 9. Halbleitergleichrichtereinrichtung nach einem der Ansprüche 4 bis 8, dadurch gekennzeichnet, dass sie ausserdem eine stark dotierte Insel (133) des vorbestimmten einen Leitfähigkeitstyps aufweist, die innerhalb der ersten Insel (124) angrenzend an die zweite elektrisch leitfähige Einrichtung (116) angeordnet ist.
  10. 10. Halbleitergleichrichtereinrichtung nach einem der Ansprüche 2 bis 9, dadurch gekennzeichnet, dass sie folgendes aufweist: eine Mehrzahl von ersten Inseln (64; 102; 114; 124; 132), die im Abstand voneinander innerhalb der zweiten Schicht (63; 94; 113; 131) angrenzend an die zweite freie Fläche (65) des Körpers (61) angeordnet sind, wobei sich jede der ersten Inseln (64; 102; 114; 124; 132) in einem Streifen längs einer vollen Abmessung des Körpers (61) erstreckt; eine Mehrzahl der zweiten elektrisch leitfähigen Einrichtungen (70; 116; 137), von denen sich jede in einem Streifen erstreckt, der jeweils einem Teil der ersten Inseln (64; 102; 114; 132) benachbart und überlagert ist, wobei jede der zweiten elektrisch leitfähigen Einrichtungen (70; 116; 137) mit einer gemeinsamen elektrischen'Potentialquelle verbunden ist; eine Mehrzahl der Feldeffektsteuereinrichtungen (81; 93; 103; 118; 135), von denen jede jeweils einen Teil von einer der ersten Inseln (64; 102; 114; 124; 132) überlagert, wobei jede der Feldeffektsteuereinrichtungen (81; 93; 103; 118; 135) eine aus einer Mehrzahl von elektrisch leitfähigen Steuerelektroden (68, 69; 91; 107; 115; 117; 136) aufweist, die mit einer gemeinsamen elektrischen Spannungsquelle verbunden sind; wobei ferner jede der Steuerelektroden (68, 69; 91; 107; 115; 117; 136) auf einem jeweiligen Streifen (67) aus einer Mehrzahl von Streifen (67) aus dielektrischem Material ausgebildet ist, die ihrerseits auf der zweiten freien Fläche (65) des Körpers (61) ausgebildet sind und von denen sich jeder in einem wenigstens einen Teil eines jeweiligen Torbereichs aus einer Mehrzahl der Torbereiche überlagernden Streifen erstreckt; wobei ausserdem jede der Steuerelektroden (68, 69; 91; 107; 115; 117; 136) einen Teil der jeweiligen Insel (64; 102; 114; 124; 132) der ersten Inseln (64; 102; 114; 124; 132) benachbart einem der Torbereiche überlagert.
  11. 11. Halbleitergleichrichtereinrichtung nach Anspruch 10, dadurch gekennzeichnet, dass die erste elektrisch leitfähige Einrichtung (72) eine Schicht aus Aluminium umfasst oder ist, die auf der einen freien Fläche (71) des Körpers (61) ausgebildet ist; dass jede der zweiten elektrisch leitfähigen Einrichtungen (70; 116; 137) einen Streifen aus Aluminium umfasst oder ein solcher Streifen ist, der auf einer äussersten Oberfläche (65) einer jeweiligen Insel (64; 102; 114; 124; 132) aus der Mehrzahl der ersten Inseln (64; 102; 114; 124; 132) ausgebildet ist; und dass die Steuerelektrode (68, 69; 91; 107; 115; 117; 136) einen Streifen aus Aluminium umfasst oder ein solcher Streifen ist, der auf einer äussersten Oberfläche eines jeweiligen der Streifen (67) aus dielektrischem Material ausgebildet ist.
  12. 12. Halbleitergleichrichtereinrichtung nach Anspruch 10, dadurch gekennzeichnet, dass die erste leitfähige Einrichtung (72) eine Schicht aus leitendem polykristallinem Silicium umfasst oder ist, die auf der einen freien Fläche (71) des Körpers (61) ausgebildet ist; dass jede der zweiten elektrisch leitfähigen Einrichtungen (70; 116; 137) einen Streifen aus leitendem polykristallinem Silicium umfasst oder ein solcher Streifen ist, der auf einer äussersten Oberfläche (65) einer jeweiligen Insel (64; 102; 114; 124; 132) aus der Mehrzahl der ersten Inseln (64; 102;
    s io
    15
    20
    25
    30
    35
    40
    45
    50
    55
    60
    65
    3
    657 230
    114; 124; 132) ausgebildet ist; und dass jede Steuerelektrode (68, 69; 91; 107; 115; 117; 136) einen Streifen aus leitendem polykristallinem Silicium umfasst oder ein solcher Streifen ist, der auf einer äusseren Oberfläche eines jeweiligen der Streifen (67) aus dielektrischem Material ausgebildet ist.
  13. 13. Halbleitergleichrichtereinrichtung nach Anspruch 1, dadurch gekennzeichnet, dass der Körper aus Halbleitermaterial einen ersten Bereich (141) eines vorbestimmten Leitfähigkeitstyps umfasst, sowie einen zweiten Bereich (142), der relativ zu dem ersten Bereich (141) stark mit Trägern des vorbestimmten einen Leitfähigkeitstyps dotiert ist; eine erste Insel (143) von einem dem einen vorbestimmten Leitfähigkeitstyp entgegengesetzten Leitfähigkeitstyp, die benachbart zu einer ersten freien Fläche (144) des Körpers innerhalb des zweiten Bereichs (142) angeordnet ist; eine zweite Insel (145) von dem entgegengesetzten Leitfähigkeitstyp, die innerhalb des ersten Bereichs (141) im Abstand von dem zweiten Bereich (142) und angrenzend an eine zweite freie Fläche (146) des Körpers, welche zu der ersten freien Fläche (144) entgegengesetzt ist, angeordnet ist; eine erste elektrisch leitfähige Einrichtung (147), die sich in Berührung mit der einen freien Fläche des Körpers befindet; eine zweite elektrisch leitfähige Einrichtung (149), die sich in Berührung mit der zweiten Insel (145) befindet; und wobei die Feldeffektsteuereinrichtung (151) einen Kanal des vorbestimmten einen Leitfähigkeitstyps in der zweiten Insel (145) induziert, der der Feldeffektsteuereinrichtung (151) benachbart ist und sich von der zweiten leitfähigen Einrichtung (149) zu dem ersten Bereich (141) erstreckt, wenn ein Feldeffektsteuersignal an der Feldeffektsteuereinrichtung (151) anliegt.
CH7616/81A 1980-12-02 1981-11-27 Halbleitergleichrichtereinrichtung. CH657230A5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US21218180A 1980-12-02 1980-12-02

Publications (1)

Publication Number Publication Date
CH657230A5 true CH657230A5 (de) 1986-08-15

Family

ID=22789906

Family Applications (1)

Application Number Title Priority Date Filing Date
CH7616/81A CH657230A5 (de) 1980-12-02 1981-11-27 Halbleitergleichrichtereinrichtung.

Country Status (8)

Country Link
JP (1) JPS57120369A (de)
CH (1) CH657230A5 (de)
DE (1) DE3147075A1 (de)
FR (1) FR2495382B1 (de)
GB (1) GB2088631B (de)
IE (1) IE52758B1 (de)
MX (1) MX151412A (de)
SE (1) SE8107136L (de)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2524710B1 (fr) * 1982-04-01 1986-03-14 Gen Electric Dispositif de commutation a semi-conducteur
DE3380136D1 (en) * 1982-04-12 1989-08-03 Gen Electric Semiconductor device having a diffused region of reduced length and method of fabricating the same
JPS594077A (ja) * 1982-06-30 1984-01-10 Toshiba Corp 電界効果トランジスタ
JPS5927569A (ja) * 1982-08-06 1984-02-14 Hitachi Ltd 半導体スイツチ素子
EP0273030A3 (de) * 1982-12-13 1988-09-21 General Electric Company Laterale Gleichrichter mit isoliertem Gate
CA1200322A (en) * 1982-12-13 1986-02-04 General Electric Company Bidirectional insulated-gate rectifier structures and method of operation
EP0118007B1 (de) * 1983-02-04 1990-05-23 General Electric Company Elektrische Schaltung eine hybride Leistungsschalthalbleiteranordnung mit SCR-Struktur enthaltend
JPS59211271A (ja) * 1983-05-17 1984-11-30 Toshiba Corp 半導体装置
JPS605568A (ja) * 1983-06-23 1985-01-12 Sanken Electric Co Ltd 縦型絶縁ゲ−ト電界効果トランジスタ
EP0144654A3 (de) * 1983-11-03 1987-10-07 General Electric Company Halbleiteranordnung mit dielektrisch isoliertem Feldeffekttransistor mit isoliertem Gate
US4618872A (en) * 1983-12-05 1986-10-21 General Electric Company Integrated power switching semiconductor devices including IGT and MOSFET structures
JPS60174258U (ja) * 1983-12-22 1985-11-19 株式会社明電舎 電界制御型半導体素子
JPH0810763B2 (ja) * 1983-12-28 1996-01-31 株式会社日立製作所 半導体装置
JPH0618255B2 (ja) * 1984-04-04 1994-03-09 株式会社東芝 半導体装置
US4672407A (en) * 1984-05-30 1987-06-09 Kabushiki Kaisha Toshiba Conductivity modulated MOSFET
JPS61185971A (ja) * 1985-02-14 1986-08-19 Toshiba Corp 伝導度変調型半導体装置
JPS61191071A (ja) * 1985-02-20 1986-08-25 Toshiba Corp 伝導度変調型半導体装置及びその製造方法
EP0199293B2 (de) * 1985-04-24 1995-08-30 General Electric Company Halbleiteranordnung mit isoliertem Gate
DE3628857A1 (de) * 1985-08-27 1987-03-12 Mitsubishi Electric Corp Halbleitereinrichtung
JPH0715998B2 (ja) * 1985-08-27 1995-02-22 三菱電機株式会社 半導体装置
JPS6248073A (ja) * 1985-08-27 1987-03-02 Mitsubishi Electric Corp 半導体装置
US4809045A (en) * 1985-09-30 1989-02-28 General Electric Company Insulated gate device
JPS62126668A (ja) * 1985-11-27 1987-06-08 Mitsubishi Electric Corp 半導体装置
JPH0821713B2 (ja) * 1987-02-26 1996-03-04 株式会社東芝 導電変調型mosfet
JPH0624244B2 (ja) * 1987-06-12 1994-03-30 株式会社日立製作所 複合半導体装置
JP2576173B2 (ja) * 1988-02-02 1997-01-29 日本電装株式会社 絶縁ゲート型半導体装置
EP0330122B1 (de) * 1988-02-24 1995-10-25 Siemens Aktiengesellschaft Verfahren zur Herstellung eines durch Feldeffekt steuerbaren Bipolartransistors
JPH07120799B2 (ja) * 1988-04-01 1995-12-20 株式会社日立製作所 半導体装置
JPH0247874A (ja) * 1988-08-10 1990-02-16 Fuji Electric Co Ltd Mos型半導体装置の製造方法
EP0409010A1 (de) * 1989-07-19 1991-01-23 Asea Brown Boveri Ag Abschaltbares Leistungshalbleiterbauelement
JP2752184B2 (ja) * 1989-09-11 1998-05-18 株式会社東芝 電力用半導体装置
GB8921596D0 (en) * 1989-09-25 1989-11-08 Lucas Ind Plc Mos gated bipolar devices
DE3942490C2 (de) * 1989-12-22 1994-03-24 Daimler Benz Ag Feldeffekt-gesteuertes Halbleiterbauelement
JP2808882B2 (ja) * 1990-05-07 1998-10-08 富士電機株式会社 絶縁ゲート型バイポーラトランジスタ
JPH0832249B2 (ja) * 1990-10-31 1996-03-29 コフェア、ソシエテ、アノニム 液体製品を調合するための方法及びこの方法を実施する装置
JPH0548111A (ja) * 1991-08-12 1993-02-26 Toshiba Corp 半導体装置およびその製造方法
JP2984478B2 (ja) * 1992-08-15 1999-11-29 株式会社東芝 伝導度変調型半導体装置及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2040657C3 (de) * 1970-08-17 1975-10-02 Siemens Ag, 1000 Berlin Und 8000 Muenchen Elektronischer Schalter für Halbleiterkoppelpunkte in Fernmelde-, insbesondere Fernsprechvermittlungsanlagen
US3831187A (en) * 1973-04-11 1974-08-20 Rca Corp Thyristor having capacitively coupled control electrode
US4364073A (en) * 1980-03-25 1982-12-14 Rca Corporation Power MOSFET with an anode region

Also Published As

Publication number Publication date
IE52758B1 (en) 1988-02-17
JPS57120369A (en) 1982-07-27
DE3147075A1 (de) 1982-07-01
IE812693L (en) 1982-06-02
GB2088631A (en) 1982-06-09
FR2495382A1 (fr) 1982-06-04
FR2495382B1 (fr) 1988-04-29
GB2088631B (en) 1984-11-28
SE8107136L (sv) 1982-06-03
MX151412A (es) 1984-11-14

Similar Documents

Publication Publication Date Title
DE69319549T2 (de) Spannungsgesteuerte Halbleiteranordnung
DE3147075A1 (de) &#34;halbleitergleichrichtereinrichtung&#34;
DE69414311T2 (de) Halbleiteranordnung mit einer Bipolarfeldeffektanordnung mit isoliertem Gate
DE68913334T2 (de) Synchroner Gleichrichter.
DE10361136B4 (de) Halbleiterdiode und IGBT
DE3821459C2 (de) Halbleiterelement, insbesondere mit MOS-Gate abschaltbarer Thyristor
DE3688518T2 (de) Halbleiteranordnungen mit Leitfähigkeitsmodulation.
EP0118785B1 (de) Zweipoliger Überstromschutz
DE69305909T2 (de) Leistungsanordnung mit isoliertem Gate-Kontakt-Gebiet
DE102004022455B4 (de) Bipolartransistor mit isolierter Steuerelektrode
DE3628857C2 (de)
EP0043009A2 (de) Steuerbarer Halbleiterschalter
DE69302244T2 (de) Halbleiter-Schutzkomponente
EP0507974B1 (de) Abschaltbares, MOS-gesteuertes Leistungshalbleiter-Bauelement
DE1489894B2 (de) In zwei richtungen schaltbares halbleiterbauelement
DE3785483T2 (de) Halbleiteranordnung mit einem Bipolartransistor und Feldeffekttransistoren.
DE19528998A1 (de) Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung
EP1097482B1 (de) J-fet-halbleiteranordnung
DE3240564A1 (de) Steuerbares halbleiterschaltelement
DE19520785A1 (de) Thyristor mit isoliertem Gate und Verfahren zur Steuerung desselben
DE4310606C2 (de) GTO-Thyristoren
DE4228832C2 (de) Feldeffekt-gesteuertes Halbleiterbauelement
DE3612367C2 (de)
EP0430133B1 (de) Leistungs-Halbleiterbauelement mit Emitterkurzschlüssen
DE19511382A1 (de) Thyristor mit isoliertem Gate

Legal Events

Date Code Title Description
PL Patent ceased
PL Patent ceased