CN100431103C - 高k介电膜,及其形成方法和相关的半导体器件 - Google Patents

高k介电膜,及其形成方法和相关的半导体器件 Download PDF

Info

Publication number
CN100431103C
CN100431103C CNB038268728A CN03826872A CN100431103C CN 100431103 C CN100431103 C CN 100431103C CN B038268728 A CNB038268728 A CN B038268728A CN 03826872 A CN03826872 A CN 03826872A CN 100431103 C CN100431103 C CN 100431103C
Authority
CN
China
Prior art keywords
content
layer
nitrogen
top layer
metallic silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB038268728A
Other languages
English (en)
Other versions
CN1820355A (zh
Inventor
C·林
K·李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1820355A publication Critical patent/CN1820355A/zh
Application granted granted Critical
Publication of CN100431103C publication Critical patent/CN100431103C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/0134—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid with a treatment, e.g. annealing, after the formation of the insulator and before the formation of the conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/01344—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid in a nitrogen-containing ambient, e.g. N2O oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/01342—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid by deposition, e.g. evaporation, ALD or laser deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/914—Polysilicon containing oxygen, nitrogen, or carbon, e.g. sipos

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供了高k介电膜，及其形成方法和相关半导体器件，其中具有第一氮含量(zB)和第一硅含量(xB)的金属硅氮氧化物的底层(B)，和具有第二氮含量(zT)和第二硅含量(xT)的金属硅氮氧化物的项层(T)以这种方式形成，即第二氮含量(zT)高于第一氮含量(zB)，并且第二硅含量(xT)高于第二硅含量(xB)。由此，具有极好的泄漏特性和很高的介电常数的介电膜(2)形成。

Description

高k介电膜，及其形成方法和相关的半导体器件
技术领域
本发明涉及高k介电膜，及其形成方法和相关的半导体器件，具体涉及与集成电路中用于场效应半导体器件的栅极电介质或沟槽电容器的电容器电介质有关的高k介电膜。
背景技术
为了形成诸如CMOS器件(互补金属氧化物半导体)、MOSFET器件(金属氧化物半导体场效应晶体管)或高存储器件例如DRAM(动态随机存取存储器)的半导体器件，通常需要在例如硅晶片的衬底上形成薄的、高介电常数(高k)的膜。已经开发了多种技术用以在半导体晶片上形成这种薄膜。
在过去，栅极介电层使用二氧化硅形成。然而，上述器件的按比例缩小增加了对与二氧化硅相比具有更高的介电常数的栅极电介质的要求。这需要达到超薄氧化物等效厚度(EOT，等效氧化物厚度)而不以栅极漏电流折衷。
详细地说，由于半导体器件已经按比例缩小为更小的尺寸，因此有效栅极电介质厚度已经变得更薄。由于直接隧穿的原因，例如SiO2和SiOxNy的常规栅极电介质的持续按比例缩放几乎已经达到很高的栅极漏电流的基本限制，其在低漏电流的按比例缩放的器件要求中是不可接受的。为了抑制高漏电流，几种过渡金属氧化物和硅酸盐的高k膜已经被研究来代替SiO2和SiOxNy，例如HfO2、ZrO2、铪铝酸盐、锆铝酸盐、锆硅酸盐、铪硅酸盐和诸如La2O3、Pr2O3、及Gd2O3之类的镧系氧化物。
然而，这些常规材料已经显示出多个缺点。根据S.OHMT等人的“Rare earth metal oxide gate thin films prepared by E-beamdeposition”，International Workshop on Gate Insulator2001，Tokyo，Japan，得知ZrO2或HfO2已经显示出微晶体形成，结果产生高漏电流。
此外，从2002年的Tech.Dig.VLS I的第84页的J.H.LEE等人的“Poly-Si gate CMOSFETs with HfO2-Al2O3 laminate gatedielectric for low power applications”中得知HfO2-Al2O3叠层或铪铝酸盐由于高k介电膜内的固定电荷的缘故而具有严重的迁移率退化。
而且，TAKESHI，YAMAGUCHI等人的“Additional scatteringeffects for mobility degradation in Hf-silicate gate MISFETs”Tech.Dig.IEDM 2002报道在锆硅酸盐或铪硅酸盐的情况下，HfO2和SiO2区域中的膜通过高温退火的相位分离也引起迁移率退化。
对于镧系氧化物来说，漏电流结果指示出镧系氧化物可能是未来电介质的选择。然而，根据H.IWAI等人的“Advanced gate dielectricmaterials for Sub-100nm CMOS”，Tech.Dig.IEDM 2002，报道，这些镧系氧化物在随后的热退火之后也在Si衬底上形成界面层，其可以表示这些镧系氧化物的热不稳定性。
而且，从例如栅极层到Si衬底的诸如硼渗透的杂质渗透是通过这些高k介电膜来解决的另一问题。即使已知在HfSixOy上结合氮用来抑制这种例如硼渗透，并改善热稳定性，但是还报道了需要HfSixOyNz中超过80％的Si/[Si+Hf]比例的高Si含量来防止平带电压移动，结果严重降低了膜的介电常数，即使是在30原子百分比的高氮含量的情况下(参见M.KOYAMA等人的“Effects of nitrogen inHfSiON gate dielectric on the electrical and thermalcharacteristics”，Tech.Dig.IEDM 2002，34-1)。该很高S i含量HfSixOyNz的低k介电膜就介电常数来说与常规SiOxNy几乎相同，并且考虑到代替SiOxNy则不再是有意义的。Si衬底上的相应膜形成的其它技术问题在于，在介电层和Si衬底之间的界面处的高氮浓度可被随后的高热退火引发而使迁移率退化。
因此，需要提供改善的高k介电膜，及其形成方法和相关的半导体器件。
发明内容
根据本发明，形成在衬底上的半导体器件的高k介电膜至少包括具有第一氮含量和第一硅含量的金属硅氮氧化物的底层，和具有第二氮含量和第二硅含量的金属硅氮氧化物的顶层，其中顶层的所述第二氮含量高于底层的所述第一氮含量，并且顶层的所述第二硅含量高于底层的所述第一硅含量。
根据一个实施例，高k介电膜构成多层堆叠，其包括形成在所述底层和所述顶层之间的金属硅氮氧化物的至少一个中间层，其具有另一氮含量和另一硅含量，其中相应的另一氮和硅含量在所述相应的第一和第二氮和硅含量之间。
根据本发明的优选实施例，顶层厚度等于或低于高k介电膜中的剩余层的厚度的总和。
形成高k介电膜的方法包括以下步骤，即在衬底上形成具有第一氮含量和第一硅含量的金属硅氮氧化物的底层，以及形成具有第二氮含量和第二硅含量的金属硅氮氧化物的顶层，其中所述第二氮含量高于所述第一氮含量，并且所述第二硅含量高于相应层的所述第一硅含量。
为了进一步改善迁移率，尤其是当在场效应晶体管中用作栅极电介质时，该方法进一步包括在形成底层之前在衬底上形成氧化硅的衬底界面层的步骤。
另外，具有另一氮含量和另一硅含量的金属硅氮氧化物的至少一个中间层形成在底层上，其中相应的另一氮含量和另一硅含量高于前面层的所述氮含量和硅含量。
在替换实施例中，形成高k介电膜的方法包括以下步骤，即在衬底上形成具有第一硅含量的金属硅氧化物的预底层，形成具有第二硅含量的金属硅氧化物的预顶层，其中第二硅含量高于第一硅含量，并且执行N2等离子体处理以将所述预底层转变成具有第一氮含量的金属硅氮氧化物底层，并将所述预顶层转变成具有第二氮含量的金属硅氮氧化物顶层，其中所述第二氮含量高于所述第一氮含量。
并且，在该替换实施例中，具有另一硅含量的金属硅氧化物的至少一个中间层形成，其中相应的另一硅含量高于前面层的硅含量，并且其中在N2等离子体处理期间，至少一个中间层被转变成具有另一氮含量的至少一个金属硅氮氧化物中间层，其中相应的另一氮含量高于前面层的氮含量。
附图说明
根据以下详细描述并参考附图，本发明的目的和优点将变得明显，其中：
图1A和1B是示出用于制作根据第一实施例的高k介电膜的基本步骤的部分截面图；
图2是根据第二实施例的高k介电膜的部分截面图；
图3A～3D是示出用于制作根据第三实施例的高k介电膜的基本步骤的部分截面图；
图4是使用高k介电膜的场效应半导体器件的部分截面图；以及
图5是使用高k介电膜的沟槽电容器的部分截面图。
具体实施方式
虽然本发明可允许各种修改和替换形式，但是其具体实施例在附图中借助实例被示出，并在此被详细描述。然而，应当理解，该处的附图和详细描述并不旨在将本发明限制在所公开的具体形式。相反，本发明将覆盖落入本发明的精神和范围内的所有修改、等价物和替换
图1A和1B示出说明用于产生根据本发明的第一实施例的高k介电膜的基本步骤的局部截面图。
根据图1A，单晶Si衬底1用作半导体衬底，在其表面上借助层淀积法形成金属硅氮氧化物(MSixBOyBNzB)的底层B。
根据图1B，在底层B的表面上，由相同的金属硅氮氧化物形成顶层T，然而，具有不同的硅含量和氮含量。详细地说，淀积的顶层T构成具有第二氮含量zT和第二硅含量xT的MSixTOyTNzT。底层和顶层B和T的第一和第二氮含量以及第一和第二硅含量xB和xT以这种方式来选择，即顶层T的第二氮含量zT高于底层的第一氮含量zB，并且顶层T的第二硅含量xT高于底层的第一硅含量xB。
MSixOyNz层中的下标x、y和z或xB、yB和zB或xT、yT和zT是表示分子中的原子百分比的正实数。相应层中的氮原子百分比通过(z/(1+x+y+z))×100来计算。通常，Si和M(金属)浓度分别用(x/(1+x))×100和(1/(1+x))×100来表示。
由此，根据图1B所示的双层堆叠构成了具有改善特性的新的高k介电膜2。详细地说，该双层堆叠的高氮含量顶层T对有效防止例如硼从掺硼的多晶硅电极(未示出)扩散到场效应器件沟道中起关键作用，而低氮含量底层B有助于防止该沟道和/或衬底1内的迁移率退化。而且，由于金属硅氮氧化物中的Si含量的降低与金属含量的增加有关，而根据第一实施例的双层堆叠的介电常数的增加提供了比类似的高Si含量金属硅氮氧化物的现有技术更高的介电常数。因此，有可能进一步按比例缩小有效的氧化物厚度(EOT)，同时防止尤其由直接隧穿引起的泄漏。
根据本发明，顶层T中的Si和N浓度需要高于底层B中的，例如xT＞xB，zT＞zB。相对于底层B的顶层T中的N和Si的比例进一步取决于考虑什么金属硅氧化物。在金属硅氮氧化物层中的金属M是Hf的情况下，其是HfSixOyNz，HfSixOyNz的Si/(Hf+Si)比例需要在70％～95％的范围内，并且N浓度与30原子百分比一样高。由此，对于使用Hf作为金属的顶层T中的固定Si和N浓度来说，底层B的N和Si含量需要低于顶层T的，并且N原子百分比在15％～25％的范围内，以及Si/(Hf+Si)比例在20％～60％的范围内。
关于不同层的厚度，应当注意顶层T应当具有比高k介电膜2内的其它层之和的厚度更低的厚度，或者相等。即，根据第一实施例的双层结构的顶层T应当薄于或等于底层B。
在形成高k介电膜2之后，退火工艺(在N2或其它气体中，在超过600℃的温度下)有助于使层堆叠密度增加并减少缺陷，以改善高k介电膜2的质量(尤其改善漏电流特性)。
图2示出了根据第二实施例的高k介电膜的部分截面图，其中相同的参考数字指的是相同或相应的层，并省略了这些层的重复描述。
根据第二实施例，衬底界面层I形成在衬底1的表面上，而高k介电膜2的相应的另外的层形成在该衬底界面层I的表面上。在Si衬底1的情况下，该衬底界面层优选构成氧化硅，其进一步增加了衬底内的迁移率，并减少了衬底1表面处的缺陷。
除了所示的根据第一和第二实施例的具有金属硅氮氧化物底层和顶层的双层MSixOyNz堆叠之外，至少另外的金属硅氮氧化物的金属层也可形成在所述底层B和所述顶层T之间，具有另一氮含量和另一硅含量，其中相应的另一氮含量和另一硅含量在底层B和顶层T的所述第一和第二氮和硅含量之间。具体地说，分别形成的中间层的另一氮含量和另一硅含量高于在前面步骤中形成的金属硅氮氧化物的相应的氮和硅含量。
顶层T的厚度也等于或低于高k介电膜或多层堆叠中剩余层的厚度总和，即底层和另外的中间层。
关于形成上述金属硅氮氧化物层的优选方法，物理汽相淀积(PVD)是淀积各种MSixOyNz层的方法之一。作为本发明的一个实施例，在Ar/N2/O2气氛中共溅射金属，例如Hf、Zr、La、Pr、Gd和其它镧系金属，以及硅，被认为形成金属硅氮氧化物膜。这些金属硅氮氧化物中的氮浓度和硅浓度可由N2流和硅溅射速率来控制。具有少量硅的高氮含量金属硅氮氧化物可以在Si的共溅射期间使用高氮流来获得。
作为实例之一，在本发明的基本概念中，可以形成高k介电膜2顶部处的高氮含量和高硅含量金属硅氮氧化物，以及高k介电膜2的底部处的较低氮含量和较低硅含量，以使高k介电膜2的界面和(未示出的)通常形成在高k介电膜2顶部上的多晶硅电极保持热稳定。多晶硅电极淀积通常使用SiH4或Si2H6来执行，其可以借助来自SiH4或Si2H6的氢引起金属-O和金属-N键的减少，可能产生缺陷，而又导致高漏电流。由于在金属-O和金属-N键的位置中的多个Si-N和Si-O键，在相应的多晶硅淀积期间，金属硅氮氧化物中的高氮浓度和高硅浓度抑制了氢和高k介电膜之间的反应。当使用金属材料代替多晶硅作为形成在高k介电膜2表面上的电极时，产生类似的优点。
由此，ZrSixOyNz、HfSixOyNz、LaSixOyNz、PrSixOyNz、GdSixOyNz、DySixOyNz、和其它结合氮的镧系硅酸盐可形成为高k介电膜。
图3A～3D示出说明用于制作根据本发明第三实施例的高k介电膜的基本步骤的部分截面图，其中如同图1和2中一样，相同的参考数字指的是相同或相应的层，因此在下面省略了这些层的重复描述。
根据第三实施例，通过替换方法形成三层堆叠以提供高k介电膜2。
根据图3A，再次地，衬底界面层I优选通过热工艺直接形成在衬底1的表面上。由此，SiO2-衬底界面层I形成在Si衬底1上。接着，具有低第一硅含量xB的金属硅氧化物的预底层B1优选借助淀积形成在衬底界面层I上。
根据图3B，具有另一硅含量xM的金属硅氧化物的预中间层M1淀积在具有第一硅含量xB的预底层B1上。再次地，预中间层M1或另外的层的另一硅含量xM高于底层B1的硅含量，或者(如果使用多个中间层的话)高于前面层的硅含量。
根据图3C，具有第二硅含量xT的金属硅氧化物的预顶层T1形成在至少一个预中间层M1上。而且，预顶层T1的第二硅含量xT高于预中间层M1的硅含量，其高于预底层B1的硅含量。
此外，对金属硅氧化物层进行N2等离子体处理形成SiN键而不是金属-N键，由于在不同层中的Si含量不同时，N2等离子体处理之后的氮含量也分别不同。
具体地说，已知HfSixOy可通过多种淀积方法形成，例如MOCVD(金属有机化学汽相淀积)、PVD(物理汽相淀积)和ALD(原子层淀积)。在MOCVD的情况下，HfSixOy，两个前体，Hf的Hf[N(C2H5)2]4和Si的Si[N(CH3)2]4连同O2一起流入反应器中以淀积HfSixOy。在硅酸盐淀积期间，HfSixOy中的SiO2摩尔分数可由工艺参数来控制，例如温度、压力和两个前体流速。
已经发现温度从325℃增加到650℃可以将HfSixOy中的SiO2摩尔分数从约20％增加到65％。工艺压力从400Pa(3Torr)变到1065Pa(8Torr)导致SiO2摩尔分数从30％增加到45％。
在本发明的基本概念中，本发明的第三实施例使用MOCVD HfSixOy依次用于淀积低SiO2含量HfSixBOyB和高SiO2含量HfSixTOyT淀积在高k介电膜2的底部和顶部处，其后是N2等离子体处理。在N2等离子体硝化之后，膜2的顶层T示出高氮含量，并且底层B示出低氮含量。
由于MOCVD Zr硅酸盐代替了MOCVD Hf硅酸盐，要求前体仅改变为用于Zr硅酸盐的Zr[N(C2H5)2]4和Si[N(CH3)2]4。
使用MOCVD Hf硅酸盐或Z r硅酸盐的Hf或Zr氮氧化硅堆叠的该实施例可扩充为用于MOCVD镧系硅酸盐，即使多种镧系MOCVD工艺也是可以的。
由此，根据图3D，在执行N2等离子体处理之后，预底层B1、预中间层M1和预顶层T1转变成相应的金属硅氮氧化物底层B、中间层M和顶层T。
而且，在N2等离子体处理之后的退火工艺可被认为能缓解等离子体对高k介电膜2的损伤，以使高k介电膜致密，并减少高k膜堆叠中的缺陷和杂质。
图4示出使用包括高k介电膜作为栅极电介质的场效应晶体管的半导体器件的部分截面图。
根据图4，源区S、漏区D以及源区和漏区之间的沟道区设置在半导体衬底1中。根据本发明，高k介电膜2用作栅极电介质，并形成在沟道区上，而栅极层形成在所述栅极电介质2上。此外，在栅极堆叠的侧壁处可设置隔离物SP，以形成源区和漏区S和D。当栅极层3优选包括多晶硅时，它还可以构成金属栅极，由此改善半导体器件的电特性。
图5示出半导体器件的部分截面图，其中高k介电膜用作电容器电介质。
根据图5，为了例如在DRAM(动态随机存取存储器)半导体器件中实现所谓的沟槽电容器，在硅衬底1内设置深沟槽或孔。在沟槽的下部附近的衬底1中形成第二电极5之后，在沟槽或孔的表面上设置高k介电膜2。填充材料4用作所得到的电容器的第一电极，其通常是高掺杂的多晶硅或淀积的金属。
由此，新的高k介电膜显著改善了半导体器件的电特性，由此能够实现进一步的集成密度。
得益于该公开的本领域的技术人员应当理解，本发明被认为能提供高k介电膜，及其形成方法和相关的半导体器件，其具有通过降低隧穿电流产生的改善的漏电流以及改善的扩散阻挡特性。本发明的各个方面的另外的修改和替换实施例将由于该描述而对本领域的技术人员而显而易见。
附图标记列表
1  衬底
2  高k介电膜
3  栅极层
4  第一电极
5  第二电极
B  底层
M  中间层
T  顶层
B1 预底层
M1 预中间层
T1 预顶层
I  衬底界面层
S  源区
D  漏区
SP 隔离物

Claims (20)

1.用于半导体器件的高k介电膜，形成在衬底(1)上并至少包括：
具有第一氮含量(zB)和第一硅含量(xB)的金属硅氮氧化物的底层(B)；以及
具有第二氟含量(zT)和第二硅含量(xT)的金属硅氮氧化物的顶层(T)，其中
顶层(T)的所述第二氮含量(zT)高于底层(B)的所述第一氮含量(zB)，并且
顶层(T)的所述第二硅含量(xT)高于底层(B)的所述第一硅含量(xB)。
2.根据权利要求1的高k介电膜，其特征在于
氧化硅的衬底界面层(I)形成在所述衬底(1)和所述底层(B)之间。
3.根据权利要求1或2的高k介电膜，其特征在于
金属硅氮氧化物的至少一个中间层(M)形成在所述顶层(T)和所述底层(B)之间，具有另一氮含量(zM)和另一硅含量(xM)，其中所述相应的另一氮含量(zM)和另一硅含量(xM)在所述第一和第二氮和硅含量(zT、zB、xT、xB)之间。
4.根据权利要求1或2的高k介电膜，其特征在于
所述底层和顶层包括相同的金属硅氮氧化物。
5.根据权利要求3的高k介电膜，其特征在于
所述底层、中间层和顶层包括相同的金属硅氮氧化物。
6.根据权利要求1或2的高k介电膜，其特征在于
所述金属硅氮氧化物是ZrSixOyNz、HfSixOyNz、LaSixOyNz、PrSixOyNz、GdSixOyNz或DySixOyNz，其中x、y和z是指示分子中原子百分比的正实数。
7.根据权利要求1或2的高k介电膜，其特征在于
顶层(T)的厚度等于或低于高k介电膜(2)中的剩余层的厚度总和。
8.包括场效应晶体管的半导体器件，具有设置在半导体衬底(1)中的源区(S)、漏区(D)和沟道区、形成在所述沟道区上的栅极电介质(2)、以及形成在所述栅极电介质上的栅极层(3)，其中所述栅极电介质(2)包括根据权利要求1～7中的任何一个的高k介电膜。
9.包括沟槽电容器的半导体器件，具有形成在半导体衬底(1)中的第一电极(4)、电容器电介质(2)和第二电极(5)，其中所述电容器电介质(2)包括根据权利要求1～7中的任何一个的高k介电膜。
10.形成高k介电膜的方法，包括以下步骤：
a)在衬底(1)上形成具有第一氮含量(zB)和第一硅含量(xB)的金属硅氮氧化物的底层(B)；
b)形成具有第二氮含量(zB)和第二硅含量(xT)的金属硅氮氧化物的顶层(T)，其中
顶层(T)的所述第二氮含量(zT)高于底层(B)的所述第一氮含量(zB)，并且
顶层(T)的所述第二硅含量(xT)高于底层(B)的所述第一硅含量(xB)。
11.根据权利要求10的方法，其特征在于另一步骤，即在形成所述底层(B)之前在所述衬底(1)上形成氧化硅的衬底界面层(I)。
12.根据权利要求10或11的方法，其特征在于另一步骤，即在所述底层(B)上形成具有另一氮含量(zM)和另一硅含量(xM)的金属硅氮氧化物的至少一个中间层(M)，其中相应的另一氮含量(zM)和另一硅含量(xM)高于前面层的氮含量和硅含量。
13.根据权利要求12的方法，其特征在于
所述底层、中间层和/或顶层(B、M、T)通过在Ar/N2/O2气氛中金属和硅的共溅射形成，其中氮和硅浓度由N2流和Si溅射速率控制。
14.根据权利要求12的方法，其特征在于另一步骤，即至少对所述所述底层、中间层和/或项层(B、M、T)执行退火步骤。
15.形成高k介电膜的方法，包括以下步骤：
a)在衬底(1)上形成具有第一硅含量(xB)的金属硅氧化物的预底层(B1)；
b)形成具有第二硅含量(xT)的金属硅氧化物的预顶层(T1)，其中
预顶层(T1)的所述第二硅含量(xT)高于预底层(B1)的所述第一硅含量(xB)；以及
c)执行N2等离子体处理以将所述预底层(B1)转变成具有第一氮含量(zB)的金属硅氮氧化物底层(B)，并将所述预顶层(T1)转变成具有第二氮含量(zT)的金属硅氮氧化物顶层(T)，其中顶层(T)的所述第二氮含量(zT)高于底层(B)的所述第一氮含量(zB)。
16.根据权利要求15的方法，其特征在于另一步骤，即形成具有另一硅含量(xM)的金属硅氧化物的至少一个预中间层(M1)，其中相应的另一硅含量(xM)高于在前面步骤中形成的层的硅含量，并且其中在步骤c)中，在N2等离子体处理期间，所述至少一个预中间层(M1)被转变成具有另一氮含量(zM)的至少一个金属硅氮氧化物中间层(M)，其中所述相应的另一氮含量(zM)高于在前面步骤中形成的层的氮含量。
17.根据权利要求16的方法，其特征在于
所述预底层、预中间层和/或预顶层(B1、M1、T1)借助MOCVD、PVD和/或ALD形成。
18.根据权利要求15或16的方法，其特征在于另一步骤，即在步骤a)中形成所述预底层(B1)之前，在所述衬底(1)上形成氧化硅的衬底界面层(I)。
19.根据权利要求16的方法，其特征在于另一步骤，即至少对所述所述底层、中间层和/或顶层(B、M、T)执行退火步骤。
20.根据权利要求10、11、15和16中的任何一个的方法，其特征在于
所述金属硅氮氧化物是ZrSixOyNz、HfSixOyNz、LaSixOyNz、PrSixOyNz、GdSixOyNz或DySixOyNz，其中x、y和z是指示分子中原子百分比的正实数。
CNB038268728A 2003-07-30 2003-07-30 高k介电膜,及其形成方法和相关的半导体器件 Expired - Fee Related CN100431103C (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2003/050352 WO2005015621A1 (en) 2003-07-30 2003-07-30 High-k dielectric film, method of forming the same and related semiconductor device

Publications (2)

Publication Number Publication Date
CN1820355A CN1820355A (zh) 2006-08-16
CN100431103C true CN100431103C (zh) 2008-11-05

Family

ID=34129909

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038268728A Expired - Fee Related CN100431103C (zh) 2003-07-30 2003-07-30 高k介电膜,及其形成方法和相关的半导体器件

Country Status (6)

Country Link
US (3) US7405482B2 (zh)
EP (1) EP1649501B1 (zh)
CN (1) CN100431103C (zh)
AU (1) AU2003266410A1 (zh)
DE (1) DE60311016T2 (zh)
WO (1) WO2005015621A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7087480B1 (en) * 2002-04-18 2006-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Process to make high-k transistor dielectrics
JP4536333B2 (ja) * 2003-04-03 2010-09-01 忠弘 大見 半導体装置及び、その製造方法
KR100889362B1 (ko) 2004-10-19 2009-03-18 삼성전자주식회사 다층 유전체막으로 이루어진 트랜지스터 및 그 제조 방법
US7879739B2 (en) * 2006-05-09 2011-02-01 Intel Corporation Thin transition layer between a group III-V substrate and a high-k gate dielectric layer
US7799669B2 (en) * 2007-04-27 2010-09-21 Texas Instruments Incorporated Method of forming a high-k gate dielectric layer
DE102007002962B3 (de) * 2007-01-19 2008-07-31 Qimonda Ag Verfahren zum Herstellen einer dielektrischen Schicht und zum Herstellen eines Kondensators
JP2008205065A (ja) * 2007-02-19 2008-09-04 Toshiba Corp 半導体装置及びその製造方法
US20080242012A1 (en) * 2007-03-28 2008-10-02 Sangwoo Pae High quality silicon oxynitride transition layer for high-k/metal gate transistors
KR100877100B1 (ko) * 2007-04-16 2009-01-09 주식회사 하이닉스반도체 비휘발성 메모리 소자 제조 방법
JP2009071232A (ja) * 2007-09-18 2009-04-02 Elpida Memory Inc 半導体装置及びその製造方法
US7671394B2 (en) * 2007-10-17 2010-03-02 International Business Machines Corporation Embedded trench capacitor having a high-k node dielectric and a metallic inner electrode
US20120001179A1 (en) * 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8786012B2 (en) 2010-07-26 2014-07-22 Infineon Technologies Austria Ag Power semiconductor device and a method for forming a semiconductor device
US8614478B2 (en) 2010-07-26 2013-12-24 Infineon Technologies Austria Ag Method for protecting a semiconductor device against degradation, a semiconductor device protected against hot charge carriers and a manufacturing method therefor
US8779838B2 (en) 2011-10-25 2014-07-15 International Business Machines Corporation Methodology and apparatus for tuning driving current of semiconductor transistors
US9595593B2 (en) 2015-06-29 2017-03-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with interfacial layer and method for manufacturing the same
JP6640762B2 (ja) * 2017-01-26 2020-02-05 株式会社東芝 半導体装置
TWI634468B (zh) * 2017-08-18 2018-09-01 Industrial Technology Research Institute 透明顯示裝置
CN110391231B (zh) 2018-04-16 2020-09-22 联华电子股份有限公司 半导体元件及其制作方法
US11961895B2 (en) 2021-09-08 2024-04-16 International Business Machines Corporation Gate stacks with multiple high-κ dielectric layers

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291866B1 (en) * 1997-07-24 2001-09-18 Texas Instruments Incorporated Zirconium and/or hafnium oxynitride gate dielectric
US20030129826A1 (en) * 2000-03-07 2003-07-10 Werkhoven Christiaan J. Graded thin films

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5876788A (en) * 1997-01-16 1999-03-02 International Business Machines Corporation High dielectric TiO2 -SiN composite films for memory applications
US5834353A (en) * 1997-10-20 1998-11-10 Texas Instruments-Acer Incorporated Method of making deep sub-micron meter MOSFET with a high permitivity gate dielectric
US6693051B2 (en) * 2001-02-01 2004-02-17 Lucent Technologies Inc. Silicon oxide based gate dielectric layer
US20020102797A1 (en) * 2001-02-01 2002-08-01 Muller David A. Composite gate dielectric layer
JP3944367B2 (ja) * 2001-02-06 2007-07-11 松下電器産業株式会社 絶縁膜の形成方法及び半導体装置の製造方法
US6960537B2 (en) * 2001-10-02 2005-11-01 Asm America, Inc. Incorporation of nitrogen into high k dielectric film
US20030111678A1 (en) * 2001-12-14 2003-06-19 Luigi Colombo CVD deposition of M-SION gate dielectrics
US6586349B1 (en) * 2002-02-21 2003-07-01 Advanced Micro Devices, Inc. Integrated process for fabrication of graded composite dielectric material layers for semiconductor devices
US6693004B1 (en) * 2002-02-27 2004-02-17 Advanced Micro Devices, Inc. Interfacial barrier layer in semiconductor devices with high-K gate dielectric material
US6682973B1 (en) * 2002-05-16 2004-01-27 Advanced Micro Devices, Inc. Formation of well-controlled thin SiO, SiN, SiON layer for multilayer high-K dielectric applications
US6825538B2 (en) * 2002-11-20 2004-11-30 Agere Systems Inc. Semiconductor device using an insulating layer having a seed layer
EP1487013A3 (en) * 2003-06-10 2006-07-19 Samsung Electronics Co., Ltd. SONOS memory device and method of manufacturing the same
US20050153571A1 (en) * 2003-11-17 2005-07-14 Yoshihide Senzaki Nitridation of high-k dielectric films
US7045432B2 (en) * 2004-02-04 2006-05-16 Freescale Semiconductor, Inc. Method for forming a semiconductor device with local semiconductor-on-insulator (SOI)
US7098150B2 (en) * 2004-03-05 2006-08-29 Air Liquide America L.P. Method for novel deposition of high-k MSiON dielectric films
KR100594266B1 (ko) * 2004-03-17 2006-06-30 삼성전자주식회사 소노스 타입 메모리 소자
KR100630680B1 (ko) * 2004-03-19 2006-10-02 삼성전자주식회사 비대칭 게이트 유전체층을 지닌 비휘발성 메모리 소자 및그 제조 방법
KR100604846B1 (ko) * 2004-04-23 2006-07-31 삼성전자주식회사 다층의 유전체층을 포함하는 메모리 소자 및 그 제조 방법
US7256077B2 (en) * 2004-05-21 2007-08-14 Freescale Semiconductor, Inc. Method for removing a semiconductor layer
KR100660840B1 (ko) * 2004-10-08 2006-12-26 삼성전자주식회사 다층의 터널링 장벽층을 포함하는 비휘발성 메모리 소자및 그 제조 방법
US7235502B2 (en) * 2005-03-31 2007-06-26 Freescale Semiconductor, Inc. Transitional dielectric layer to improve reliability and performance of high dielectric constant transistors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291866B1 (en) * 1997-07-24 2001-09-18 Texas Instruments Incorporated Zirconium and/or hafnium oxynitride gate dielectric
US20030129826A1 (en) * 2000-03-07 2003-07-10 Werkhoven Christiaan J. Graded thin films

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
ADVANCED CMOS TRANSISTORS WITH A NOVELHFSION GATE DIELECTRIC. ROTONDARO，A，L，P，ET，AL.2002 SYMPOSIUM ON VLSI TECHNOLOGY. DEGEST OF TECHNICAL PAPERS. IEEE. 2002 *
Effects of nitrogen in HFSiON gate dielectric on the electricaland thermal characteristics. KOYAMA M ET AL.INTERNATIONAL ELECTRON DEVICES MEETING 2002. IEDM. TECHNICAL DIGEST, IEEE. 2002 *
Reliability evaluation of HFSiON gate dielectric film with12.8A/sp1 deg/SiO2 equivalent thickness. SHANWARE A ET AL.INTERNATIONAL ELECTRON DEVICES MEETING 2001. IEDM. TECHNICAL DIGEST. IEEE. 2001 *

Also Published As

Publication number Publication date
EP1649501A1 (en) 2006-04-26
WO2005015621A1 (en) 2005-02-17
DE60311016D1 (de) 2007-02-15
US20100047991A1 (en) 2010-02-25
US7405482B2 (en) 2008-07-29
EP1649501B1 (en) 2007-01-03
US20080246100A1 (en) 2008-10-09
US20060194451A1 (en) 2006-08-31
DE60311016T2 (de) 2007-08-02
AU2003266410A1 (en) 2005-02-25
CN1820355A (zh) 2006-08-16
US7655099B2 (en) 2010-02-02
US7923336B2 (en) 2011-04-12

Similar Documents

Publication Publication Date Title
US7923336B2 (en) High-k dielectric film, method of forming the same and related semiconductor device
US8168547B2 (en) Manufacturing method of semiconductor device
EP1300887B1 (en) Method of manufacturing a semiconductor device
JP4165076B2 (ja) 高誘電率絶縁膜を有する半導体装置
TWI462298B (zh) A semiconductor device, a semiconductor device manufacturing method, and a substrate processing system
US6821873B2 (en) Anneal sequence for high-κ film property optimization
KR100868768B1 (ko) Ｃｍｏｓ 반도체 소자 및 그 제조방법
US7586159B2 (en) Semiconductor devices having different gate dielectrics and methods for manufacturing the same
US20090057787A1 (en) Semiconductor device
KR100639673B1 (ko) 고유전 합금으로 이루어지는 게이트 유전막을 구비하는반도체 소자 및 그 제조 방법
JP2004214661A (ja) トランジスタゲートの製造及び高誘電率ゲート誘電体の粗さを減少する方法
JP2004259906A (ja) 半導体装置及びその製造方法
JP2005064523A (ja) 半導体装置のキャパシタとその製造方法、およびそのキャパシタを備えるメモリ装置
US8294201B2 (en) High-k gate dielectric and method of manufacture
US20050142715A1 (en) Semiconductor device with high dielectric constant insulator and its manufacture
US8633119B2 (en) Methods for manufacturing high dielectric constant films
JP3581354B2 (ja) 電界効果トランジスタ
US20040169240A1 (en) Semiconductor device and method of manufacturing semiconductor device
US7741684B2 (en) Semiconductor device and method for fabricating the same
JP2004247474A (ja) 半導体装置及びその製造方法並びに成膜方法
JP2004289082A (ja) 高誘電率ゲート絶縁膜の形成方法
KR100616500B1 (ko) 반도체소자의 게이트 전극 및 그 제조 방법
JP2005079306A (ja) 半導体装置の製造方法
JP4220991B2 (ja) 半導体装置の製造方法
TW202548896A (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081105

Termination date: 20180730