CN100543717C - 计算机系统、图形处理单元及计算机核心逻辑控制器 - Google Patents
计算机系统、图形处理单元及计算机核心逻辑控制器 Download PDFInfo
- Publication number
- CN100543717C CN100543717C CNB2005800175109A CN200580017510A CN100543717C CN 100543717 C CN100543717 C CN 100543717C CN B2005800175109 A CNB2005800175109 A CN B2005800175109A CN 200580017510 A CN200580017510 A CN 200580017510A CN 100543717 C CN100543717 C CN 100543717C
- Authority
- CN
- China
- Prior art keywords
- graphics subsystem
- data
- data bus
- bus
- subsystem
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Controls And Circuits For Display Device (AREA)
- Information Transfer Systems (AREA)
- Image Generation (AREA)
- Bus Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明提供一种计算机系统,其包括一集成图形子系统及一用于附接一辅助图形子系统或一环回卡的图形连接器。一第一总线连接将数据自所述计算机系统传送至所述集成图形子系统。在一环回卡处于适当位置时,数据通过一第二数据总线连接自所述集成图形子系统传播回至所述计算机系统。当附接所述辅助图形子系统时,所述集成图形子系统以一数据转发模式运行。数据通过所述第一总线连接传送至所述集成图形子系统。然后,所述集成图形子系统将数据转发至所述辅助图形子系统。所述第二总线连接的一部分将数据自所述辅助图形子系统传送回至所述计算机系统。所述辅助图形子系统将显示信息传送回至所述集成图形子系统,在所述集成图形子系统中使用所述显示信息来控制一显示装置。
Description
技术领域
本发明涉及计算机图形领域。
背景技术
许多计算机图形图像是通过自一给定视点对光与一三维景物的相互作用进行数学建模而产生。此过程—称作再现—自所述给定视点产生所述景物的一二维图像,且类似于拍摄一张现实景物照片。
随着对计算机图形且特别是对实时计算机图形的需求的增加,具有适于使再现过程加速的图形处理子系统的计算机系统已变得很普遍。在这些计算机系统中,是在一计算机的通用中央处理器(CPU)与图形处理子系统之间划分再现过程。通常,CPU执行高级操作,例如确定一给定景物中物体的位置、运动及冲突。通过这些高级操作,CPU产生一组用于界定所期望再现的图像的再现命令及数据。例如,再现命令及数据可界定景物几何形状、照明度、着色、纹理、运动、及/或一景物的照相参数。图形处理子系统根据该组再现命令及数据产生一个或多个再现图像。
传统上,执行计算机系统的核心逻辑功能的CPU及其它芯片位于一称作母板的单个电路板上。图形处理子系统位于一通过一扩展槽接口与所述母板连接的独立电路板上。最近,图形处理子系统已作为一执行计算机系统核心逻辑功能的芯片的一部分或作为一个或多个独立的图形及/或存储芯片集成至母板中。将所述图形处理子系统与所述母板相集成使计算机制造商能够提供完整的低成本计算机系统。此还使计算机制造商能够生产在实体上紧凑的计算机系统,例如笔记本式计算机或其它移动式计算应用装置。
通常,由于多种因素,集成图形处理子系统的性能低于位于独立电路板上的图形处理子系统。首先,所述集成图形处理子系统的实体尺寸仅限于所述母板上的可用空间。此可限制所使用的图形处理芯片的复杂度以及可用于图形作业的存储器大小。其次,在集成图形处理子系统中,尤其是实体上紧凑的计算机系统中,功率消耗及热量耗散更难处理。另外,由于集成图形处理子系统往往旨在用作低成本计算机系统的一部分,因此成本考虑因素可能会限制图形处理子系统性能。
计算机的拥有者可能希望对其计算机系统中的集成图形处理子系统进行升级以改进性能或避免过时。然而,对集成图形处理子系统进行升级是困难的或者是不可能的。顾名思义,许多集成图形处理子系统完全以实体方式包含于计算机系统的母板中,且无法在不更换整个母板的情况下加以移除及升级。这是不可能的或者因成本过高而不为一种有效的解决方案。
一替代解决方案在与集成图形处理子系统一道的母板上包括一扩展槽或端口。当不使用所述扩展槽时,所述计算机系统使用所述集成图形处理子系统。而当一辅助图形处理子系统连接至所述扩展槽或端口时,则禁用所述集成图形处理子系统且所述辅助图形处理子系统为所述计算机系统执行图形作业。
然而,包括一用于替换集成图形处理子系统的扩展槽或端口需要具有一用于交替地将数据选路至所述集成图形处理子系统或一附加图形处理子系统的图形总线桥接电路。图形总线桥接电路为一种昂贵且复杂的组件。图形总线桥接电路因核心逻辑复杂度、芯片引脚数量及布置电路板迹线的难度都大幅度增加而使所述母板的成本增加。这些与图形总线桥接电路相关联的附加成本会使集成图形处理子系统的许多优点丧失。
因此,需要一种能够对集成图形处理子系统进行升级而无需向计算机系统添加昂贵组件的系统。进一步需要使对集成图形处理子系统进行升级的系统可适用于各种不同类型的计算机系统。
发明内容
本发明一实施例包括一种集成图形子系统及一种用于附接一辅助图形子系统或一环回卡的图形连接器。一第一总线连接将数据自所述计算机系统传送至所述集成图形子系统。在装有一环回卡时,数据通过一第二总线连接自所述集成图形子系统传播至所述计算机系统。当所述辅助图形子系统附接至所述图形连接器从而替换所述环回卡时,所述集成图形子系统以一数据转发模式运行。所述计算机系统通过所述第一总线连接将数据传送至所述集成图形子系统。然后,所述集成图形子系统通过所述第二总线连接的一部分将数据转发至所述辅助图形子系统。所述第二总线连接的其余部分用于将数据自所述辅助图形子系统传送回至所述计算机系统。在另一实施例中,所述辅助图形子系统将显示信息传送回至所述计算机系统。当以数据转发模式运行时,所述集成图形子系统接收所述显示信息并使用所述显示信息来控制一显示装置。
在一实施例中,一种计算机系统包括一中央处理器、一计算机核心逻辑控制器、一集成图形子系统、一图形连接器及一数据通信总线。所述计算机核心逻辑控制器适于协调通过一数据通信总线进行的通信。所述集成图形子系统适于响应于一组再现信息而产生显示数据。所述图形连接器适于与一辅助图形子系统进行通信。
所述数据通信总线连接至所述计算机核心逻辑控制器并包括:一适于将一组再现信息自所述计算机核心逻辑控制器传送至所述集成图形子系统的第一总线连接、一适于在所述集成图形子系统与所述图形连接器之间传送信息的第二总线连接及一适于将信息自所述图形控制器传送至所述计算机核心逻辑控制器的第三总线连接。所述集成图形子系统包括一适于通过所述第二总线连接及所述第三总线连接将信息传送至所述计算机核心逻辑的正常运行模式,并且还包括一适于通过所述第二总线连接与一辅助图形子系统交流一组通过所述第一总线连接接收到的再现信息的数据转发模式。
在另一实施例中,所述集成图形子系统适于响应于自所述图形连接器上移除一环回卡而以所述数据转发模式运行。所述环回卡适于将所述第二总线连接与所述第三总线连接相连接。在另一实施例中,所述环回卡适于使所述数据通信总线的一部分保持至一电压值以指示不存在一辅助图形子系统。所述数据通信总线的一部分可为一适于指示所述图形连接器与一辅助图形子系统之间的连接的存在检测线路。
在再一实施例中,所述计算机系统包括一与所述集成图形子系统相连的显示装置。所述显示装置适于自所述集成图形子系统接收显示数据。当以数据转发模式运行时,所述集成图形子系统适于通过所述数据通信总线自所述辅助图形子系统接收显示数据。
附图说明
下文将参照图式来阐述本发明,在图式中:
图1为一适于实施本发明一实施例的计算机系统的一方块图;
图2A及2B图解说明一根据本发明一实施例采用一集成图形处理子系统或一辅助图形处理子系统的计算机系统;
图3图解说明根据本发明一实施例将一辅助图形处理子系统与一集成图形显示装置一起使用;及
图4A及4B图解说明一根据本发明另一实施例采用一集成图形处理子系统或一辅助图形处理子系统的计算机系统。
在所述图式中,相同的参考编号均指示相同的组件。
具体实施方式
图1为一计算机系统100(例如个人计算机、视频游戏控制台、个人数字助理、或适于实施本发明一实施例的其它数字装置)的一方块图。计算机系统100包括一用于运行软件应用程序及视需要一操作系统的中央处理器(CPU)105。在一实施例中,CPU 105实际上为数个并行操作的独立中央处理器。存储器110存储供CPU 105使用的应用程序及数据。存储器115提供对应用程序及数据的非易失性存储并可包括固定式磁盘驱动器、可移动式磁盘驱动器、闪速存储装置、及CD-ROM、DVD-ROM或其它光学存储装置。用户输入装置120将来自一个或多个用户的用户输入传送至计算机系统100并可包括键盘、鼠标、操纵杆、触摸屏、及/或麦克风。网络接口125使计算机系统100能够通过一电子通信网络与其它计算机系统进行通信,并可包括通过局域网及广域网(例如因特网)进行的有线或无线通信。计算机系统100的各个组件,包括CPU 105、存储器110、数据存储器115、用户输入装置120、及网络接口125,通过一个或多个数据总线160相连接。数据总线的实例包括ISA、PCI、AGP、PCI、PCI-Express及HyperTransport数据总线。
一图形子系统130进一步与数据总线160及计算机系统100的组件相连。所述图形子系统可与计算机系统母板相集成或集成在一以固定方式或以可移开方式与所述计算机系统相连的独立电路板上。图形子系统130包括一图形处理单元(GPU)135及图形存储器。所述图形存储器包括一用于存储一输出图像中每一像素的像素数据的显示存储器140(例如一帧缓冲器)。所述像素数据可直接自CPU 105提供至显示存储器140。或者,CPU 105为GPU 135提供用于界定所期望的输出图像的数据及/或命令,GPU 135据此产生一个或多个输出图像的像素数据。用于界定所期望的输出图像的数据及/或命令存储在附加存储器145中。在一实施例中,GPU 135根据用于界定景物的几何形状、照明度、着色、纹理、运动、及/或照相机参数的再现命令及数据产生输出图像的像素数据。
在另一实施例中,显示存储器140及/或附加存储器145为存储器110的一部分并与CPU 105共享。或者,显示存储器140及/或附加存储器145为一个或多个专门用于图形子系统130的独立存储器。图形子系统130周期性地为来自显示存储器218并显示于显示装置150上的图像输出像素数据。显示装置150为任一能够响应于一来自计算机系统100的信号来显示可视信息的装置,包括CRT、LCD、等离子体及OLED显示器。计算机系统100可为显示装置150提供一模拟或数字信号。
在另一实施例中,图形处理子系统130包括一个或多个类似于GPU 135的附加GPU 155。在再一实施例中,图形处理子系统130包括一图形协处理器165。图形处理协处理器165及附加GPU 155适于与GPU 135并行运行或代替GPU 135运行。与GPU135相似,附加GPU 155根据再现命令产生输出图像的像素数据。附加GPU 155可与GPU 135一起运行以同时为一输出图像的不同部分产生像素数据或者同时为不同输出图像产生像素数据。在一实施例中,图形处理器165为GPU 135及/或附加GPU 155执行与再现相关的任务,例如几何形状变换、着色器计算、及背面剔除作业。
附加GPU 155可位于GPU 135所在的同一电路板上并与GPU 135共享一通至数据总线160的连接,或者可位于单独与数据总线160连接的附加电路板上。附加GPU155也可集成到GPU 135所在的同一模块或芯片封装中。附加GPU 155可具有其自身的类似于显示存储器140及附加存储器145的显示存储器及附加存储器,也可与GPU135共享存储器140及145。在一实施例中,图形处理器165与计算机系统芯片组(未显示)相集成,例如与用于控制数据总线160的北桥(Northbridge)或南桥(Southbridge)芯片相集成。
图2A及2B图解说明一根据本发明一实施例采用一集成图形处理子系统或一辅助图形处理子系统的计算机系统。图2A图解说明一计算机系统200。所述计算机系统的CPU 205通过数据总线208连接至北桥芯片210。北桥芯片210执行计算机系统200的核心逻辑功能,包括协调CPU 205与所述图形处理子系统之间的通信。北桥210可为一独立芯片或与CPU 205相集成。计算机系统200包括一集成图形子系统215。集成图形子系统215包括一个或多个图形处理单元及视需要包括单独的图形存储器。如上所述,图形处理子系统215—其可包括一个或多个分立的芯片—与所述计算机系统相集成。在一实施例中,集成图形子系统215、CPU 205及北桥210均位于计算机系统200的母板上。
集成图形子系统215与北桥210相连并由此通过一数据总线与CPU 205相连。在一实施例中,所述数据总线为一16位宽的PCI-Express数据总线。一出局数据总线连接220适于将数据自北桥210传送至集成图形处理子系统215。
传统总线架构通常包括同时用于将数据传送至图形处理子系统的位于北桥与图形处理子系统之间的出局数据总线连接及用于将数据自图形处理子系统传送至北桥的位于图形处理子系统与北桥之间的入局数据总线连接。不过,在本发明一实施例中,计算机系统200包括一位于集成图形子系统215与一图形连接器230之间的入局数据总线连接225。图形连接器230适于与一可用于代替集成图形子系统215的辅助图形子系统相连。图形连接器230还包括一通至北桥210的入局数据总线连接240。
当不在使用一辅助图形子系统时,一环回卡235附接至图形连接器230。环回卡230将入局数据总线连接225与240连接在一起。在一实施例中,环回卡235为一小的电路板,其具有用于将入局数据总线连接225的数据线路连接至入局数据总线连接240的其适当对应部分的无源电路迹线。通过将环回卡235与图形连接器235相连,入局数据总线连接225与240结合在一起而形成一用于将数据自集成图形子系统215传送至北桥120的完整返回路径。由于环回卡235的此实施例为一无源电路组件,因此其几乎不会增加计算机系统200的成本或复杂度。
图2B图解说明连接有一辅助图形子系统255的计算机系统200。自图形连接器230上移除上述环回卡235,并代之以连接一辅助图形子系统255。在一实施例中,图形连接器230可为一适于与一位于一个或多个独立电路板上的辅助图形子系统255相连的扩展槽。辅助图形子系统255可适于安装于计算机系统200的机箱内—例如在台式计算机应用中,或者驻留于计算机系统200的外部、其自身的外壳中—例如在笔记本计算机或移动应用中。辅助图形子系统225可直接与图形连接器230连接,例如作为一适于以一扩展槽形式安装于一图形连接器230内的电路板,或通过适于以一插头、插座、端口或其它电连接器形式与图形连接器230相连接的电缆或其它电链接进行连接。辅助图形子系统225可依靠由图形连接器230所提供的功率连接来获得足够的功率,也可包括一独立电源。
在安装有辅助图形子系统225时,数据(包括再现命令及数据)自CPU 205经由北桥210、再经由出局数据总线连接220传送至集成图形子系统215。在连接有辅助图形子系统225时,计算机系统200的一实施例将集成图形子系统215配置成以一数据转发模式运行。当以数据转发模式运行时,集成图形子系统215通过入局数据总线连接225将通过出局数据总线连接220接收的数据转播至辅助图形子系统255。通过此种方式,使用集成图形子系统215的数据转发模式,将数据自CPU 205传送至辅助图形子系统255。数据通过入局数据总线连接240自辅助图形子系统255传送回至北桥210,并在必要时传送至CPU 205。
可按多种不同方式来构建集成图形子系统215的数据转发模式。集成图形子系统215通过出局总线连接220接收代表数字数据的模拟电压信号。在一实施例中,当以数据转发模式运行时,集成图形子系统215在内部将出局数据总线连接220切换至入局数据总线连接225相连。通过将出局数据总线连接220与入局数据总线连接225,在入局数据总线连接225上复制在出局数据总线连接220上所接收的模拟电压信号,以使辅助图形子系统255能够接收到这些模拟电压信号并将其转换成数字数据。
在一替代实施例中,当以数据转发模式运行时,集成图形子系统215在内部将自出局数据总线连接220接收到的模拟电压信号转换成其对应的数字数据值。然后,将所述数字数据值转换回模拟电压信号来施加至入局数据总线连接225。辅助图形子系统255接收这些由集成图形子系统215产生的模拟电压信号并将其转换成数字数据。
不管集成图形子系统215的数据转发模式是使用一完全的模拟数据路径还是一组合的模拟/数字数据路径来将数据自北桥210传送至辅助图形子系统255—另一实施例,集成图形子系统215均还将所接收的模拟电压信号转换成数字数据值。然后,所述数字数据值由集成图形子系统215用来运行特定功能,例如在正常运行模式与数据转发运行模式之间切换,或如下所述接收用于控制一集成显示器的显示信息。
在另一实施例中,计算机系统200自动检测环回卡235的移除及辅助图形子系统255的后续连接,且反之亦可。在此实施例中,数据总线连接220、225及240均包括一个或多个“存在检测”连接。例如,所述PCI-Express数据总线技术规范包括一通常设定至一高电压值的存在检测连接。当一辅助图形子系统255与图形连接器230相连时,所述存在检测连接设定至一不同的值,以指示一新装置与图形连接器230相连。例如,所述辅助图形子系统可将所述存在检测连接接地。在一实施例中,辅助图形子系统255可在系统200运行的同时与计算机系统200相连。另外,辅助图形子系统255可在计算机系统200关断时连接至计算机系统200,并随后将在计算机系统200下一次接通时检测辅助图形子系统225。
响应于存在检测连接值的变化,北桥210发信号通知计算机系统200已连接一辅助图形子系统255。响应于此,计算机系统200执行诸如分配地址空间及加载适当装置驱动程序等各种任务来对辅助图形子系统255进行初始化。另外,北桥210指令集成图形子系统215以上述数据转发模式运行,以便能够与辅助图形子系统255进行数据通信。在一实施例中,当连接辅助图形子系统255时,北桥210使用一边带信号来与集成图形子系统215进行通信以避免出现可能的通信冲突。
当辅助图形子系统255被移除并由一环回卡235所取代时,实施一类似过程。北桥210检测到所述存在检测连接的变化,此指示辅助图形子系统255已被移除并由环回卡235所取代。响应于此,北桥210指令集成图形子系统215以其正常运行模式而不是数据转发运行模式运行。另外,将辅助图形子系统255所使用的任何操作系统资源解除分配,并将适用于集成图形子系统215的资源(例如地址及装置驱动程序)初始化。
当将一辅助图形子系统添加至一台式计算机系统时,显示装置往往可通过一外部电缆直接连接至辅助显示装置上的一端口中。不过,在某些类型的计算机系统中,一显示装置固定地与一集成图形子系统相连。例如,在笔记本计算机及移动装置中,显示装置与计算机系统相集成且无法用手将显示装置与计算机系统之间的连接与集成图形子系统断开及重新与辅助图形子系统连接。
在具有集成显示装置的计算机系统中,本发明一实施例通过所述集成图形子系统将显示信息自辅助图形子系统传送至集成显示器。图3图解说明根据本发明一实施例将一辅助图形处理子系统与一集成图形显示装置一起使用。
图3图解说明一具有一集成显示器325的计算机系统300。为清楚起见,已省略了前面图式中所显示的CPU及其它组件。北桥310执行计算机系统300的核心逻辑功能,包括协调CPU 205与图形处理子系统之间的通信。
集成图形子系统315与北桥210相连并由此通过一数据总线与CPU相连。在一实施例中,所述数据总线为一16位宽的PCI-Express数据总线。一出局数据总线连接320适于将数据自北桥310传送至集成图形处理子系统315。与上述各实施例相似,当不存在辅助图形子系统时,集成图形处理子系统315还通过入局数据总线连接335和350及一环回卡连接至北桥310。
集成图形子系统315还通过显示连接330与一显示装置325相连。显示装置325适于自集成图形子系统315接收显示数据并由此显示一个或多个图像。发送至显示装置325的显示数据可为模拟或数字形式,且显示连接330可为一固定式或可移动式连接。
当一辅助图形子系统345附接至图形连接器340时,集成图形子系统315切换至一数据转发模式,以使北桥310能够与辅助图形子系统345进行通信。不过,显示装置325仍通过显示连接330与集成图形子系统315保持连接。
为了使辅助图形子系统345能够在显示装置325上显示图像,辅助图形子系统345的一实施例通过入局数据总线连接350向北桥310发送一对所有显示存储器访问的复制请求。北桥310通过出局数据总线连接320将所述显示存储器请求中继至集成图形子系统315。集成图形子系统315解译所述显示存储器请求并相应地更新所述显示存储器的一副本。所述显示存储器的副本可由集成图形子系统315存取。然后,集成图形子系统315使用存储于所述显示存储器副本中的信息来为显示装置325产生显示数据。
图4A及4B图解说明一根据本发明另一实施列采用一集成图形处理子系统或一辅助图形处理子系统的计算机系统。计算机系统包括一与一集成图形处理子系统415及一图形连接器425相连的北桥405。在此实施例中,将数据总线分成两个总线连接410及435。例如,将一16位宽的数据总线划分成两个8位宽的连接。总线连接410及435分别是能够携载来往于北桥405的数据的双向连接。
总线连接410直接与集成图形子系统415相连。当不存在一辅助图形子系统时,一环回卡430与图形连接器425相连。环回卡430将总线连接435桥接至与集成图形子系统415相连的总线连接420。如上所述,环回卡430可为一无源电路板。通过桥接总线连接435与430,第二总线连接435便与集成图形子系统415相连。同时,在存在环回卡430时,总线连接410与435形成一通至集成图形子系统415的完整的16位宽数据总线。
来自北桥405的数据被划分成两部分,其中第一部分经由总线连接410传播至集成图形处理子系统425。来自北桥405的第二数据部分通过总线连接435经由环回卡430传播至图形连接器425,并随后经由总线连接420传播至集成图形子系统415。来自集成图形子系统的数据以类似方式与北桥405通信。为了补偿在传送第二数据部分时所引入的通过延迟,北桥405的一实施例及集成图形子系统415二者均对通过总线连接410传送的第一数据部分进行延迟,从而确保第一数据部分与第二数据部分保持同步。
图4B图解说明附接有一辅助图形子系统455的计算机系统400。辅助图形子系统455附接至图形连接器425以代替环回卡430。在此种配置中,集成图形子系统415以一如上所述的数据转发模式运行。数据分两部分自北桥405传送至辅助图形子系统455。第一部分经由总线连接410传播至集成图形处理子系统415。然后,集成图形处理子系统415通过总线连接420将第一部分改发至辅助图形子系统455。如上所述,集成图形子系统可使用数字或模拟系统来将数据自总线连接410转发至总线连接420。
来自北桥405的第二数据部分通过总线435直接传播至辅助图形子系统455。来自辅助图形子系统455的数据以一类似方式与北桥405通信。在一实施例中,北桥405及辅助图形子系统455二者均对通过总线连接435传送的第二数据部分进行延迟,从而确保第一数据部分与第二数据部分保持同步。
本发明提供一种能够对集成图形处理子系统进行升级而无需向计算机系统添加昂贵组件(例如数据总线桥接电路)的系统。虽然上文是参照计算机图形子系统来阐述本发明,但本发明也适用于对任何类型的计算机系统集成组件进行升级,包括音频组件及通信组件。虽然上文是参照具体实例及其实施例来阐述本发明,但这些实例及实施例仅例示而非限定本发明。因此,本发明范围应仅由权利要求书界定。
Claims (23)
1、一种计算机系统,其包括:
一中央处理器;
一用于协调一数据通信总线上的通信的计算机核心逻辑控制器,其中所述计算机核心逻辑控制器通过一第一数据通信总线连接到所述中央处理器,所述第一数据通信总线在所述计算机核心逻辑控制器和所述中央处理器之间传送信息;
一用于响应于一组再现信息而产生显示数据的集成图形子系统;
一用于与一辅助图形子系统进行通信的图形连接器;
一第二数据通信总线,其与所述计算机核心逻辑控制器相连并包括:一用于将一组再现信息自所述计算机核心逻辑控制器传送至所述集成图形子系统的第一总线连接、一用于从所述集成图形子系统向所述图形连接器传送信息的第二总线连接、及一用于将信息自所述图形连接器传送至所述计算机核心逻辑控制器的第三总线连接;
其中所述集成图形子系统包括一用于通过所述第二总线连接及所述第三总线连接将信息传送至所述计算机核心逻辑控制器的正常运行模式,并且还包括一用于通过所述第二总线连接传送一组通过所述第一总线连接接收到的再现信息的数据转发模式。
2、如权利要求1所述的计算机系统,其中所述集成图形子系统响应于自所述图形连接器移除一环回卡而以所述数据转发模式运行。
3、如权利要求2所述的计算机系统,其中所述环回卡将所述第二总线连接与所述第三总线连接相连。
4、如权利要求3所述的计算机系统,其中所述第二数据通信总线包括一存在检测连接,且其中所述环回卡经配置以将所述第二数据通信总线的所述存在检测连接保持至一电压值以指示不存在一辅助图形子系统。
5、如权利要求4所述的计算机系统,其中所述第二数据通信总线包含一存在检测线路以指示所述图形连接器与一辅助图形子系统之间的一连接。
6、如权利要求1所述的计算机系统,其进一步包括一与所述集成图形子系统相连的显示装置,其中所述显示装置自所述集成图形子系统接收显示数据;
其中,当以数据转发模式运行时,所述集成图形子系统通过所述第二数据通信总线自所述辅助图形子系统接收复制请求以产生用于所述显示装置的所述显示数据。
7、如权利要求1所述的计算机系统,其中所述第二数据通信总线为一PCI-Express总线。
8、一种用于被包含在一计算机系统的一集成图形子系统中的图形处理单元,其包括:
一用于自一第一数据总线连接接收一组再现信息的第一数据总线连接接口,其中所述第一数据总线将来自所述计算机系统的一计算机核心逻辑控制器的所述再现信息传送到所述图形处理单元;及
一用于通过一第二数据总线连接与一辅助图形处理子系统交流信息的第二数据总线连接接口,其中所述第二数据总线将来自所述图形处理单元的所述信息传送到所述辅助图形处理子系统;
其中所述图形处理单元包括:一用于响应于一组再现信息而产生显示数据的第一运行模式、及一用于通过所述第二数据总线连接接口将一组通过所述第一数据总线连接接口接收的再现信息转发至所述辅助图形处理子系统的第二运行模式。
9、如权利要求8所述的图形处理单元,其中所述图形处理单元包括所述第一数据总线连接接口与所述第二数据总线连接接口之间的一模拟连接,且其中所述模拟连接将一代表再现信息并通过所述第一数据总线连接接口接收到的模拟电压信号传输至所述第二数据总线连接接口。
10、如权利要求8所述的图形处理单元,其中所述图形处理单元包括一位于所述第一数据总线连接接口与所述第二数据总线连接接口之间的数字连接,且其中所述数字连接将一代表再现信息并通过所述第一数据总线连接接口接收到的模拟电压信号解译成一数字信号并将所述数字信号转换成一要自所述第二数据总线连接接口输出的模拟电压信号。
11、如权利要求8所述的图形处理单元,其进一步包括一用于将显示数据传送至一显示装置的显示连接接口,其中,当以所述第二运行模式运行时,所述图形处理单元通过所述第一数据总线连接接口自一辅助图形子系统接收一向一显示存储器写入显示信息及使用来自所述显示存储器的所述显示信息产生针对所述显示装置的所述显示数据的请求。
12、如权利要求8所述的图形处理单元,其中所述图形处理单元响应于自所述计算机系统接收到一命令而自所述第一运行模式切换至所述第二运行模式,其中所述命令是响应于一辅助图形子系统正与所述计算机系统相连而发出。
13、如权利要求12所述的图形处理单元,其中所述命令是通过所述第一数据总线连接接口进行传送。
14、如权利要求12所述的图形处理单元,其中所述命令是以边带信号的形式传送至所述图形处理单元。
15、如权利要求8所述的图形处理单元,其中所述第一及第二数据总线连接接口为PCI-Express总线接口。
16、一种计算机核心逻辑控制器,其包括:
一用于通过一第一数据总线连接将一组再现信息发送至一集成图形子系统的第一数据总线连接接口;及
一用于通过一与一图形连接器相连的第二数据总线连接来接收信息的第二数据总线连接接口;
其中所述计算机核心逻辑控制器检测所述图形连接器与一辅助图形子系统之间的一连接,并响应于此,所述计算机核心逻辑控制器以一数据转发模式运行,其中所述计算机核心逻辑控制器将一命令发送至所述集成图形子系统,以指示所述集成图形子系统应通过一位于所述集成图形子系统与所述图形连接器之间的第三数据总线连接将所述一组再现信息转发至所述辅助图形子系统。
17、如权利要求16所述的计算机核心逻辑控制器,其进一步用于通过边带信号将所述命令发送至所述集成图形子系统。
18、如权利要求16所述的计算机核心逻辑控制器,其中所述第一及第二数据总线连接接口为PCI-Express总线接口。
19、如权利要求16所述的计算机核心逻辑控制器,其中所述计算机核心逻辑控制器通过检测在所述第二数据总线连接上一由所述第二数据总线连接接口所接收到的电压值的一变化来检测所述图形连接器与所述辅助图形子系统之间的连接,其中一电压值的所述变化是因自所述图形连接器移除一环回卡而引起。
20、如权利要求16所述的计算机核心逻辑控制器,其中当一环回卡与所述图形连接器相连时,所述第二数据总线连接接口通过所述第二和所述第三数据总线连接自所述集成图形子系统接收信息。
21、如权利要求16所述的计算机核心逻辑控制器,其中当所述辅助图形子系统与所述图形连接器相连时,所述第二数据总线连接接口通过所述第二数据总线连接自所述辅助图形子系统接收信息。
22、如权利要求16所述的计算机核心逻辑控制器,其中所述计算机核心逻辑控制器通过所述第二数据总线连接接口自所述辅助图形子系统接收一向一显示存储器写入显示信息及通过所述第一数据总线连接接口将所述显示信息传送至所述集成图形子系统的请求,所述集成图形子系统与一显示装置相连,
其中,当以数据转发模式运行时,所述集成图形子系统通过所述第一数据总线和所述第二数据总线自所述辅助图形子系统接收一向一显示存储器写入显示信息及使用来自所述显示存储器的所述显示信息产生针对所述显示装置的所述显示数据的请求。
23、如权利要求16所述的计算机核心逻辑控制器,其中所述计算机核心逻辑控制器为一中央处理器的一部分。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/831,440 | 2004-04-23 | ||
| US10/831,440 US6985152B2 (en) | 2004-04-23 | 2004-04-23 | Point-to-point bus bridging without a bridge controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1961309A CN1961309A (zh) | 2007-05-09 |
| CN100543717C true CN100543717C (zh) | 2009-09-23 |
Family
ID=35135943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005800175109A Expired - Fee Related CN100543717C (zh) | 2004-04-23 | 2005-04-22 | 计算机系统、图形处理单元及计算机核心逻辑控制器 |
Country Status (8)
| Country | Link |
|---|---|
| US (2) | US6985152B2 (zh) |
| EP (1) | EP1738275B1 (zh) |
| JP (1) | JP4841545B2 (zh) |
| CN (1) | CN100543717C (zh) |
| CA (1) | CA2563833A1 (zh) |
| DE (1) | DE602005019037D1 (zh) |
| TW (1) | TWI387885B (zh) |
| WO (1) | WO2005106697A1 (zh) |
Families Citing this family (79)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10344644B4 (de) * | 2003-09-25 | 2007-08-09 | Fujitsu Siemens Computers Gmbh | Computermainboard |
| US20080074429A1 (en) * | 2003-11-19 | 2008-03-27 | Reuven Bakalash | Multi-mode parallel graphics rendering system (MMPGRS) supporting real-time transition between multiple states of parallel rendering operation in response to the automatic detection of predetermined operating conditions |
| US8497865B2 (en) | 2006-12-31 | 2013-07-30 | Lucid Information Technology, Ltd. | Parallel graphics system employing multiple graphics processing pipelines with multiple graphics processing units (GPUS) and supporting an object division mode of parallel graphics processing using programmable pixel or vertex processing resources provided with the GPUS |
| US20070291040A1 (en) * | 2005-01-25 | 2007-12-20 | Reuven Bakalash | Multi-mode parallel graphics rendering system supporting dynamic profiling of graphics-based applications and automatic control of parallel modes of operation |
| US20080094403A1 (en) * | 2003-11-19 | 2008-04-24 | Reuven Bakalash | Computing system capable of parallelizing the operation graphics processing units (GPUs) supported on a CPU/GPU fusion-architecture chip and one or more external graphics cards, employing a software-implemented multi-mode parallel graphics rendering subsystem |
| US8085273B2 (en) | 2003-11-19 | 2011-12-27 | Lucid Information Technology, Ltd | Multi-mode parallel graphics rendering system employing real-time automatic scene profiling and mode control |
| US20090027383A1 (en) * | 2003-11-19 | 2009-01-29 | Lucid Information Technology, Ltd. | Computing system parallelizing the operation of multiple graphics processing pipelines (GPPLs) and supporting depth-less based image recomposition |
| US7961194B2 (en) * | 2003-11-19 | 2011-06-14 | Lucid Information Technology, Ltd. | Method of controlling in real time the switching of modes of parallel operation of a multi-mode parallel graphics processing subsystem embodied within a host computing system |
| CA2546427A1 (en) * | 2003-11-19 | 2005-06-02 | Reuven Bakalash | Method and system for multiple 3-d graphic pipeline over a pc bus |
| WO2006117683A2 (en) | 2005-01-25 | 2006-11-09 | Lucid Information Technology, Ltd. | Graphics processing and display system employing multiple graphics cores on a silicon chip of monolithic construction |
| US8446417B2 (en) * | 2004-06-25 | 2013-05-21 | Nvidia Corporation | Discrete graphics system unit for housing a GPU |
| US8411093B2 (en) * | 2004-06-25 | 2013-04-02 | Nvidia Corporation | Method and system for stand alone graphics independent of computer system form factor |
| US8941668B2 (en) * | 2004-06-25 | 2015-01-27 | Nvidia Corporation | Method and system for a scalable discrete graphics system |
| US9087161B1 (en) | 2004-06-28 | 2015-07-21 | Nvidia Corporation | Asymmetrical scaling multiple GPU graphics system for implementing cooperative graphics instruction execution |
| TWI274255B (en) * | 2004-11-08 | 2007-02-21 | Asustek Comp Inc | Motherboard |
| US20090096798A1 (en) * | 2005-01-25 | 2009-04-16 | Reuven Bakalash | Graphics Processing and Display System Employing Multiple Graphics Cores on a Silicon Chip of Monolithic Construction |
| US7710426B1 (en) * | 2005-04-25 | 2010-05-04 | Apple Inc. | Buffer requirements reconciliation |
| US20080143731A1 (en) * | 2005-05-24 | 2008-06-19 | Jeffrey Cheng | Video rendering across a high speed peripheral interconnect bus |
| US7730336B2 (en) * | 2006-05-30 | 2010-06-01 | Ati Technologies Ulc | Device having multiple graphics subsystems and reduced power consumption mode, software and methods |
| US20060282604A1 (en) * | 2005-05-27 | 2006-12-14 | Ati Technologies, Inc. | Methods and apparatus for processing graphics data using multiple processing circuits |
| US8893016B2 (en) * | 2005-06-10 | 2014-11-18 | Nvidia Corporation | Using a graphics system to enable a multi-user computer system |
| US10026140B2 (en) | 2005-06-10 | 2018-07-17 | Nvidia Corporation | Using a scalable graphics system to enable a general-purpose multi-user computer system |
| US20060282599A1 (en) * | 2005-06-10 | 2006-12-14 | Yung-Cheng Chiu | SLI adaptor card and method for mounting the same to motherboard |
| JP4327175B2 (ja) * | 2005-07-12 | 2009-09-09 | 株式会社ソニー・コンピュータエンタテインメント | マルチグラフィックプロセッサシステム、グラフィックプロセッサおよび描画処理方法 |
| US20070067535A1 (en) * | 2005-09-20 | 2007-03-22 | Ta-Wei Liu | Motherboard capable of selectively supporting dual graphic engine |
| US20070067517A1 (en) * | 2005-09-22 | 2007-03-22 | Tzu-Jen Kuo | Integrated physics engine and related graphics processing system |
| US8941669B1 (en) * | 2005-10-18 | 2015-01-27 | Nvidia Corporation | Split push buffer rendering for scalability |
| US7325086B2 (en) * | 2005-12-15 | 2008-01-29 | Via Technologies, Inc. | Method and system for multiple GPU support |
| US7340557B2 (en) * | 2005-12-15 | 2008-03-04 | Via Technologies, Inc. | Switching method and system for multiple GPU support |
| US7561163B1 (en) * | 2005-12-16 | 2009-07-14 | Nvidia Corporation | Detecting connection topology in a multi-processor graphics system |
| US7623131B1 (en) * | 2005-12-16 | 2009-11-24 | Nvidia Corporation | Graphics processing systems with multiple processors connected in a ring topology |
| US20070263004A1 (en) * | 2006-05-12 | 2007-11-15 | Xgi Technology Inc. | Plug-in graphics module architecture |
| JP4439491B2 (ja) * | 2006-05-24 | 2010-03-24 | 株式会社ソニー・コンピュータエンタテインメント | マルチグラフィックスプロセッサシステム、グラフィックスプロセッサおよびデータ転送方法 |
| US8555099B2 (en) * | 2006-05-30 | 2013-10-08 | Ati Technologies Ulc | Device having multiple graphics subsystems and reduced power consumption mode, software and methods |
| US7500041B2 (en) * | 2006-06-15 | 2009-03-03 | Nvidia Corporation | Graphics processing unit for cost effective high performance graphics system with two or more graphics processing units |
| US7562174B2 (en) * | 2006-06-15 | 2009-07-14 | Nvidia Corporation | Motherboard having hard-wired private bus between graphics cards |
| US7412554B2 (en) * | 2006-06-15 | 2008-08-12 | Nvidia Corporation | Bus interface controller for cost-effective high performance graphics system with two or more graphics processing units |
| US20080030510A1 (en) * | 2006-08-02 | 2008-02-07 | Xgi Technology Inc. | Multi-GPU rendering system |
| US8681159B2 (en) * | 2006-08-04 | 2014-03-25 | Apple Inc. | Method and apparatus for switching between graphics sources |
| US7752372B2 (en) * | 2006-12-20 | 2010-07-06 | Mission Technology Group, Inc. | PCI express (PCIe) communication system |
| US7907138B2 (en) * | 2006-12-29 | 2011-03-15 | Intel Corporation | System co-processor |
| US11714476B2 (en) | 2006-12-31 | 2023-08-01 | Google Llc | Apparatus and method for power management of a computing system |
| US9275430B2 (en) | 2006-12-31 | 2016-03-01 | Lucidlogix Technologies, Ltd. | Computing system employing a multi-GPU graphics processing and display subsystem supporting single-GPU non-parallel (multi-threading) and multi-GPU application-division parallel modes of graphics processing operation |
| US20080218242A1 (en) * | 2007-03-09 | 2008-09-11 | Toshiba Tec Kabushiki Kaisha | Output signal switching device |
| TW200900953A (en) * | 2007-06-25 | 2009-01-01 | Asustek Comp Inc | Computer system having a processor expansion device |
| US8122322B2 (en) | 2007-07-31 | 2012-02-21 | Seagate Technology Llc | System and method of storing reliability data |
| US9201790B2 (en) * | 2007-10-09 | 2015-12-01 | Seagate Technology Llc | System and method of matching data rates |
| US8259119B1 (en) | 2007-11-08 | 2012-09-04 | Nvidia Corporation | System and method for switching between graphical processing units |
| US8233000B1 (en) * | 2007-11-08 | 2012-07-31 | Nvidia Corporation | System and method for switching between graphical processing units |
| US8922565B2 (en) * | 2007-11-30 | 2014-12-30 | Qualcomm Incorporated | System and method for using a secondary processor in a graphics system |
| EP2243080B1 (en) * | 2007-12-13 | 2016-09-21 | Advanced Micro Devices, Inc. | Driver architecture for computing device having multiple graphics subsystems, reduced power consumption modes, software and methods |
| US7698489B1 (en) * | 2008-02-04 | 2010-04-13 | Nvidia Corporation | Method for dynamically turning off bus signals into a GPU |
| GB2462860B (en) * | 2008-08-22 | 2012-05-16 | Advanced Risc Mach Ltd | Apparatus and method for communicating between a central processing unit and a graphics processing unit |
| JP5176816B2 (ja) * | 2008-09-24 | 2013-04-03 | 日本電気株式会社 | 情報処理装置、モジュール、及び通信リンクの形成方法 |
| US8892804B2 (en) * | 2008-10-03 | 2014-11-18 | Advanced Micro Devices, Inc. | Internal BUS bridge architecture and method in multi-processor systems |
| US8373709B2 (en) * | 2008-10-03 | 2013-02-12 | Ati Technologies Ulc | Multi-processor architecture and method |
| US8300056B2 (en) | 2008-10-13 | 2012-10-30 | Apple Inc. | Seamless display migration |
| US8984176B2 (en) * | 2008-10-31 | 2015-03-17 | Hewlett-Packard Development Company, L.P. | SATA/eSATA port configuration |
| US8648868B2 (en) * | 2010-01-06 | 2014-02-11 | Apple Inc. | Color correction to facilitate switching between graphics-processing units |
| US8797334B2 (en) * | 2010-01-06 | 2014-08-05 | Apple Inc. | Facilitating efficient switching between graphics-processing units |
| US8368702B2 (en) | 2010-01-06 | 2013-02-05 | Apple Inc. | Policy-based switching between graphics-processing units |
| CN102193583B (zh) * | 2010-03-04 | 2014-03-26 | 鸿富锦精密工业(深圳)有限公司 | 便携式计算机 |
| US8730251B2 (en) | 2010-06-07 | 2014-05-20 | Apple Inc. | Switching video streams for a display without a visible interruption |
| US8429325B1 (en) * | 2010-08-06 | 2013-04-23 | Integrated Device Technology Inc. | PCI express switch and method for multi-port non-transparent switching |
| TWM412399U (en) * | 2011-02-01 | 2011-09-21 | Micro Star Int Co Ltd | Interface card |
| CN102779103A (zh) * | 2011-05-12 | 2012-11-14 | 宏碁股份有限公司 | 切换电路、电子装置及独立显示卡模块 |
| US10817043B2 (en) * | 2011-07-26 | 2020-10-27 | Nvidia Corporation | System and method for entering and exiting sleep mode in a graphics subsystem |
| CN103105895A (zh) * | 2011-11-15 | 2013-05-15 | 辉达公司 | 计算机系统及其显示卡及该系统进行图形处理的方法 |
| WO2013105913A2 (en) * | 2011-11-30 | 2013-07-18 | Intel Corporation | Adaptive frame rate control for a graphics subsystem |
| WO2013100350A1 (en) * | 2011-12-28 | 2013-07-04 | Samsung Electronics Co., Ltd. | Image processing apparatus, upgrade apparatus, display system including the same, and control method thereof |
| KR101952831B1 (ko) * | 2012-12-03 | 2019-02-28 | 삼성전자주식회사 | 전자 장치, 외부 장치 및 그의 제어 방법 |
| CN103984669A (zh) | 2013-02-07 | 2014-08-13 | 辉达公司 | 一种用于图像处理的系统和方法 |
| US9223737B1 (en) | 2013-03-14 | 2015-12-29 | Google Inc. | Computer interconnect isolation |
| US20140328018A1 (en) * | 2013-05-03 | 2014-11-06 | Nvidia Corporation | Fanless notebook computer structure providing enhanced graphics performance and form factor |
| WO2016122480A1 (en) * | 2015-01-28 | 2016-08-04 | Hewlett-Packard Development Company, L.P. | Bidirectional lane routing |
| US9940688B2 (en) | 2015-06-04 | 2018-04-10 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Video adapter alignment |
| CN106294228B (zh) * | 2016-08-17 | 2019-06-04 | 上海兆芯集成电路有限公司 | 输入输出扩展芯片以及其验证方法 |
| US20180332219A1 (en) * | 2017-05-10 | 2018-11-15 | Fotonation Limited | Wearable vision system and method of monitoring a region |
| CN115209212B (zh) * | 2021-04-13 | 2025-01-07 | 北京小米移动软件有限公司 | 一种系统芯片、电子设备及电子设备的投屏方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6141021A (en) * | 1997-12-12 | 2000-10-31 | Intel Corporation | Method and apparatus for eliminating contention on an accelerated graphics port |
| US6275240B1 (en) * | 1999-05-27 | 2001-08-14 | Intel Corporation | Method and apparatus for maintaining load balance on a graphics bus when an upgrade device is installed |
| US6292859B1 (en) * | 1998-10-27 | 2001-09-18 | Compaq Computer Corporation | Automatic selection of an upgrade controller in an expansion slot of a computer system motherboard having an existing on-board controller |
| CN1367979A (zh) * | 1999-09-27 | 2002-09-04 | 通用仪表公司 | 图形子系统旁路方法和设备 |
| CN1430775A (zh) * | 2000-05-24 | 2003-07-16 | 先进微装置公司 | 包含数字视频储存接口用来连接到使用dma的图形总线的ramdac集成电路图形子系统 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06295214A (ja) * | 1993-04-07 | 1994-10-21 | Mitsubishi Electric Corp | システム・バス装置 |
| JPH0730570A (ja) * | 1993-07-09 | 1995-01-31 | Hitachi Ltd | データ転送システム |
| US5911056A (en) * | 1997-05-01 | 1999-06-08 | Hewlett-Packard Co. | High speed interconnect bus |
| US5991312A (en) * | 1997-11-03 | 1999-11-23 | Carrier Access Corporation | Telecommunications multiplexer |
| US6138193A (en) * | 1998-06-23 | 2000-10-24 | Compaq Computer Corporation | System for reducing noise in bus having plurality of first and second set of signals and a delay device for delaying propagation of second signals |
| US6243782B1 (en) * | 1998-12-31 | 2001-06-05 | Intel Corporation | Method and apparatus for disabling a graphics device when an upgrade device is installed |
| US6507879B1 (en) * | 1999-02-11 | 2003-01-14 | Micron Technology, Inc. | Apparatus for configuration devices on a communications channel |
| JP3895071B2 (ja) * | 1999-03-12 | 2007-03-22 | インターナショナル・ビジネス・マシーンズ・コーポレーション | バス・ブリッジ回路、情報処理システム、及びカードバス・コントローラ |
| US6624817B1 (en) * | 1999-12-31 | 2003-09-23 | Intel Corporation | Symmetrical accelerated graphics port (AGP) |
| JP2002062908A (ja) * | 2000-08-15 | 2002-02-28 | Fuji Electric Co Ltd | プログラマブルコントローラ |
-
2004
- 2004-04-23 US US10/831,440 patent/US6985152B2/en not_active Expired - Lifetime
-
2005
- 2005-04-22 TW TW094112922A patent/TWI387885B/zh not_active IP Right Cessation
- 2005-04-22 EP EP05739938A patent/EP1738275B1/en not_active Expired - Lifetime
- 2005-04-22 JP JP2007509710A patent/JP4841545B2/ja not_active Expired - Lifetime
- 2005-04-22 WO PCT/US2005/014072 patent/WO2005106697A1/en not_active Ceased
- 2005-04-22 CA CA002563833A patent/CA2563833A1/en not_active Abandoned
- 2005-04-22 CN CNB2005800175109A patent/CN100543717C/zh not_active Expired - Fee Related
- 2005-04-22 DE DE602005019037T patent/DE602005019037D1/de not_active Expired - Lifetime
- 2005-10-11 US US11/249,116 patent/US7420565B2/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6141021A (en) * | 1997-12-12 | 2000-10-31 | Intel Corporation | Method and apparatus for eliminating contention on an accelerated graphics port |
| US6292859B1 (en) * | 1998-10-27 | 2001-09-18 | Compaq Computer Corporation | Automatic selection of an upgrade controller in an expansion slot of a computer system motherboard having an existing on-board controller |
| US6275240B1 (en) * | 1999-05-27 | 2001-08-14 | Intel Corporation | Method and apparatus for maintaining load balance on a graphics bus when an upgrade device is installed |
| CN1367979A (zh) * | 1999-09-27 | 2002-09-04 | 通用仪表公司 | 图形子系统旁路方法和设备 |
| CN1430775A (zh) * | 2000-05-24 | 2003-07-16 | 先进微装置公司 | 包含数字视频储存接口用来连接到使用dma的图形总线的ramdac集成电路图形子系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7420565B2 (en) | 2008-09-02 |
| CN1961309A (zh) | 2007-05-09 |
| US20060028478A1 (en) | 2006-02-09 |
| JP4841545B2 (ja) | 2011-12-21 |
| JP2007535042A (ja) | 2007-11-29 |
| US6985152B2 (en) | 2006-01-10 |
| CA2563833A1 (en) | 2005-11-10 |
| WO2005106697A1 (en) | 2005-11-10 |
| US20050237327A1 (en) | 2005-10-27 |
| TWI387885B (zh) | 2013-03-01 |
| EP1738275A1 (en) | 2007-01-03 |
| TW200606656A (en) | 2006-02-16 |
| EP1738275A4 (en) | 2008-06-04 |
| EP1738275B1 (en) | 2010-01-20 |
| HK1099955A1 (zh) | 2007-08-31 |
| DE602005019037D1 (de) | 2010-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100543717C (zh) | 计算机系统、图形处理单元及计算机核心逻辑控制器 | |
| CN115733549B (zh) | Pcie网卡及其接口模式的切换方法、电子设备及存储介质 | |
| CN106909333B (zh) | 显示屏的配屏方法及装置 | |
| US20100017552A1 (en) | Converter and control system | |
| JP2008052718A (ja) | サブデバイスの状態情報を伝達するためのシステム、方法、コンピュータプログラム製品 | |
| CN102135810A (zh) | 资源共享装置 | |
| US5946004A (en) | Enhanced function board for use in processing image data and image processing apparatus using the same | |
| JP2020077380A (ja) | 外付け電気コネクタ及びコンピュータシステム | |
| WO2023226888A1 (zh) | 基于虚拟现实的车载通信系统及车载通信方法 | |
| CN111400240A (zh) | 电路板及人工智能边缘计算嵌入式控制器 | |
| CN103678244A (zh) | 一种不使用应用处理器的智能设备 | |
| CN114972701A (zh) | 后处理区域的确定方法、装置、计算机设备及存储介质 | |
| CN219162633U (zh) | 计算机设备及计算机系统 | |
| US11379399B2 (en) | Route demultiplexed signal pairs | |
| CN116517864A (zh) | 一种散热风扇故障检测方法、装置、电子设备及存储介质 | |
| HK1099955B (zh) | 計算機系統、圖形處理單元及計算機核心邏輯控制器 | |
| CN101676891A (zh) | 具有切换器的电子装置 | |
| CN107357415A (zh) | 双向显示及控制系统及其方法、电子装置及显示控制方法 | |
| CN105425917A (zh) | 微型服务器 | |
| CN214795758U (zh) | 用于视频处理的加固计算机 | |
| CN223829354U (zh) | 三维扫描控制系统和三维扫描仪 | |
| TWI880468B (zh) | 記憶體裝置及系統 | |
| CN105045753B (zh) | 基于fpga的pci总线控制器及控制方法 | |
| CN217506398U (zh) | 机器人集成控制器 | |
| CN219496987U (zh) | 一种ops装置及显示设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1099955 Country of ref document: HK |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: GR Ref document number: 1099955 Country of ref document: HK |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090923 |