JPH06295214A - システム・バス装置 - Google Patents
システム・バス装置Info
- Publication number
- JPH06295214A JPH06295214A JP8065893A JP8065893A JPH06295214A JP H06295214 A JPH06295214 A JP H06295214A JP 8065893 A JP8065893 A JP 8065893A JP 8065893 A JP8065893 A JP 8065893A JP H06295214 A JPH06295214 A JP H06295214A
- Authority
- JP
- Japan
- Prior art keywords
- connectors
- board
- connector
- wiring
- jumper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
【目的】 バスを切離した位置におけるバス端部と接続
された対をなすコネクタに、システムを構成するボード
を接続しない場合、そのコネクタ間を短絡すべき作業を
不要にする。 【構成】 システム・バス装置のバックプレーン１に実
装したコネクタ2a,2p,2b、2c,2q,2d、3e,2r,2fとコネク
タ2a,2b 間、2c,2d 間、2e,2f 間夫々に介装させたトラ
イステート・バッファ6a,6b,6cとを備え、トライステー
ト・バッファ6a,6b,6cを直列接続し、トライステート・
バッファ6a,6b,6cの制御端子10a,10b,10c をコネクタ2
p,2q,2rと接続するとともに、抵抗Ra,Rb,Rcを介して接
地する。
された対をなすコネクタに、システムを構成するボード
を接続しない場合、そのコネクタ間を短絡すべき作業を
不要にする。 【構成】 システム・バス装置のバックプレーン１に実
装したコネクタ2a,2p,2b、2c,2q,2d、3e,2r,2fとコネク
タ2a,2b 間、2c,2d 間、2e,2f 間夫々に介装させたトラ
イステート・バッファ6a,6b,6cとを備え、トライステー
ト・バッファ6a,6b,6cを直列接続し、トライステート・
バッファ6a,6b,6cの制御端子10a,10b,10c をコネクタ2
p,2q,2rと接続するとともに、抵抗Ra,Rb,Rcを介して接
地する。
Description
【０００１】
【産業上の利用分野】本発明は、信号を伝達するバスと
接続されたコネクタに、システムを構成するボードを接
続するようにしているシステム・バス装置に関するもの
である。
接続されたコネクタに、システムを構成するボードを接
続するようにしているシステム・バス装置に関するもの
である。
【０００２】
【従来の技術】図３は、VME バス等、従来のシステム・
バス装置の構成を示す模式的上面図である。システム・
バス装置のバックプレーン１の一側に形成した図示しな
いスロット（溝部）位置には、対をなすコネクタ2a,2b
、2c,2d 、2e,2f が一部を突出させて実装されてい
る。バックプレーン１の他側にはディジー・チェーン信
号を次段へ順次伝達するためのジャンパ3a,3b,3cが、コ
ネクタ2a,2b 、2c,2d 、2e,2f と対応させて配置されて
いる。ジャンパ3aの一端子はバス5aと接続され、他端子
はバス5iを介してジャンパ3bの一端子と接続されてい
る。
バス装置の構成を示す模式的上面図である。システム・
バス装置のバックプレーン１の一側に形成した図示しな
いスロット（溝部）位置には、対をなすコネクタ2a,2b
、2c,2d 、2e,2f が一部を突出させて実装されてい
る。バックプレーン１の他側にはディジー・チェーン信
号を次段へ順次伝達するためのジャンパ3a,3b,3cが、コ
ネクタ2a,2b 、2c,2d 、2e,2f と対応させて配置されて
いる。ジャンパ3aの一端子はバス5aと接続され、他端子
はバス5iを介してジャンパ3bの一端子と接続されてい
る。
【０００３】ジャンパ3bの他端子はバス5jを介してジャ
ンパ3cの一端子と接続されている。ジャンパ3cの他端子
はバス5hと接続されている。ジャンパ3aの一端子、他端
子は配線5b,5c を介してコネクタ2a,2b と接続され、ジ
ャンパ3bの一端子、他端子は配線5d,5e を介してコネク
タ2c,2d と接続されている。ジャンパ3cの一端子、他端
子は配線5f,5g を介してコネクタ2e,2f と接続されてい
る。コネクタ2a,2b にはシステム・バス装置に使用す
る、システムを構成するためのボード4aが接続されてお
り、ボード4a内のディジー・チェーン制御回路8aは配線
4b,4c を介してコネクタ2a,2b と接続されている。コネ
クタ2e,2f にはシステム・バス装置に使用されるシステ
ムを構成するためのボード4bが接続され、ボード4b内の
ディジー・チェーン制御回路8bは配線4f,4g を介してコ
ネクタ2e,2f と接続されている。
ンパ3cの一端子と接続されている。ジャンパ3cの他端子
はバス5hと接続されている。ジャンパ3aの一端子、他端
子は配線5b,5c を介してコネクタ2a,2b と接続され、ジ
ャンパ3bの一端子、他端子は配線5d,5e を介してコネク
タ2c,2d と接続されている。ジャンパ3cの一端子、他端
子は配線5f,5g を介してコネクタ2e,2f と接続されてい
る。コネクタ2a,2b にはシステム・バス装置に使用す
る、システムを構成するためのボード4aが接続されてお
り、ボード4a内のディジー・チェーン制御回路8aは配線
4b,4c を介してコネクタ2a,2b と接続されている。コネ
クタ2e,2f にはシステム・バス装置に使用されるシステ
ムを構成するためのボード4bが接続され、ボード4b内の
ディジー・チェーン制御回路8bは配線4f,4g を介してコ
ネクタ2e,2f と接続されている。
【０００４】次にこのシステム・バス装置の動作を説明
する。システム・バス装置のバックプレーン１に実装さ
れた例えばコネクタ2a,2b にボード4aを接続し、コネク
タ2e,2f にボード4bを接続する。ボード4aを接続したコ
ネクタ2a,2b と対応しているジャンパ3a及びボード4bを
接続したコネクタ2e,2f と対応しているジャンパ3cを非
短絡状態にする。またボードを接続していないコネクタ
2c,2d と対応しているジャンパ3bを例えばジャンパ線Ｊ
を用いて短絡状態にする。
する。システム・バス装置のバックプレーン１に実装さ
れた例えばコネクタ2a,2b にボード4aを接続し、コネク
タ2e,2f にボード4bを接続する。ボード4aを接続したコ
ネクタ2a,2b と対応しているジャンパ3a及びボード4bを
接続したコネクタ2e,2f と対応しているジャンパ3cを非
短絡状態にする。またボードを接続していないコネクタ
2c,2d と対応しているジャンパ3bを例えばジャンパ線Ｊ
を用いて短絡状態にする。
【０００５】いま、ディジー・チェーン信号ＳDCがバス
5aに伝達されると、ジャンパ3aの一端子へ伝達されて、
配線5b、コネクタ2a及び配線4bを介してボード4a内のデ
ィジー・チェーン制御回路8aへ伝達され、ディジー・チ
ェーン制御回路8aを通って、配線4c、コネクタ2b及び配
線5cを介してジャンパ3aの他端子に伝達される。更にバ
ス5iを介してジャンパ3bの一端子に伝達され、短絡され
ているジャンパ3b及びバス5jを介して、ジャンパ3cの一
端子に伝達される。そして配線5f、コネクタ2e及び配線
4fを介してボード4b内のディジー・チェーン制御回路8b
に伝達され、ディジー・チェーン制御回路8bを通って配
線4g、コネクタ2f及び配線5gを介してジャンパ3cの他端
子に伝達され、バス5hに伝達される。
5aに伝達されると、ジャンパ3aの一端子へ伝達されて、
配線5b、コネクタ2a及び配線4bを介してボード4a内のデ
ィジー・チェーン制御回路8aへ伝達され、ディジー・チ
ェーン制御回路8aを通って、配線4c、コネクタ2b及び配
線5cを介してジャンパ3aの他端子に伝達される。更にバ
ス5iを介してジャンパ3bの一端子に伝達され、短絡され
ているジャンパ3b及びバス5jを介して、ジャンパ3cの一
端子に伝達される。そして配線5f、コネクタ2e及び配線
4fを介してボード4b内のディジー・チェーン制御回路8b
に伝達され、ディジー・チェーン制御回路8bを通って配
線4g、コネクタ2f及び配線5gを介してジャンパ3cの他端
子に伝達され、バス5hに伝達される。
【０００６】このようにして、バス5aに伝達されたディ
ジー・チェーン信号ＳDCは、ディジー・チェーン制御回
路8a、ジャンパ3b及びディジー・チェーン制御回路8bを
順次通ってバス5hに伝達できる。そのためには、システ
ム・バス装置を構成した場合、ボードを接続しないコネ
クタ、ここではコネクタ2c,2d である、コネクタ2c,2d
と対応しているジャンパ3bを、短絡状態にしておき、ジ
ャンパ3bを介してディジー・チェーン信号ＳDCを、次段
のディジー・チェーン制御回路8bに伝達できるようにし
ている。
ジー・チェーン信号ＳDCは、ディジー・チェーン制御回
路8a、ジャンパ3b及びディジー・チェーン制御回路8bを
順次通ってバス5hに伝達できる。そのためには、システ
ム・バス装置を構成した場合、ボードを接続しないコネ
クタ、ここではコネクタ2c,2d である、コネクタ2c,2d
と対応しているジャンパ3bを、短絡状態にしておき、ジ
ャンパ3bを介してディジー・チェーン信号ＳDCを、次段
のディジー・チェーン制御回路8bに伝達できるようにし
ている。
【０００７】
【発明が解決しようとする課題】前述したように従来の
システム・バス装置においては、コネクタにボードを接
続しない場合は、次段へディジー・チェーン信号を伝達
することができない。そのためボードを接続しているか
否かを人為的に判断し、接続していないと判断した場合
は、ボードを接続していないコネクタに対応したジャン
パを短絡状態にする作業をしなければならず、その作業
に煩わしさがあり、またシステム・バス装置を構成する
ために長い時間を必要とする。更に、ジャンパを誤って
短絡状態にした場合にはシステム・バス装置の誤動作及
びバスに接続しているボードが損傷する虞れがある等の
問題がある。
システム・バス装置においては、コネクタにボードを接
続しない場合は、次段へディジー・チェーン信号を伝達
することができない。そのためボードを接続しているか
否かを人為的に判断し、接続していないと判断した場合
は、ボードを接続していないコネクタに対応したジャン
パを短絡状態にする作業をしなければならず、その作業
に煩わしさがあり、またシステム・バス装置を構成する
ために長い時間を必要とする。更に、ジャンパを誤って
短絡状態にした場合にはシステム・バス装置の誤動作及
びバスに接続しているボードが損傷する虞れがある等の
問題がある。
【０００８】本発明はかかる問題に鑑み、ボードを接続
しているか否かを人為的に判断して、ジャンパを短絡状
態にする作業を必要としないシステム・バス装置を提供
することを目的とする。
しているか否かを人為的に判断して、ジャンパを短絡状
態にする作業を必要としないシステム・バス装置を提供
することを目的とする。
【０００９】
【課題を解決するための手段】本発明に係るシステム・
バス装置は、システムを構成するボードを接続するコネ
クタに対応させており、コネクタとボードとの接続、非
接続の状態に応じて当該コネクタ間を非導通、導通にな
すべき回路を備える構成にする。
バス装置は、システムを構成するボードを接続するコネ
クタに対応させており、コネクタとボードとの接続、非
接続の状態に応じて当該コネクタ間を非導通、導通にな
すべき回路を備える構成にする。
【００１０】
【作用】コネクタにボードを接続すると、そのコネクタ
間を導通、非導通にする回路が非導通状態になる。コネ
クタにボードを接続しないと、そのコネクタ間を導通、
非導通にする回路が導通状態になる。これにより、ボー
ドを接続していないコネクタのコネクタ間を、人為的に
短絡状態にしなくてよい。
間を導通、非導通にする回路が非導通状態になる。コネ
クタにボードを接続しないと、そのコネクタ間を導通、
非導通にする回路が導通状態になる。これにより、ボー
ドを接続していないコネクタのコネクタ間を、人為的に
短絡状態にしなくてよい。
【００１１】
【実施例】以下本発明をその実施例を示す図面により詳
述する。図１は本発明に係るシステム・バス装置の構成
を示す模式的上面図である。システム・バス装置のバッ
クプレーン１の一側に形成した図示しないスロット（溝
部）の位置には、対をなすコネクタ2a,2p,2b、2c,2q,2
d、2e,2r,2fが一部分を突出させて実装されている。バ
ックプレーン１の他側には、ディジー・チェーン信号を
次段へ順次伝達するためのトライステート・バッファ6
a,6b,6cが、コネクタ2a,2p,2b、2c,2q,2d、2e,2r,2fと
対応させて配置されている。
述する。図１は本発明に係るシステム・バス装置の構成
を示す模式的上面図である。システム・バス装置のバッ
クプレーン１の一側に形成した図示しないスロット（溝
部）の位置には、対をなすコネクタ2a,2p,2b、2c,2q,2
d、2e,2r,2fが一部分を突出させて実装されている。バ
ックプレーン１の他側には、ディジー・チェーン信号を
次段へ順次伝達するためのトライステート・バッファ6
a,6b,6cが、コネクタ2a,2p,2b、2c,2q,2d、2e,2r,2fと
対応させて配置されている。
【００１２】トライステート・バッファ6aの入力側9aは
バス5aと接続され、その出力側11aはバス5iを介してト
ライステート・バッファ6bの入力側9bと接続されてい
る。トライステート・バッファ6bの出力側11b はバス5j
を介してトライステート・バッファ6cの入力側9cと接続
され、その出力側11c はバス5hと接続されている。トラ
イステート・バッファ6aの入力側9aは配線5bを介してコ
ネクタ2aと、出力側11aは配線5cを介してコネクタ2bと
接続されている。トライステート・バッファ6aの制御端
子10a は配線5pを介してコネクタ2pと接続され、抵抗Ra
を介して接地されている。
バス5aと接続され、その出力側11aはバス5iを介してト
ライステート・バッファ6bの入力側9bと接続されてい
る。トライステート・バッファ6bの出力側11b はバス5j
を介してトライステート・バッファ6cの入力側9cと接続
され、その出力側11c はバス5hと接続されている。トラ
イステート・バッファ6aの入力側9aは配線5bを介してコ
ネクタ2aと、出力側11aは配線5cを介してコネクタ2bと
接続されている。トライステート・バッファ6aの制御端
子10a は配線5pを介してコネクタ2pと接続され、抵抗Ra
を介して接地されている。
【００１３】トライステート・バッファ6bの入力側9bは
配線5dを介してコネクタ2cと接続され、その出力側11b
は配線5eを介してコネクタ2dと接続されている。トライ
ステート・バッファ6bの制御端子10b は配線5qを介して
コネクタ2qと接続され、抵抗Rbを介して接地されてい
る。トライステート・バッファ6cの入力側9cは配線5fを
介してコネクタ2eと接続され、出力側11c は配線5gを介
してコネクタ2fと接続されている。トライステート・バ
ッファ6cの制御端子10c は配線5rを介してコネクタ2rと
接続されている。
配線5dを介してコネクタ2cと接続され、その出力側11b
は配線5eを介してコネクタ2dと接続されている。トライ
ステート・バッファ6bの制御端子10b は配線5qを介して
コネクタ2qと接続され、抵抗Rbを介して接地されてい
る。トライステート・バッファ6cの入力側9cは配線5fを
介してコネクタ2eと接続され、出力側11c は配線5gを介
してコネクタ2fと接続されている。トライステート・バ
ッファ6cの制御端子10c は配線5rを介してコネクタ2rと
接続されている。
【００１４】コネクタ2a,2p,2bには、システム・バス装
置に使用する、システムを構成するボード4aが接続され
ており、ボード4a内のディジー・チェーン制御回路8aは
配線4b,4c を介してコネクタ2a,2b と接続されている。
ボード4a内の電源ＶC は配線7aを介してコネクタ2pと接
続されている。コネクタ2e,2f には、システムを構成す
るボード4bが接続され、ボード4b内のディジー・チェー
ン制御回路8bは、配線4f,4g を介してコネクタ2e,2f と
接続されている。ボード4b内の電源ＶC は配線7bを介し
てコネクタ2r, と接続されている。
置に使用する、システムを構成するボード4aが接続され
ており、ボード4a内のディジー・チェーン制御回路8aは
配線4b,4c を介してコネクタ2a,2b と接続されている。
ボード4a内の電源ＶC は配線7aを介してコネクタ2pと接
続されている。コネクタ2e,2f には、システムを構成す
るボード4bが接続され、ボード4b内のディジー・チェー
ン制御回路8bは、配線4f,4g を介してコネクタ2e,2f と
接続されている。ボード4b内の電源ＶC は配線7bを介し
てコネクタ2r, と接続されている。
【００１５】表１はトライステート・バッファ6a,6b,6c
夫々に共通の真理値表である。
夫々に共通の真理値表である。
【００１６】
【表１】
【００１７】トライステート・バッファ6a(6b,6c) の制
御端子10a(10b,10c)がＬレベルの場合、入力端子9a(9b,
9c) がＬ (Ｈ) レベルであると出力端子11a(11b,11c)は
Ｌ (Ｈ) レベルとなる。また制御端子10a(10b,10c)がＨ
レベルの場合、入力端子9a(9b,9cがＬレベル、Ｈレベル
に関係なく出力端子11a(11b,11c)はハイインピーダンス
になる。つまり、制御端子10a(10b,10c)がＬレベルのと
き、トライステート・バッファ6a(6b,6c) が導通し、Ｈ
レベルのとき非導通になる。
御端子10a(10b,10c)がＬレベルの場合、入力端子9a(9b,
9c) がＬ (Ｈ) レベルであると出力端子11a(11b,11c)は
Ｌ (Ｈ) レベルとなる。また制御端子10a(10b,10c)がＨ
レベルの場合、入力端子9a(9b,9cがＬレベル、Ｈレベル
に関係なく出力端子11a(11b,11c)はハイインピーダンス
になる。つまり、制御端子10a(10b,10c)がＬレベルのと
き、トライステート・バッファ6a(6b,6c) が導通し、Ｈ
レベルのとき非導通になる。
【００１８】次にこのように構成したシステム・バス装
置の動作を説明する。いま、システム・バス装置のバッ
クプレーン１に実装しているコネクタ2a,2p,2bにボード
4aを接続すると、電源ＶC の電圧が配線7a、コネクタ2
p、配線5pを介してトライステート・バッファ6aの制御
端子10a に与えられて、表１に示す如くトライステート
・バッファ6aの出力端子11a はハイインピーダンス、即
ちトライステート・バッファ6aは非導通状態になる。ま
たディジー・チェーン制御回路8aが配線4b,4c を介して
コネクタ2a,2b と接続される。
置の動作を説明する。いま、システム・バス装置のバッ
クプレーン１に実装しているコネクタ2a,2p,2bにボード
4aを接続すると、電源ＶC の電圧が配線7a、コネクタ2
p、配線5pを介してトライステート・バッファ6aの制御
端子10a に与えられて、表１に示す如くトライステート
・バッファ6aの出力端子11a はハイインピーダンス、即
ちトライステート・バッファ6aは非導通状態になる。ま
たディジー・チェーン制御回路8aが配線4b,4c を介して
コネクタ2a,2b と接続される。
【００１９】同様にしてコネクタ2e,2r,2fにボード4bを
接続すると、電源ＶC の電圧が配線7b、コネクタ2r、配
線5rを介してトライステート・バッファ6cの制御端子10
c に与えられて、トライステート・バッファ6cの出力端
子11c はハイインピーダンス、即ちトライステート・バ
ッファ6cは非導通状態になる。またディジー・チェーン
制御回路8bが配線4f,4g を介してコネクタ2e,2f と接続
される。
接続すると、電源ＶC の電圧が配線7b、コネクタ2r、配
線5rを介してトライステート・バッファ6cの制御端子10
c に与えられて、トライステート・バッファ6cの出力端
子11c はハイインピーダンス、即ちトライステート・バ
ッファ6cは非導通状態になる。またディジー・チェーン
制御回路8bが配線4f,4g を介してコネクタ2e,2f と接続
される。
【００２０】一方、ボードを接続していないコネクタ2
c,2q,2dは開放されたままであり、トライステート・バ
ッファ6bの制御端子10b は抵抗Rbを介して接地される。
そのため表１に示す如くトライステート・バッファ6bの
出力端子11b は入力端子9bの信号レベルと同レベルに、
即ちトライステート・バッファ6bは導通状態になる。
c,2q,2dは開放されたままであり、トライステート・バ
ッファ6bの制御端子10b は抵抗Rbを介して接地される。
そのため表１に示す如くトライステート・バッファ6bの
出力端子11b は入力端子9bの信号レベルと同レベルに、
即ちトライステート・バッファ6bは導通状態になる。
【００２１】ここで、バス5aにディジー・チェーン信号
ＳDCが伝達されると、トライステート・バッファ6aは非
導通状態であるから、ディジー・チェーンＳDCは、配線
5b、コネクタ2a、配線4bを介してボード4a内のディジー
・チェーン制御回路8aへ伝達される。そしてディジー・
チェーン制御回路8aを通って、配線4c、コネクタ2b、配
線5cを介してトライステート・バッファ6aの出力側11a
に伝達され、バス5iを介してトライステート・バッファ
6bの入力側9bに伝達される。トライステート・バッファ
6bは導通状態にあるため、トライステート・バッファ6b
を通り、バス5jを介してトライステート・バッファ6cの
入力側9cに伝達される。トライステート・バッファ6cは
非導通状態であるから、配線5f、コネクタ2f、配線4eを
介してボード4b内のディジー・チェーン制御回路8bに伝
達される。そしてディジー・チェーン制御回路8bを通っ
て、配線4f、コネクタ2f、配線5gを介してトライステー
ト・バッファ6cの出力側11c に伝達されて、バス5hに伝
達される。
ＳDCが伝達されると、トライステート・バッファ6aは非
導通状態であるから、ディジー・チェーンＳDCは、配線
5b、コネクタ2a、配線4bを介してボード4a内のディジー
・チェーン制御回路8aへ伝達される。そしてディジー・
チェーン制御回路8aを通って、配線4c、コネクタ2b、配
線5cを介してトライステート・バッファ6aの出力側11a
に伝達され、バス5iを介してトライステート・バッファ
6bの入力側9bに伝達される。トライステート・バッファ
6bは導通状態にあるため、トライステート・バッファ6b
を通り、バス5jを介してトライステート・バッファ6cの
入力側9cに伝達される。トライステート・バッファ6cは
非導通状態であるから、配線5f、コネクタ2f、配線4eを
介してボード4b内のディジー・チェーン制御回路8bに伝
達される。そしてディジー・チェーン制御回路8bを通っ
て、配線4f、コネクタ2f、配線5gを介してトライステー
ト・バッファ6cの出力側11c に伝達されて、バス5hに伝
達される。
【００２２】このようにして、ボード4a,4b をコネクタ
2a,2p,2b、2e,2r,2fに接続すると、そのコネクタ2a,2p,
2b、2e,2r,2fと対応しているトライステート・バッファ
6a,6c はいずれも非導通状態になり、またボード4a,4b
を接続していないコネクタ2c,2q,2dと対応しているトラ
イステート・バッファ6bは導通状態になって、ディジー
・チェーン信号をバス5i,5j,5hへ順次伝達できる状態が
得られる。
2a,2p,2b、2e,2r,2fに接続すると、そのコネクタ2a,2p,
2b、2e,2r,2fと対応しているトライステート・バッファ
6a,6c はいずれも非導通状態になり、またボード4a,4b
を接続していないコネクタ2c,2q,2dと対応しているトラ
イステート・バッファ6bは導通状態になって、ディジー
・チェーン信号をバス5i,5j,5hへ順次伝達できる状態が
得られる。
【００２３】したがって、ボードを接続しているか否か
を判断してボードを接続していないコネクタと対応して
いるジャンパを人為的に短絡状態にする等の従来のよう
な煩わしい作業を要せず、システム・バス装置を構成す
るための時間を短縮できる。また、短絡させるべきジャ
ンパを誤判断する虞れがなく、システム・バス装置の誤
動作及びボードの損傷を未然に防止できる。そして、シ
ステム・バス装置を構成するのに煩わしさがなく、信頼
性が高いシステム・バス装置を提供できる。
を判断してボードを接続していないコネクタと対応して
いるジャンパを人為的に短絡状態にする等の従来のよう
な煩わしい作業を要せず、システム・バス装置を構成す
るための時間を短縮できる。また、短絡させるべきジャ
ンパを誤判断する虞れがなく、システム・バス装置の誤
動作及びボードの損傷を未然に防止できる。そして、シ
ステム・バス装置を構成するのに煩わしさがなく、信頼
性が高いシステム・バス装置を提供できる。
【００２４】
【発明の効果】以上詳述したように、本発明のシステム
・バス装置は、コネクタにボードを接続しない場合は、
そのコネクタ間を導通、非導通にする回路が導通状態
に、ボードを接続した場合は、非導通状態になすべくし
たから、従来のように、コネクタにボードを接続してい
るか、否かを判断しボードを接続していないコネクタと
対応するジャンパを短絡状態にする煩わしい作業を必要
とせず、システム・バス装置を構成するための時間を短
縮できる。また、短絡させるべきジャンパを誤判断する
虞れもないから、システム・バス装置の誤動作及びボー
ドの損傷を未然に防止できる等、本発明は優れた効果を
奏する。
・バス装置は、コネクタにボードを接続しない場合は、
そのコネクタ間を導通、非導通にする回路が導通状態
に、ボードを接続した場合は、非導通状態になすべくし
たから、従来のように、コネクタにボードを接続してい
るか、否かを判断しボードを接続していないコネクタと
対応するジャンパを短絡状態にする煩わしい作業を必要
とせず、システム・バス装置を構成するための時間を短
縮できる。また、短絡させるべきジャンパを誤判断する
虞れもないから、システム・バス装置の誤動作及びボー
ドの損傷を未然に防止できる等、本発明は優れた効果を
奏する。
【図１】本発明に係るシステム・バス装置の構成を示す
模式的上面図である。
模式的上面図である。
【図２】従来のシステム・バス装置の構成を示す模式的
上面図である。
上面図である。
１ バックプレーン 2a,2b 〜2f,2p,2q,2r コネクタ 4a,4b ボード 6a,6b,6c トライステート・バッファ 8a,8b ディジー・チェーン制御回路 ＶC 電源
Claims (1)
- 【請求項１】 信号を伝達するバスの切離し位置におけ
るバス端部と接続された対をなすコネクタを設けてお
り、該コネクタにシステムを構成するボードを接続する
ことにより、該ボード内の回路を前記バスに介装させる
ようにしているシステム・バス装置において、前記コネ
クタと前記ボードとの接続、非接続の状態に応じて、当
該コネクタ間を非導通、導通になすべき回路を備えてい
ることを特徴とするシステム・バス装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8065893A JPH06295214A (ja) | 1993-04-07 | 1993-04-07 | システム・バス装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8065893A JPH06295214A (ja) | 1993-04-07 | 1993-04-07 | システム・バス装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06295214A true JPH06295214A (ja) | 1994-10-21 |
Family
ID=13724465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8065893A Pending JPH06295214A (ja) | 1993-04-07 | 1993-04-07 | システム・バス装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06295214A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009009559A (ja) * | 2007-05-29 | 2009-01-15 | Schneider Electric Industries Sas | 伝送バスとモジュール間のポイント・ツー・ポイント通信の制御装置 |
| JP4841545B2 (ja) * | 2004-04-23 | 2011-12-21 | エヌヴィディア コーポレイション | ブリッジコントローラを用いないポイントツーポイントバスブリッジング |
| CN104597864A (zh) * | 2014-11-27 | 2015-05-06 | 中国电子科技集团公司第三十八研究所 | 一种用于rs422总线的节点装置及其总线接入方法 |
-
1993
- 1993-04-07 JP JP8065893A patent/JPH06295214A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4841545B2 (ja) * | 2004-04-23 | 2011-12-21 | エヌヴィディア コーポレイション | ブリッジコントローラを用いないポイントツーポイントバスブリッジング |
| JP2009009559A (ja) * | 2007-05-29 | 2009-01-15 | Schneider Electric Industries Sas | 伝送バスとモジュール間のポイント・ツー・ポイント通信の制御装置 |
| CN104597864A (zh) * | 2014-11-27 | 2015-05-06 | 中国电子科技集团公司第三十八研究所 | 一种用于rs422总线的节点装置及其总线接入方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5909464A (en) | Serial communications interface that supports multiple interface standards | |
| EP0226765B1 (en) | Variable length backplane bus | |
| US4920339A (en) | Switchable bus termination and address selector | |
| US4490775A (en) | Universal programmable interface | |
| US4468612A (en) | Arrangement for indicating when different types of electrical components are interconnected | |
| US20050186807A1 (en) | Apparatus inteconnecting circuit board and mezzanine card or cards | |
| EP0693730A1 (en) | Switchable differential terminator | |
| EP0923277B1 (en) | Printed circuit board | |
| US4042832A (en) | Logic board interlock indication apparatus | |
| US5483573A (en) | Electric circuit connector with auto-termination | |
| JPH06295214A (ja) | システム・バス装置 | |
| JPH096498A (ja) | 複数のマルチコネクタの自動終端 | |
| US6249832B1 (en) | Computer system bus termination for an intel slot 2 bus | |
| JPH06242864A (ja) | 接続方式 | |
| US5293498A (en) | Arrangement of designation of drive element number using mother boards | |
| US6121777A (en) | Apparatus for detecting at least one property of a cable | |
| US4792920A (en) | Interface providing impedance matching by selective connection of a resistor array to a power supply | |
| JP3008198B2 (ja) | アダプタ | |
| EP0520634A1 (en) | Communications medium having a dual active/passive bus | |
| JPH0817277B2 (ja) | プリント基板ユニット | |
| JPS6347022B2 (ja) | ||
| JP2508580B2 (ja) | バス終端制御システム | |
| JPH06267622A (ja) | パッケージ間信号伝送装置 | |
| KR950022417A (ko) | 원격 라인 테스트 기능을 가진 케이블 관리 시스템 | |
| JPH1195883A (ja) | 通信制御装置及びインタフェースケーブル |