CN101192581A - 半导体装置及半导体封装体 - Google Patents

半导体装置及半导体封装体 Download PDF

Info

Publication number
CN101192581A
CN101192581A CNA2007101626277A CN200710162627A CN101192581A CN 101192581 A CN101192581 A CN 101192581A CN A2007101626277 A CNA2007101626277 A CN A2007101626277A CN 200710162627 A CN200710162627 A CN 200710162627A CN 101192581 A CN101192581 A CN 101192581A
Authority
CN
China
Prior art keywords
semiconductor device
electrode
semiconductor
bump
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101626277A
Other languages
English (en)
Other versions
CN101192581B (zh
Inventor
山本洋
武市英司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Publication of CN101192581A publication Critical patent/CN101192581A/zh
Application granted granted Critical
Publication of CN101192581B publication Critical patent/CN101192581B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/43—Layouts of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/077—Connecting of TAB connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/701—Tape-automated bond [TAB] connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种半导体装置及半导体封装体，通过有效活用凸块电极下部的区域，可以有助于半导体装置的小型化，而且不会破坏钝化膜的平坦性。作为解决手段，半导体装置在最上层布线的一部分上具有电极焊盘，该半导体装置包括：形成于所述电极焊盘上的钝化膜；以及形成于所述钝化膜上并与所述电极焊盘电连接的外部连接用的凸块电极。并且，所述电极焊盘形成得小于所述凸块电极。另外，使所述最上层布线的一部分形成于所述凸块电极的下部。

Description

半导体装置及半导体封装体
技术领域
本发明涉及一种形成凸块(bump)电极作为外部端子并进行TCP(Tape Carrier Package，带载封装)或COF(Chip On Film，覆晶膜)安装的半导体装置，特别涉及具有狭小间距的多个凸块电极的LCD(LiquidCrystal Display，液晶显示)驱动器用封装体。
背景技术
进行TCP安装的产品利用TAB(Tape Automated Bonding)技术装配。在半导体芯片的主表面形成有作为外部端子的凸块电极，该半导体芯片以内引线接合(inner lead bonding)方式接合在膜载体上。膜载体为形成有重复布线图案的尺寸较长的带状。膜载体具有内引线露出的器件孔和外引线，并根据每个器件孔被自动送出。半导体芯片被定位在器件孔的预定位置，凸块电极和内引线通过热压接等技术进行接合。然后，在半导体芯片的电路基板的必要部位接合外引线。
图1是表示以往的半导体装置的凸块电极的周边结构的俯视图(A)和剖面图(B)。半导体装置12包括具有通过层间绝缘膜相互绝缘的多个布线层(未图示)的半导体芯片11、和设于其最上层布线的一部分上的电极焊盘22。在电极焊盘22上形成有开口小于后述凸块电极14的钝化膜24。在钝化膜24上形成有通过开口与电极焊盘22连接的下凸块金属23。凸块电极14通过下凸块金属23与电极焊盘22连接。在凸块电极14上，膜载体的内引线18通过热压接连接在凸块电极14上。
为了确保钝化膜24的平坦性，电极焊盘22形成得大于凸块电极14。其结果，凸块电极14形成相对于电极焊盘22而言完全被其覆盖的状态。
在专利文献1(日本专利第2919488号公报)中公开了与本发明相关的技术。
专利文献1  日本专利第2919488号公报
近年来，随着半导体芯片的小型化发展，电极焊盘相对芯片面积所占比率增大，从成本上讲导致了竞争力的下降。但是，为了确保与内引线之间的接触面积，减小凸块电极自身是很困难的。
在图1所示的以往的半导体装置中，为了确保钝化膜24的平坦性，不得不使电极焊盘22大于凸块电极14，不能有效活用凸块电极14下方的区域，结果，妨碍半导体装置的小型化。
发明内容
本发明就是为了解决上述问题而提出的，其目的在于，提供一种半导体装置及半导体封装体，通过有效活用凸块电极下方的区域，可以有助于半导体装置的小型化，而且不会破坏钝化膜的平坦性。
为了解决上述问题，本发明的第一方式提供一种在最上层布线的一部分上具有电极焊盘的半导体装置，该半导体装置包括：钝化膜，其形成于所述电极焊盘上，并具有开口部；以及外部连接用的凸块电极，其形成于所述钝化膜上，通过所述开口部与所述电极焊盘电连接。并且，所述电极焊盘形成得小于所述凸块电极。另外，使所述最上层布线的一部分形成于所述凸块电极的下部。在此，“最上层布线”在布线层为一层时指该布线层，在布线层为多层时指通过层间绝缘膜相互绝缘的布线层中最上方的布线层。
本发明的第二方式提供一种具有上述半导体装置的半导体封装体，其特征在于，该半导体封装体具有支撑在绝缘膜上的多个引线，且该半导体封装体使用将所述引线的端部作为内引线与所述凸块电极连接的膜载体进行制造。
根据本发明，可以在以往形成有电极焊盘的区域的一部分中布局内部布线，可以缩小芯片尺寸。此时，可以通过内部布线的形成确保钝化膜的平坦性，不需要在凸块电极下方形成虚设布线等的特殊设计，可以抑制制造步骤的复杂化及制造成本的上升。
通过确保钝化膜的平坦性，凸块电极自身的平坦性提高，与在该凸块电极上通过热压接等连接的内引线之间的连接性提高。并且，可以抑制在钝化膜与凸块电极之间形成间隙，可以降低因混入异物造成的短路的可能性。
附图说明
图1是表示以往的半导体装置的凸块电极的周边结构的俯视图(A)和剖面图(B)。
图2是表示本发明涉及的半导体封装体的侧视图。
图3是表示本发明的第1实施例涉及的半导体装置的凸块电极的周边结构的俯视图(A)和剖面图(B)。
图4是表示本发明的第1实施例涉及的半导体装置的凸块电极的周边结构的俯视图，表示凸块电极下方的电极焊盘和布线的布局。
图5是表示本发明的第2实施例涉及的半导体装置的凸块电极的周边结构的俯视图，表示凸块电极下方的电极焊盘和布线的布局。
图6是表示本发明的第3实施例涉及的半导体装置的凸块电极的周边结构的俯视图，表示凸块电极下方的电极焊盘和布线的布局。
符号说明
100半导体封装体；112半导体装置；114、214、314凸块电极；118内引线；116绝缘膜；120树脂部件；122、222、322电极焊盘；123下凸块金属；124、224、324钝化膜；130、230、330内部布线；232电源布线。
具体实施方式
图2是表示本发明涉及的半导体封装体的侧视图。半导体封装体100包括：半导体装置112，其具有通过层间绝缘膜相互绝缘的多个布线层的半导体芯片111和设于其最上层布线的一部分上的电极焊盘122；支撑在绝缘膜116上的多个引线118；以及保护半导体装置112的表面和内引线118的树脂部件120。这样构成的半导体封装体使用具有与凸块电极114连接的内引线118的膜载体进行制造。
半导体芯片111例如是LCD驱动器芯片。LCD驱动器芯片有时形成为具有设置多个半导体元件构成的半导体集成电路的一边为其他边的五倍以上的较长的长方形。LCD驱动器芯片内部的半导体集成电路虽然没有图示，但是包括被输入信号数据的输入电路部、利用RAM(RandomAccess Memory)等构成的存储部、作为数据处理部的利用栅极阵列等构成的逻辑电路部、和包括锁定电路在内的进行信号输出的输出电路部等，半导体集成电路构成为使各部分相关。并且，半导体芯片111对应于输入电路部、输出电路部而具有狭小间距的多个凸块电极114。尤其输出电路部侧的凸块电极114的排列间距更狭小，数量也更多。
膜载体116、118具有支撑在绝缘膜116上的多个引线118。膜载体具有使引线118露出形成为内引线的器件孔。内引线118分别连接在半导体装置112的凸块电极114上。内引线118与凸块电极114之间的连接使用公知的TAB技术。即，膜载体116、118根据每个器件孔被自动送出，半导体装置112被定位在器件孔的预定位置。然后，使用接合工具，利用热压接等技术一并接合凸块电极114和内引线118。然后，形成从半导体装置112端部包括附近的绝缘膜116的一部分而覆盖内引线118的树脂部件120。
绝缘膜116例如可以使用聚酰亚胺膜，其厚度在100μm以下，例如约为70μm～80μm。绝缘膜116上的引线118的厚度在30μm以下，例如约为10μm～20μm。
图3是表示本发明的第1实施例涉及的半导体装置112的凸块电极的周边结构的俯视图(A)和剖面图(B)。图4是表示本发明的第1实施例涉及的半导体装置112的凸块电极的周边结构的俯视图，表示凸块电极下方的电极焊盘和布线的布局。半导体装置112包括：钝化膜124，其形成在电极焊盘122上，并具有开口部；以及外部连接用的凸块电极114，其形成在钝化膜124上，通过该钝化膜124的开口部与电极焊盘122电连接。并且，使半导体芯片111的最上层布线的一部分130形成于凸块电极114的下部。
在钝化膜124上形成有小于凸块电极114的开口，并形成有通过该开口与电极焊盘122连接的下凸块金属123。凸块电极114通过下凸块金属123与电极焊盘122连接。在凸块电极114上，膜载体的内引线118通过热压接与凸块电极114连接。
关于形成下凸块金属123的材质，可以使用镍、Ti/Pt、TiW/Au等。关于形成钝化膜124的材质，可以使用氧化膜、氮化膜、聚酰亚胺等。另外，还可以在钝化膜124上形成聚酰亚胺等的晶片涂层。关于形成电极焊盘122的材质，可以使用Al、Al-Si、Al-Si-Cu、Cu等。
关于凸块电极118，可以使用金、银、铜、镍、焊锡等。关于凸块电极114的大小，例如可以形成为20μm×60μm～50μm×100μm的矩形。并且，凸块间距离在10μm以上，凸块间距约为30μm～60μm。
例如，在由金形成凸块电极114时，在半导体基板上形成电极焊盘122和钝化膜124后，在电极焊盘122和钝化膜124上形成TiW/Au积层等的屏蔽金属123。然后，在屏蔽金属123上涂覆抗蚀剂(未图示)形成抗蚀剂图案。抗蚀剂图案在电极焊盘122上方具有预定的开口。然后，按照抗蚀剂图案，利用电镀法形成镀金。然后，去除抗蚀剂图案，以电极焊盘122上的镀金形状为掩模，蚀刻去除钝化膜124上的多余的屏蔽金属123。
另外，关于半导体芯片111的多层布线的嵌入和平坦化用层间绝缘膜，可以使用TEOS(四乙氧基硅烷、原硅酸四乙基)膜、BPSG(BoronPhospho Silicate Glass)膜、PSG膜、SOG膜。这些层间绝缘膜可以利用CVD、溅射、等离子CVD、涂覆法等形成为例如厚度10000。
在本实施例中，电极焊盘122形成得小于凸块电极114。电极焊盘122的面积减小，相应地布线区域增加。因此，在凸块电极114的下部布局内部布线130作为最上层布线。由于内部布线130的存在，钝化膜124的平坦性不会被破坏。并且，通过规律地配置内部布线130，钝化膜124的平坦性进一步提高。不需要在凸块电极114下方形成虚设布线等的特殊设计，可以抑制制造步骤的复杂化及制造成本的上升。
在本实施例中，使内部布线130形成为在一个方向平行延伸的线状，但形状和方向可以根据半导体芯片的功能和其他限制适当变更。
图5是表示本发明的第2实施例涉及的半导体装置的凸块电极214的周边结构的俯视图，表示凸块电极214下方的电极焊盘222和布线230、232的布局。在本实施例中，电极焊盘222偏离凸块电极214的正下方配置在端部。并且，内部布线230形成为横穿该电极焊盘222。通过将电极焊盘222配置在端部，在凸块电极下部形成有较大的空闲区域，在该区域形成配置较粗的电源布线232。像本实施例这样，通过将较粗的布线232配置在钝化膜224的下部，钝化膜224的平坦性进一步提高。
图6是表示本发明的第3实施例涉及的半导体装置的凸块电极314的周边结构的俯视图，表示凸块电极314下方的电极焊盘322和布线330的布局。在本实施例中，电极焊盘322偏离凸块电极314的正下方配置在端部。并且，内部布线330形成为横穿该电极焊盘322。本实施例适用于在形成凸块电极314时不要求钝化膜324的较高平坦性的情况。
以上使用实施例说明了本发明，但本发明不限于这些实施例，可以在权利要求公开的技术构思的范围内进行各种设计变更。例如，关于凸块电极，可以使用矩形以外(圆形、椭圆形、三角形等)形状的凸块电极。并且，形成于半导体芯片的布线层的数量不会给本发明的效果带来影响。另外，本发明不仅适用于LCD驱动器芯片，也可以适用于使用凸块电极的各种半导体装置。

Claims (6)

1.一种半导体装置，该半导体装置在最上层布线的一部分上具有电极焊盘，该半导体装置的特征在于，该半导体装置包括：
钝化膜，其形成于所述电极焊盘上，并具有开口部；以及
外部连接用的凸块电极，其形成于所述钝化膜上，通过所述开口部与所述电极焊盘电连接，
所述电极焊盘形成得小于所述凸块电极，
所述最上层布线的一部分形成于所述凸块电极的下部。
2.根据权利要求1所述的半导体装置，其特征在于，所述半导体装置是LCD驱动器用芯片。
3.根据权利要求1或2所述的半导体装置，其特征在于，电源布线形成于所述凸块电极的下部。
4.一种半导体封装体，该半导体封装体具有权利要求1所述的半导体装置，该半导体封装体的特征在于，该半导体封装体具有支撑在绝缘膜上的多个引线，且该半导体封装体使用将所述引线的端部作为内引线与所述凸块电极连接的膜载体进行制造。
5.根据权利要求4所述的半导体封装体，其特征在于，所述内引线与所述凸块电极通过热压接进行连接。
6.根据权利要求4或5所述的半导体封装体，其特征在于，该半导体封装体具有保护所述半导体装置和所述内引线的树脂部件。
CN2007101626277A 2006-11-28 2007-10-15 半导体装置及半导体封装体 Active CN101192581B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006319417 2006-11-28
JP2006319417A JP4293563B2 (ja) 2006-11-28 2006-11-28 半導体装置及び半導体パッケージ
JP2006-319417 2006-11-28

Publications (2)

Publication Number Publication Date
CN101192581A true CN101192581A (zh) 2008-06-04
CN101192581B CN101192581B (zh) 2012-07-04

Family

ID=39462817

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101626277A Active CN101192581B (zh) 2006-11-28 2007-10-15 半导体装置及半导体封装体

Country Status (3)

Country Link
US (2) US20080122082A1 (zh)
JP (1) JP4293563B2 (zh)
CN (1) CN101192581B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449575A (zh) * 2015-08-07 2017-02-22 晶宏半导体股份有限公司 半导体装置的凸块结构

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5544872B2 (ja) 2009-12-25 2014-07-09 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US8508043B2 (en) * 2011-11-16 2013-08-13 International Business Machines Corporation Metal pad structure for thickness enhancement of polymer used in electrical interconnection of semiconductor die to semiconductor chip package substrate with solder bump
JP6054612B2 (ja) 2012-03-06 2016-12-27 ラピスセミコンダクタ株式会社 半導体集積装置
KR102543869B1 (ko) * 2018-08-07 2023-06-14 삼성전자주식회사 반도체 장치 및 이를 포함하는 반도체 패키지
KR102843099B1 (ko) * 2019-07-12 2025-08-06 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63318742A (ja) 1987-06-22 1988-12-27 Hitachi Ltd 半導体集積回路装置及びその製造方法
US5220199A (en) * 1988-09-13 1993-06-15 Hitachi, Ltd. Semiconductor integrated circuit device in which a semiconductor chip is mounted with solder bumps for mounting to a wiring substrate
JP2919488B2 (ja) 1989-07-05 1999-07-12 株式会社日立製作所 半導体集積回路装置
JP2531382B2 (ja) * 1994-05-26 1996-09-04 日本電気株式会社 ボ―ルグリッドアレイ半導体装置およびその製造方法
JP3484554B2 (ja) * 1995-02-28 2004-01-06 日本テキサス・インスツルメンツ株式会社 半導体装置
JP3487173B2 (ja) * 1997-05-26 2004-01-13 セイコーエプソン株式会社 Ｔａｂ用テープキャリア、集積回路装置及び電子機器
US6118180A (en) * 1997-11-03 2000-09-12 Lsi Logic Corporation Semiconductor die metal layout for flip chip packaging
JP2002198374A (ja) * 2000-10-16 2002-07-12 Sharp Corp 半導体装置およびその製造方法
JP2004214594A (ja) * 2002-11-15 2004-07-29 Sharp Corp 半導体装置およびその製造方法
JP2006041328A (ja) 2004-07-29 2006-02-09 Seiko Epson Corp 半導体装置及びその製造方法、ｌｃｄドライバ用パッケージ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449575A (zh) * 2015-08-07 2017-02-22 晶宏半导体股份有限公司 半导体装置的凸块结构
CN106449575B (zh) * 2015-08-07 2020-07-24 晶宏半导体股份有限公司 半导体装置的凸块结构

Also Published As

Publication number Publication date
CN101192581B (zh) 2012-07-04
US20140138820A1 (en) 2014-05-22
US9196580B2 (en) 2015-11-24
JP2008135486A (ja) 2008-06-12
JP4293563B2 (ja) 2009-07-08
US20080122082A1 (en) 2008-05-29

Similar Documents

Publication Publication Date Title
US10818601B1 (en) Semiconductor device and method of manufacturing the same
CN100536119C (zh) 半导体器件及其制造方法
JP4308671B2 (ja) ワイヤボンドパッドを有する半導体装置とその製作方法
US6927156B2 (en) Apparatus and method extending flip-chip pad structures for wirebonding on low-k dielectric silicon
JP4094656B2 (ja) 半導体装置
CN100593232C (zh) 制造倒装芯片器件的结构和方法
CN108511410B (zh) 半导体装置
US7183660B2 (en) Tape circuit substrate and semicondutor chip package using the same
US10586777B2 (en) Semiconductor device and method of manufacturing the same
CN101192581B (zh) 半导体装置及半导体封装体
CN101192609A (zh) 半导体集成电路及其制造方法
CN100505224C (zh) 半导体装置及半导体芯片
CN117641723A (zh) 印刷电路板
CN1901149B (zh) 半导体装置及其制造方法
CN101673717A (zh) 半导体装置
JP5259674B2 (ja) 半導体装置
JP2000091496A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: OKI SEMICONDUCTOR CO., LTD.

Free format text: FORMER OWNER: OKI ELECTRIC INDUSTRY CO., LTD.

Effective date: 20131127

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP03 Change of name, title or address

Address after: Kanagawa

Patentee after: LAPIS SEMICONDUCTOR Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: OKI Semiconductor Corp.

TR01 Transfer of patent right

Effective date of registration: 20131127

Address after: Tokyo, Japan

Patentee after: OKI Semiconductor Corp.

Address before: Tokyo, Japan

Patentee before: Oki Electric Industry Co.,Ltd.