CN101258564A - 芯片电阻器及其制造方法 - Google Patents

芯片电阻器及其制造方法 Download PDF

Info

Publication number
CN101258564A
CN101258564A CNA2006800324729A CN200680032472A CN101258564A CN 101258564 A CN101258564 A CN 101258564A CN A2006800324729 A CNA2006800324729 A CN A2006800324729A CN 200680032472 A CN200680032472 A CN 200680032472A CN 101258564 A CN101258564 A CN 101258564A
Authority
CN
China
Prior art keywords
electrodes
insulating substrate
electrode
chip resistor
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800324729A
Other languages
English (en)
Other versions
CN101258564B (zh
Inventor
塚田虎之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN101258564A publication Critical patent/CN101258564A/zh
Application granted granted Critical
Publication of CN101258564B publication Critical patent/CN101258564B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C13/00—Resistors not provided for elsewhere
    • H01C13/02—Structural combinations of resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/01—Mounting; Supporting
    • H01C1/012—Mounting; Supporting the base extending along and imparting rigidity or reinforcement to the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points specially adapted for resistors; Arrangements of terminals or tapping points on resistors
    • H01C1/142—Terminals or tapping points specially adapted for resistors; Arrangements of terminals or tapping points on resistors the terminals or tapping points being coated on the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003—Thick film resistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making
    • Y10T29/49099—Coating resistive material on a base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making
    • Y10T29/49101—Applying terminal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)
  • Details Of Resistors (AREA)

Abstract

本发明提供的芯片电阻器(1)，由形成为芯片型的绝缘基板(2)；在绝缘基板(2)的两端形成的一对端子电极(3、4)；在绝缘基板(2)的表面并列地配置于一对的端子电极(3、4)之间而形成的多个电阻膜(5)；和在绝缘基板(2)的表面以覆盖各电阻膜(5)的方式形成的覆盖涂层构成。一方的端子电极(3)，由在绝缘基板(3、4)的表面以与每一个电阻膜(5)独立地连接的方式形成的个别上面电极(8)；和在绝缘基板(2)的一方的侧面以与全部各个别上面电极(8)都连接的方式形成的侧面电极(9)构成。

Description

芯片电阻器及其制造方法
技术领域
本发明涉及在形成为芯片型的绝缘基板的表面形成电阻膜而构成的芯片电阻器及其制造方法。
背景技术
现有技术中，这种芯片电阻器如在专利文献1中所述，在形成为芯片型的绝缘基板的两端设置有一对端子电极。在绝缘基板的上表面形成有与一对端子电极电连接的电阻膜。该芯片电阻器通过钎焊等安装于印刷基板等。
当对安装有芯片电阻器的印刷基板等供给电源电压时，在一对端子电极之间也被供给该电压。芯片电阻器，由于在一对端子电极之间形成有一个电阻膜，所以供给在一对端子电极之间的电力全部集中于上述电阻膜。因此，在该电阻膜上，由于供给电力集中引起温度上升，存在芯片电阻器很难应用于被供给有大电力的回路中的问题。
在此，考虑了在绝缘基板的上表面，在一对端子电极之间并列地配置有多个电阻膜。利用该结构，供给给一对端子电极的电力分散在各电阻膜上。因此，能够抑制各电阻膜的温度上升，使芯片电阻器也能够应用于被供给有大电力的回路中。
在芯片电阻器的电阻膜的表面上刻有修整槽。由此，调整芯片电阻器，使一对端子电极间的电阻值进入规定的容许范围内。
在芯片电阻器是在一对端子电极间并列地配置有多个电阻膜的结构的情况下，由于各电阻膜分别与一对端子电极电连接，使各电阻膜的修整槽的切深尺寸在各电阻膜中相等或大致相等极为困难。换句话说，使各电阻膜的电阻值相同或大致相同很困难。因此，在各电阻膜中电阻值大的一部分电阻膜中，产生温度上升大的不良状况。
专利文献1：特开2000-133507号公报。
发明内容
本发明是鉴于上述问题而提出，其目的是提供能够抑制在一部分的电阻膜中温度上升较大的芯片电阻器及其制造方法。
根据本发明的第一方面提供的芯片电阻器，由构成为芯片型的绝缘基板；在该绝缘基板的两端形成的一对端子电极；在所述绝缘基板的表面上并列地配置于所述一对端子电极之间而形成的多个电阻膜；和在所述绝缘基板的表面上以覆盖所述各电阻膜的方式形成的覆覆盖涂层构成，该芯片电阻器的特征在于：所述一对端子电极中的至少一个端子电极，由在所述绝缘基板的表面，按照与每个所述电阻膜独立连接的方式形成的个别上面电极；和在所述绝缘基板的一个侧面，按照与全部所述各个别上面电极连接的方式形成的侧面电极构成。
优选，所述一对端子电极中的另一个端子电极，由在所述绝缘基板的表面，按照与每个所述电阻膜独立连接的方式形成的个别上面电极；和在所述绝缘基板的另一侧面，按照与全部所述各个别上面电极连接的方式形成的侧面电极构成。
优选，在所述各个别上面电极的上表面形成覆盖所述上表面的辅助上面电极；所述辅助上面电极形成为其一部分与所述覆覆盖涂层的端部重合。
优选，所述一对端子电极中的另一端子电极，由在所述绝缘基板的表面，按照与所述各电阻膜都连接的方式形成的共同上面电极；和在所述绝缘基板的另一侧面按照与所述共同上面电极连接的方式形成的侧面电极构成。
优选，在所述各个别上面电极和共同上面电极的上表面形成覆盖各个别上面电极和共同上面电极的辅助上面电极；并且，所述辅助上面电极形成为其一部分与所述覆覆盖涂层的端部重合。
本发明的第二方面提供的芯片电阻器的制造方法，其特征在于，包括：包括：在构成为芯片型的绝缘基板的表面，形成并列配置的多个电阻膜和与该各电阻膜的两端独立连接的个别上面电极的工序；在所述各电阻膜上刻制电阻值调整用的修整槽的工序；在所述绝缘基板的表面形成覆盖所述各电阻膜的覆覆盖涂层的工序；和在所述绝缘基板的左右两侧面，按照与全部所述各个别上面电极连接的方式形成侧面电极的工序。
优选，包括在形成所述覆覆盖涂层的工序之后，在所述各个别上面电极的上表面，按照辅助上面电极的一部分与所述覆覆盖涂层的端部重合的方式，形成覆盖个别上面电极的辅助上面电极的工序。
本发明的第三方面提供的芯片电阻器的制造方法，其特征在于，包括：在构成为芯片型的绝缘基板的表面，形成并列配置的多个电阻膜、与该各电阻膜的一端独立连接的个别上面电极、和与所述各电阻膜的另一端都连接的共同上面电极的工序；在所述各电阻膜上刻制电阻值调整用的修整槽的工序；在所述绝缘基板的表面形成覆盖所述各电阻膜的覆覆盖涂层的工序；在所述绝缘基板的一个侧面，按照与全部所述各个别上面电极连接的方式形成侧面电极的工序；和在所述绝缘基板的另一侧面，按照与所述共同上面电极连接的方式形成侧面电极的工序。
优选，包括在形成所述覆覆盖涂层的工序之后，在所述各个别上面电极的上表面和共同上面电极的上表面，按照辅助上面电极的一部分与所述覆覆盖涂层的端部重合的方式，形成覆盖个别上面电极和共同上面电极的辅助上面电极的工序。
附图说明
图1为表示本发明的第一实施例的芯片电阻器的部分切开的平面图；
图2为图1的A-A截面图；
图3为表示第一实施例的芯片电阻器的制造方法的图；
图4为表示第一实施例的芯片电阻器的制造方法的图；
图5为表示第一实施例的芯片电阻器的制造方法的图；
图6为表示第一实施例的芯片电阻器的制造方法的图；
图7为表示第一实施例的芯片电阻器的制造方法的图；
图8为表示第一实施例的芯片电阻器的制造方法的图；
图9为表示第一实施例的芯片电阻器的制造方法的图；
图10为表示第一实施例的芯片电阻器的制造方法的图；
图11为表示本发明的第二实施例的芯片电阻器的平面图；
图12为图11的B-B截面图；
图13为表示本发明的第三实施例的芯片电阻器的部分切开的平面图；
图14为表示第三实施例的芯片电阻器的制造方法的图；
图15为表示第三实施例的芯片电阻器的制造方法的图；
图16为表示本发明的第四实施例的芯片电阻器的平面图。
具体实施方式
以下，参照附图，具体地说明本发明的实施例。并且这些附图中，相同或者类似的部件用相同的符号表示。
图1和图2是表示本发明的第一实施例的芯片电阻器1的示意图。
该芯片电阻器1，通过例如由陶瓷等的耐热材料构成并且俯视看大致为长方形的绝缘基板2；在该绝缘基板2的宽度方向的两端形成的端子电极3、4；在绝缘基板2的表面沿绝缘基板2的长边方向并列配置的多个电阻膜5；在绝缘基板2的表面以覆盖各电阻膜5的方式形成的覆覆盖涂层6构成。
当该芯片电阻器1被安装在图中没有示出的印刷基板上时，端子电极3、4被钎焊连接于印刷基板的回路图形(图示从略)。
覆盖涂层6为玻璃或者耐热性合成树脂制。在该覆盖涂层6的下侧以使每个电阻膜5被独立覆盖的方式利用玻璃形成下涂层7，在图1中，省略下涂层7。
一个端子电极3具有个别上面电极8和侧面电极9。在绝缘基板2的上表面，个别上面电极8按照分别独立地与各电阻膜5的一端电导通的方式被形成。个别上面电极8由银类导电性膏制成。在绝缘基板2的一方的长边侧面2a，侧面电极9按照与各个别上面电极8都导通的方式形成。
另一个端子电极4具有个别上面电极10和侧面电极11。个别上面电极10在绝缘基板2的上表面，按照分别独立地与各电阻膜5的一端电导通的方式被形成。个别上面电极10由银类导电性膏制成。在绝缘基板2的另一长边侧面2b上，侧面电极11以与各个别上面电极10都导通的方式被形成。
在绝缘基板2的下表面的左右两侧，相对于各电阻膜5独立地形成下面电极12、13。并且下面电极12、13也可以关于全部电阻膜5共同地形成。在一方的下面电极12，沿着绝缘基板2的一方的长边侧面2a连接有侧面电极9。在另一方的下面电极13沿着绝缘基板2的另一方的长边侧面2b连接有侧面电极11。
虽然图中没有示出，在各个别上面电极8、10的表面，各侧面电极9、11的表面和各下面电极12、13的表面，隔着作为基底的镍镀层形成有焊锡镀层。并且，在这种情况下，也可以省略镍镀层。
其次，说明芯片电阻器1的制造方法。
首先，如图3所示，准备在纵和横方向上将多个绝缘基板2并排并一体化而形成的原料基板A1。
如后文详述，该原料基板A1沿着表示各绝缘基板2的边界的纵方向的分割线B1和横方向的分割线B2，每一个绝缘基板2通过断线或划线被分割。
其次，如图4所示，在原料基板A1和上表面中各绝缘基板2的适当地方，通过银等金属类导电性膏的利用网板印刷的涂敷及其后的烧结，形成各个别上面电极8、10。在原料基板A1的下表面中的各绝缘基板2的适当地方，同样通过银等金属类导电性膏的利用网板印刷的涂敷及其后的烧结，形成下面电极12、13(图示省略)。
其次，如图5所示，在原料基板A1的上表面中各绝缘基板2的适当地方，通过材料膏的利用网板印刷的涂敷及其后的烧结，形成多个电阻膜5。
在这种情况下，也可以先形成各电阻膜5，其次形成各个别上面电极8、10。
其次，如图6所示，分别在各电阻膜5上，通过材料膏的利用网板印刷的涂敷及其后的烧结，形成玻璃制的下涂层7。然后，进行调整使得一对端子电极3、4(参照图1和图2)间的总电阻值进入规定的容许范围内。即，分别对各电阻膜5以切入的方式刻制修整槽5a。更具体地是，在使通电用的探针与两个个别上面电极8、10接触的状态下，测定各电阻膜5的电阻值，并使修整槽5a被刻成规定的切深尺寸。
即，在该芯片电阻器1的制造方法中，在形成各侧面电极9、11前的状态下，对各电阻膜5进行修整槽5a的切深刻制。在这种情况下，因为每一个电阻膜5及其两端的个别上面电极8、10与其他各电阻膜5及其两端的个别上面电极相互独立，修整槽5a的刻制，可测定各电阻膜5的电阻值，并对每一个电阻膜5上独立地进行。
因此，关于各个电阻膜5，能够使各电阻膜5的修整槽5a的切深尺寸相等或者大致相等。换句话说，能够容易地使各电阻膜5的电阻值相同或大致相同。
其次，如图7所示，在原料基板A1的上表面中各绝缘基板2的地方，在材料膏为玻璃的情况下，通过其利用网板印刷进行的涂敷及其后的烧结形成覆盖涂层6。另外，在材料膏为合成树脂的情况下，通过其利用网板印刷进行的涂敷及其后的干燥形成覆盖涂层6。
其次，如图8所示，沿着各纵方向的分割线B1，原料基板A1分割为每一个棒状的原料基板A2。
其次，如图9所示，分别在棒状原料基板A2的左右两侧面A2a、A2b，在材料膏为金属类导电性膏的情况下，通过利用网板印刷进行的涂敷及其后的烧结形成侧面电极9、11。另外，在材料膏为非金属类导电性膏的情况下，通过利用网板印刷进行的涂敷及其后的干燥形成侧面电极9、11。
其次，如图10所示，沿着各横方向的分割线B2将棒状原料基板A2分割为每一个绝缘基板2。然后，通过实施滚镀等的电镀处理，制造芯片电阻器1。
如上所述，芯片电阻器1在形成各侧面电极9、11之前的状态下，对各电阻膜5进行修整槽5a的切深刻制。由于每一个电阻膜5及其两端的个别上面电极8、10与其他各电阻膜5及其两端的个别上面电极相互独立，可以测定各电阻膜5的电阻值而且在每一个电阻膜5上独立地进行。因此，能够使各电阻膜5的电阻值相同或者大致相同，能够抑制在一部分电阻膜5中的温度上升变大。
图11和图12是表示本发明的第二实施例的芯片电阻器1A的示意图。
关于在形成于绝缘基板2的上表面的个别上面电极8、10的上表面，形成有覆盖个别上面电极8、10的辅助上面电极14、15这点，该芯片电阻器1A与第一实施例的芯片电阻器1不同。辅助上面电极14、15的一部分与覆盖涂层6的端部重合。辅助上面电极14、15分别与两侧面电极9、10电导通。其他结构与第一实施例相同。在这种情况下，辅助上面电极14、15可以在每个各个别上面电极8、10上形成，也可以在全部个别上面电极8、10上以连续延伸的方式形成。
当采用这种结构时，在各个别上面电极8、10由比电阻低的银类导电性膏形成的情况下，利用辅助上面电极14，15可以可靠地抑制由大气空气中的硫黄成分等在各个别上面电极8、10上发生迁移(migration)等的腐蚀。利用辅助上面电极14、15能够使在两端子电极3、4的上表面和覆盖涂层6的上表面之间产生的层差消失或者减小。利用辅助上面电极14、15可以降低两端子电极3、4的电阻。
在制造第二实施例的芯片电阻器1A的情况下，也可以在形成覆盖涂层6之后(参照图7)，在原料基板A1的上表面中各个别上面电极8、10的上表面部分，通过金属类导电性膏的利用网板印刷的涂敷及其后的烧结，形成覆盖上述上表面部分的辅助上面电极14、15。另外，在材料膏为非金属类导电性膏的情况下，也可以通过该材料膏的利用网板印刷的涂敷及其后的干燥，形成辅助上面电极14、15。然后，如图8所示，沿着各纵方向的分割线B1，将原料基板A1分割为每一个棒状的原料基板A2。
图13是表示本发明的第三实施例的芯片电阻器1B的示意图。
在第三实施例的芯片电阻器1B中，关于在绝缘基板2的上表面设置有以与各电阻膜5全都电导通的方式形成的共同上面电极16，代替构成一方的端子电极3的个别上面电极8这点，与第一实施例不同。其他结构与第一实施例相同。利用该结构也能够达到与第一实施例同样的作用效果。
在制造第三实施例的芯片电阻器1B的情况下，如图14所示，也可以在原料基板A1的各绝缘基板2的地方，通过银等金属类导电性膏的利用网板印刷的涂敷及其后的烧结，形成各个别上面电极10和共同上面电极16。
其次，如图15所示，在各绝缘基板2的适当地方，以连接各个别上面电极10和共同上面电极16的方式，通过材料膏的利用网板印刷的涂敷及其后的烧结形成多个电阻膜5。以下的工序与第1实施例的制造工序相同。
图16是表示本发明的第四实施例的芯片电阻器1C的示意图。
芯片电阻器1C，在形成于绝缘基板2的上表面的共同上面电极16和各个别上面电极10的上表面，形成覆盖共同上面电极16和各个别上面电极10的辅助上面电极17、18。其他结构与第三实施例相同。在这种情况下，辅助上面电极18可以在每一个个别上面电极10上形成，也可以在全部个别上面电极10上以连续延伸的方式形成。利用这种结构也能够达到与第三实施例同样的作用效果。
本发明不限于上述实施方式的内容。例如，对于在一个绝缘基板上形成多个电阻膜和在各电阻膜的两端相对的一对端子电极而构成的多个成串(multiple string)的芯片电阻器，同样可以使用本发明。
在不偏离发明的思想的范围内，本发明的芯片电阻器的各部分的具体结构可以自由地作各种设计变更。

Claims (9)

1.一种芯片电阻器，由构成为芯片型的绝缘基板；在该绝缘基板的两端形成的一对端子电极；在所述绝缘基板的表面上并列地配置于所述一对端子电极之间而形成的多个电阻膜；和在所述绝缘基板的表面上以覆盖所述各电阻膜的方式形成的覆覆盖涂层构成，该芯片电阻器的特征在于：
所述一对端子电极中的至少一个端子电极，由在所述绝缘基板的表面，按照与每个所述电阻膜独立连接的方式形成的个别上面电极；和在所述绝缘基板的一个侧面，按照与全部所述各个别上面电极连接的方式形成的侧面电极构成。
2.根据权利要求1所述的芯片电阻器，其特征在于：
所述一对端子电极中的另一个端子电极，由在所述绝缘基板的表面，按照与每个所述电阻膜独立连接的方式形成的个别上面电极；和在所述绝缘基板的另一侧面，按照与全部所述各个别上面电极连接的方式形成的侧面电极构成。
3.根据权利要求1或2所述的芯片电阻器，其特征在于：
在所述各个别上面电极的上表面形成覆盖所述上表面的辅助上面电极；
所述辅助上面电极形成为其一部分与所述覆覆盖涂层的端部重合。
4.根据权利要求1所述的芯片电阻器，其特征在于：
所述一对端子电极中的另一端子电极，由在所述绝缘基板的表面，按照与所述各电阻膜都连接的方式形成的共同上面电极；和在所述绝缘基板的另一侧面按照与所述共同上面电极连接的方式形成的侧面电极构成。
5.根据权利要求4所述的芯片电阻器，其特征在于：
在所述各个别上面电极和共同上面电极的上表面形成覆盖各个别上面电极和共同上面电极的辅助上面电极；并且，
所述辅助上面电极形成为其一部分与所述覆覆盖涂层的端部重合。
6.一种芯片电阻器的制造方法，其特征在于，包括：
在构成为芯片型的绝缘基板的表面，形成并列配置的多个电阻膜和与该各电阻膜的两端独立连接的个别上面电极的工序；
在所述各电阻膜上刻制电阻值调整用的修整槽的工序；
在所述绝缘基板的表面形成覆盖所述各电阻膜的覆覆盖涂层的工序；和
在所述绝缘基板的左右两侧面，按照与全部所述各个别上面电极连接的方式形成侧面电极的工序。
7.根据权利要求6所述的芯片电阻器的制造方法，其特征在于：
包括在形成所述覆覆盖涂层的工序之后，在所述各个别上面电极的上表面，按照辅助上面电极的一部分与所述覆覆盖涂层的端部重合的方式，形成覆盖个别上面电极的辅助上面电极的工序。
8.一种芯片电阻器的制造方法，其特征在于，包括：
在构成为芯片型的绝缘基板的表面，形成并列配置的多个电阻膜、与该各电阻膜的一端独立连接的个别上面电极、和与所述各电阻膜的另一端都连接的共同上面电极的工序；
在所述各电阻膜上刻制电阻值调整用的修整槽的工序；
在所述绝缘基板的表面形成覆盖所述各电阻膜的覆覆盖涂层的工序；
在所述绝缘基板的一个侧面，按照与全部所述各个别上面电极连接的方式形成侧面电极的工序；和
在所述绝缘基板的另一侧面，按照与所述共同上面电极连接的方式形成侧面电极的工序。
9.根据权利要求8所述的芯片电阻器的制造方法，其特征在于：
包括在形成所述覆覆盖涂层的工序之后，在所述各个别上面电极的上表面和共同上面电极的上表面，按照辅助上面电极的一部分与所述覆覆盖涂层的端部重合的方式，形成覆盖个别上面电极和共同上面电极的辅助上面电极的工序。
CN2006800324729A 2005-09-06 2006-09-04 芯片电阻器及其制造方法 Active CN101258564B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005258209A JP2007073693A (ja) 2005-09-06 2005-09-06 チップ抵抗器とのその製造方法
JP258209/2005 2005-09-06
PCT/JP2006/317434 WO2007029635A1 (ja) 2005-09-06 2006-09-04 チップ抵抗器及びその製造方法

Publications (2)

Publication Number Publication Date
CN101258564A true CN101258564A (zh) 2008-09-03
CN101258564B CN101258564B (zh) 2013-05-01

Family

ID=37835753

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800324729A Active CN101258564B (zh) 2005-09-06 2006-09-04 芯片电阻器及其制造方法

Country Status (6)

Country Link
US (1) US7907046B2 (zh)
JP (1) JP2007073693A (zh)
KR (1) KR20080031982A (zh)
CN (1) CN101258564B (zh)
TW (1) TW200713341A (zh)
WO (1) WO2007029635A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103441102A (zh) * 2013-08-23 2013-12-11 华东光电集成器件研究所 利用陶瓷厚膜电阻器单元修复厚膜混合集成电路的方法
CN107995783A (zh) * 2016-10-26 2018-05-04 先丰通讯股份有限公司 电路板结构及其制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5287154B2 (ja) * 2007-11-08 2013-09-11 パナソニック株式会社 回路保護素子およびその製造方法
KR101638562B1 (ko) * 2010-02-26 2016-07-11 삼성전자주식회사 반도체 저항 요소, 상기 반도체 저항 요소를 포함하는 반도체 모듈, 및 상기 반도체 모듈을 포함하는 프로세서 베이스드 시스템
US9552908B2 (en) * 2015-06-16 2017-01-24 National Cheng Kung University Chip resistor device having terminal electrodes
TWI604471B (zh) * 2016-11-08 2017-11-01 國立成功大學 Aluminum end electrode chip resistor manufacturing method
CN107195410B (zh) * 2017-06-14 2022-11-29 昆山厚声电子工业有限公司 平电极排列贴片电阻器的制造方法
US9928947B1 (en) * 2017-07-19 2018-03-27 National Cheng Kung University Method of fabricating highly conductive low-ohmic chip resistor having electrodes of base metal or base-metal alloy
DE102018115205A1 (de) * 2018-06-25 2020-01-02 Vishay Electronic Gmbh Verfahren zur Herstellung einer Vielzahl von Widerstandsbaueinheiten

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243020A (ja) * 1992-03-02 1993-09-21 Rohm Co Ltd チップネットワーク型抵抗器
JPH0963805A (ja) * 1995-08-28 1997-03-07 Matsushita Electric Ind Co Ltd 角形チップ抵抗器
JPH10199703A (ja) * 1997-01-08 1998-07-31 Hokuriku Electric Ind Co Ltd チップ抵抗器用基板とチップ抵抗器の製造方法
JP3756612B2 (ja) * 1997-03-18 2006-03-15 ローム株式会社 チップ型抵抗器の構造及びその製造方法
CN1160742C (zh) * 1997-07-03 2004-08-04 松下电器产业株式会社 电阻器及其制造方法
JP3852649B2 (ja) * 1998-08-18 2006-12-06 ローム株式会社 チップ抵抗器の製造方法
JP4547781B2 (ja) * 2000-07-28 2010-09-22 パナソニック株式会社 多連チップ抵抗器の製造方法
JP2002198202A (ja) * 2000-12-26 2002-07-12 Murata Mfg Co Ltd 多連チップ抵抗器及びその製造方法
JP4078042B2 (ja) * 2001-06-12 2008-04-23 ローム株式会社 複数の素子を有するチップ型電子部品の製造方法
JP3846312B2 (ja) * 2002-01-15 2006-11-15 松下電器産業株式会社 多連チップ抵抗器の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103441102A (zh) * 2013-08-23 2013-12-11 华东光电集成器件研究所 利用陶瓷厚膜电阻器单元修复厚膜混合集成电路的方法
CN103441102B (zh) * 2013-08-23 2015-08-26 华东光电集成器件研究所 利用陶瓷厚膜电阻器单元修复厚膜混合集成电路的方法
CN107995783A (zh) * 2016-10-26 2018-05-04 先丰通讯股份有限公司 电路板结构及其制造方法

Also Published As

Publication number Publication date
JP2007073693A (ja) 2007-03-22
US7907046B2 (en) 2011-03-15
WO2007029635A1 (ja) 2007-03-15
KR20080031982A (ko) 2008-04-11
US20090115568A1 (en) 2009-05-07
TW200713341A (en) 2007-04-01
CN101258564B (zh) 2013-05-01

Similar Documents

Publication Publication Date Title
KR100333298B1 (ko) 저항기 및 그 제조방법
JPH01302803A (ja) チップ抵抗およびその製造方法
JPH08306503A (ja) チップ状電子部品
CN101258564B (zh) 芯片电阻器及其制造方法
JP6688025B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
US8854175B2 (en) Chip resistor device and method for fabricating the same
JP5096672B2 (ja) チップ抵抗器とその製造方法
JP6629013B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP4745027B2 (ja) チップ抵抗器の製造方法
WO2004040591A1 (ja) 固定ネットワーク抵抗器
JPH04372101A (ja) 角形チップ抵抗器及びその製造方法
JP4875327B2 (ja) チップ抵抗器の製造方法
WO2021161630A1 (ja) 硫化検出センサ
JP2001326111A (ja) チップ抵抗器
JP5166685B2 (ja) チップ抵抗器とのその製造方法
CN107210103A (zh) 贴片电阻器
CN115472360A (zh) 晶片零件
JPH10199703A (ja) チップ抵抗器用基板とチップ抵抗器の製造方法
JP4383912B2 (ja) チップ型ヒューズ及びその製造方法
JP3649668B2 (ja) チップ型ネットワーク抵抗器のトリミング方法
JP4812390B2 (ja) チップ抵抗器とその製造方法
JP6674833B2 (ja) チップ抵抗器および部品内蔵型回路基板
JP6715002B2 (ja) チップ抵抗器の実装構造
JPH08330115A (ja) ネットワーク電子部品
JP2007173574A (ja) チップ抵抗器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant