CN101772995B - 具有管脚接口的多层布线元件 - Google Patents

具有管脚接口的多层布线元件 Download PDF

Info

Publication number
CN101772995B
CN101772995B CN200880101950.6A CN200880101950A CN101772995B CN 101772995 B CN101772995 B CN 101772995B CN 200880101950 A CN200880101950 A CN 200880101950A CN 101772995 B CN101772995 B CN 101772995B
Authority
CN
China
Prior art keywords
layer
interconnection
interconnection element
metal layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200880101950.6A
Other languages
English (en)
Other versions
CN101772995A (zh
Inventor
B·哈巴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adeia Semiconductor Solutions LLC
Original Assignee
Tessera LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tessera LLC filed Critical Tessera LLC
Publication of CN101772995A publication Critical patent/CN101772995A/zh
Application granted granted Critical
Publication of CN101772995B publication Critical patent/CN101772995B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/401—Package configurations characterised by multiple insulating or insulated package substrates, interposers or RDLs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0361—Etched tri-metal structure, i.e. metal layers or metal patterns on both sides of a different central metal layer which is later at least partly etched
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种形成用于互连元件(10)的接触件的方法，包括：(a)将传导元件(16)连接到具有多个布线层的互连元件(10)；(b)将传导元件(16)构图以形成传导管脚(20)；和(c)将传导管脚(20)与互连元件(10)的传导部件电互连。一种多层布线层互连元件(10)，具有暴露的管脚接口，包括：互连元件(10)，具有多个布线层，由至少一个电介质层(24)分开，布线层包括多个传导部件，暴露于互连元件(10)的第一面；多个传导销(20)，沿着远离第一面的方向伸出；和金属特征(22)，将传导部件与传导管脚(20)电互联。

Description

具有管脚接口的多层布线元件
相关申请的交叉引用
本申请要求2007年6月29日提交的申请No.11/824,484的优先权，名为“具有管脚接口的多层布线元件”，其公开内容在此整体引为参考。
技术领域
本发明大致涉及一种互连微电子装置和支撑互连元件，尤其是多层布线元件。
背景技术
在倒装芯片(flip-chip)安装技术中，微电子装置的正面或者接触-支承表面倒装安装到互连元件例如芯片载体或者其它互连元件例如基底。装置上的每个接触件通过焊料接合被连接到基底上相对应的接触焊盘，例如通过将焊球定位在基底或者装置上，将装置与基底以正面朝下定向方式并置，并且瞬间使得焊料回流。倒装技术产生了紧凑的组件，占用的基底面积不大于芯片本身的面积。
然而，热应力对于倒装芯片组件的设计提出了很大的挑战。装置接触件和支撑基底之间的焊料接合(solderbond)基本是刚性的。使用中，由于热膨胀和收缩造成的装置和支撑基底的相对尺寸的变化在这些刚性接合中产生了显著的应力，这依次会导致接合的疲劳失效。另外，在将芯片连接到基底之前，难以测试芯片，并且因此难以在完成的组件中保持所需的输出质量水平，特别是其中组件包括多个芯片时。
随着每个微电子装置互连数目的增加，互连平面性的问题继续增加。如果互连相对于彼此不是平面的，很可能，许多互连将不会电接触支撑基底上它们并置的接触焊盘，例如标准印刷布线板。因此，需要一种在现有的多层互连元件上制造共面管脚的方法。
发明内容
本发明的实施例中，一种为互连元件形成接触件的方法，包括：(a)将传导元件连接到具有多个布线层的互连元件，(b)对传导元件构图从而形成传导管脚，和(c)将传导管脚与互连元件的传导部件(feature)电互连。
本发明另一个实施例中，一种多个布线层互连元件，具有暴露的管脚接口，包括：互连元件，具有多个布线层，由至少一个电介质层分开，布线层包括多个传导部件，暴露在互连元件的第一面；多个传导管脚，沿着远离第一面的方向伸出；和金属部件，将传导部件与传导管脚电互连。
附图说明
图1A-1E示出了本发明装配电互连的方法的实施例。
图2A-2E示出了本发明装配电互连的方法的另一个实施例。
图3示意性示出了微电子管脚的侧视图。
图4示意性示出了微电子管脚的俯视图。
图5A-5B示意性示出了微电子管脚的侧视图。
图6A-6E示出了本发明装配电互连的方法的另一个实施例。
图7A-7C示出了连接到其它电子结构的本发明组件的实施例。
具体实施方式
这里描述了一种在现有多层互连元件上形成共面管脚(pin)的方法。多层互连元件10在图1中示出，具有电介质部分12和传导部分14。传导部分可以是引线、接合焊盘(bondpad)等的形式。
多层互连元件10可以由单个金属基底或者多层基底与电介质形成，例如聚酰亚胺，陶瓷，FR4，BT树脂等。多层互连元件10还可以是具有多层布线层等的互连元件。同样参考美国专利No.6,528,784，其描述了多层互连元件的制造，这里引为参考。
本发明一个实施例中，金属层16利用粘接剂18被层压到多层互连元件10上，如图1B。金属层16可以是任何适合的金属，如现有技术公知的。例如，该金属可以是任何传导金属，例如铜。之后，金属层16可用于形成微电子接触件或者管脚20，如图1C。
微电子管脚20可以如现有技术公知的形成。例如，微电子管脚20可以通过下面方式形成：在金属层16上通过光刻法(photolithographically)构图(patterning)抗击层(resistlayer)，并且通过蚀刻将抗蚀图案(resistpattern)转移到金属层16上。
一旦形成了微电子管脚20，其中粘接层18用作蚀刻阻挡层，粘接剂18可使得一部分从其处被去除以允许在微电子管脚20和多层互连元件10的传导部分14之间形成电连接，如图1D。粘结剂18可以利用光刻技术等选择性地去除，如现有技术公知的。
然后如图1E，电连接22形成在从粘结剂18去除的部分附近。例如，溅镀，同样公知为物理气相沉积，或者化学镀，之后可以进行光刻构图或者激光钻孔，从而限定连接的位置。一旦形成电连接22，它们可以被电镀以将它们的厚度增大到所需的量。这然后导致电连接22形成在多层互连元件10和微电子管脚20之间。最后，保护介电层或者薄膜24(图1E)可以沉积在多层互连元件10上，覆盖电连接22和微电子管脚20的下部，从而形成组件50，不被破坏。这个保护层24也可以有助于保持微电子管脚20的顶面40的共面性(co-planarity)，因为当组件50被搬运时，介电保护层24减少了弯曲，因为它以刚性的方式保持着管脚20。保护层的材料实例包括焊料掩膜等。
本发明另一个实施例中，多层互连元件10如图2A所示。之后，如图2B，层状的金属结构26利用粘接剂18连接到多层互连元件10。层状金属结构26可包括第一金属层28，蚀刻阻挡层30和第二金属层32。第一金属层28优选具有的厚度大于第二金属层32。虽然三金属结构被示出，但是层状金属结构26可包括任意数目的层。
微电子管脚20可以利用例如光刻构图等技术由第一金属层28形成，如图2C。然而，蚀刻阻挡层保留。
制造管脚20的方法将参考下列附图描述。如图3，多个传导管脚200形成为在连续金属布线层210的表面上方突出。管脚200可以由多个不同方法形成。典型的方法在美国专利No.6,884,709中描述，以及美国临时申请No.60/875,730，名为“ChipcapacitorembeddedPWB”，申请日为2007年1月11日，在此引为参考。
在一个这种方法中，多层金属结构的暴露的金属层根据光刻构图光阻层被蚀刻，从而形成管脚200，蚀刻过程在结构的内部金属层220上停止。内部金属层220包括与暴露金属层不同的一种或多种金属，内部金属层220是这样的组合物，其不会被用于蚀刻暴露金属层的蚀刻剂侵蚀(attacked)。例如，用于蚀刻管脚200的金属层可基本包括铜，连续金属层210还可主要包括铜，内部金属层220可主要包括镍。镍相对于铜提供了良好的选择性，当金属层被蚀刻以形成管脚200时，避免镍层被侵蚀。
形成管脚200之后，不同的蚀刻剂然后通过对于下层金属层210选择的方法被施加以去除暴露的内部金属层220。可替换的，可以形成管脚200的另一个方法是通过电镀，其中，通过穿过在电介质层中构图的开口将金属镀到基层金属层210上形成管脚，该电介质层例如光阻层。
如图4的平面图，管脚可具有各种不同的形状和尺寸。例如，当从顶部观察时，管脚的形状可以是圆形300，方形的或者长方形310，或者椭圆形320。当管脚具有星形时，相比于当使用其它形状时，它可以允许它们更容易地或者较不容易地压缩。下层金属层平面上方管脚200的高度通常大约15微米和大约250微米之间，对于管脚末端，宽度范围在大约30微米以及以上。
图5A和5B示出了管脚可采用的典型的可替换结构。例如，如图5A所示，通过对于蚀刻阻挡金属层420选择地将第一金属层蚀刻，管脚400形成，蚀刻阻挡金属层420覆盖基层金属层440，管脚400被第二金属层410涂覆。第二金属层可包括与第一金属层相同金属、一个或多个其它金属、或者第一金属层中包括的金属与其它金属的组合。特定实施例中，第二金属层410包括例如金的金属，其耐腐蚀并且还可有助于在第二金属层和与其接触的另一部件的金属层之间形成扩散接合结构。另一个特定实施例中，第二金属层包括低熔化温度金属例如锡或者低熔化温度金属合金例如焊料或者共晶成分(eutecticcomposition)。可使用作为第二金属层的一个或多个金属的另外实例包括镍、铝或者镍/金。
如图5B，传导管脚450的仅末端可利用第二金属层460涂覆，传导管脚的主体可直接接触粘结层470，不用置入蚀刻阻挡层。
之后，如图2D，蚀刻阻挡层30、第二金属层32、和粘结剂18的部分可被去除。蚀刻阻挡层30，第二金属层32和粘结剂18可以根据需要同时或顺序地被去除。这些层的去除允许将微电子管脚20与多层互连元件10的传导部分14电连接，如这里所述的。最后，保护性电介质层24，例如上述的(图1E)，然后可以沉积在完成结构的顶部上。
本发明另一个实施例中，如图6A-6E，层状金属结构26可利用粘结剂18连接到多层互连元件10。然而，这个步骤之前，第二金属层32使得部分从其处移除，从而当层状金属结构26利用粘结剂连接到多层互连元件10时，一些粘结剂然后可上升到第二金属层32的去除部分中，如图6B和6C所示。因此，在将层状金属结构26附接到多层互连元件10之前，第二金属层32可以已经被构图。
之后，微电子管脚20以上述方式形成。接下来，蚀刻阻挡层30和粘结剂18的部分被去除，如图6D。然后，电连接22形成，其将微电子管脚20与多层互连元件10的传导部分14电连接。最后，保护层24可以沉积以形成组件50。
这里描述的方法和结构对于将芯片倒装安装到暴露的管脚接口是有利的，具有基板栅格阵列(LGA)或者球栅阵列(BGA)，例如图7A所示的。芯片还可在与微电子管脚20相反的一侧上安装到组件50，如图7B。另外，方法和结构还对于倒装芯片或者引线接合微接触件是有利的，如图7C。完成的组件可以是电路板，或者可以是连接到芯片的电路板。另外，完成的组件可以用于互连到另一个电路板或者芯片。
虽然已经参考特定实施例描述了本发明，但是应当理解，这些实施例仅仅是示意性的说明本发明原理和应用。因此应当理解，在不脱离权利要求限定的本发明精神和范围情况下可以对说明性实施例和其它设置作出各种变化。

Claims (24)

1.一种为互连元件形成接触件的方法，包括：
(a)利用设置于传导元件和互连元件之间的电介质层，将传导元件连接到具有多个布线层的互连元件；其中，所述传导元件包括层状金属结构，其包括：外部金属层；内部金属层，其面对互连元件；和第三金属层，其位于内部金属层和外部金属层之间；
(b)将传导元件的层状金属结构的外部金属层进行构图以形成传导管脚，使得电介质层的主要表面的至少一部分暴露于至少一些传导管脚之间，其中每个传导管脚是通过选择性地蚀刻传导元件而形成，同时所述第三金属层用作蚀刻阻挡层，以使得所述层状金属结构的内部金属层直接接触电介质层；
(c)在进行上述步骤(a)和(b)之后，在电介质层中形成开口，所述开口从主要表面的暴露部分延伸；和
(d)在进行上述步骤(c)之后，利用物理气相沉积或者化学镀的方式通过电介质层中的开口将传导管脚与互连元件的传导部件电互连；
所述步骤(b)还包括相对于第三金属层选择性地蚀刻外部金属层，所述步骤(d)还包括将互连元件的传导部件与内部金属层的部分进行互连。
2.如权利要求1所述的方法，其特征在于，电介质层包括粘结剂。
3.如权利要求1所述的方法，其特征在于，步骤(d)包括形成在电介质层中的电传导迹线，该迹线在电介质层的开口中延伸，所述迹线将传导部件与传导管脚互连。
4.如权利要求1所述的方法，其特征在于，在步骤(c)之前，所述方法还包括在第三金属层和内部金属层中形成开口，开口与传导部件对齐。
5.如权利要求1所述的方法，其特征在于，内部金属层具有第一开口，在步骤(c)之前，所述方法还包括在第三金属层中形成贯通开口，该贯通开口与第一开口和传导部件对齐。
6.一种形成封装芯片的方法，包括权利要求1所述的为互连元件形成接触件的方法，还包括：
(e)将微电子元件的接触件与传导管脚电互连。
7.一种形成封装芯片的方法，包括权利要求1所述的为互连元件形成接触件的方法，其中传导管脚从互连元件的第一面伸出，该方法还包括：
(e)将微电子元件的接触件与暴露于互连元件第二面的互连元件的第二传导部件电互连，该第二面远离第一面。
8.一种具有暴露的管脚接口的多布线层互连元件，包括：
互连元件，具有由至少一个第一电介质层分开的多个布线层，其包括多个传导部件，所述多个传导部件暴露于互连元件的第一面；其中，所述互连元件连接到层状金属结构；所述层状金属结构包括：外部金属层；内部金属层，其面对互连元件；和第三金属层，其位于内部金属层和外部金属层之间；
第二电介质层，其覆盖着所述多个传导部件；
多个传导管脚，其沿着远离第二电介质层的方向伸出第二电介质层的上方一高度，所述传导管脚由铜制成，每个传导管脚直接接触第二电介质层、并从所述第二电介质层向上延伸，并且传导管脚由外部金属层形成；和
金属部件，其将互连元件的传导部件与传导管脚电互连，所述金属部件利用物理气相沉积或者化学镀的方式而形成。
9.如权利要求8所述的元件，其特征在于，互连元件利用粘结剂连接到传导管脚。
10.如权利要求9所述的元件，其特征在于，粘结剂包括开口，金属部件延伸穿过该开口。
11.如权利要求8所述的元件，其特征在于，金属部件将传导部件与内部金属层的部分相连。
12.一种包括权利要求8所述的多布线层互连元件的组件，还包括微电子元件，该微电子元件具有接触件，所述接触件与传导管脚相连。
13.一种包括权利要求8所述的多布线层互连元件的组件，还包括微电子元件，该微电子元件具有与互连元件的传导部件互连的接触件。
14.如权利要求13所述的组件，其特征在于，传导部件位于远离传导管脚的第二面。
15.一种互连元件，所述互连元件连接到层状金属结构；所述层状金属结构包括：外部金属层；内部金属层，其面对互连元件；和被定位成位于内部金属层和外部金属层之间的中间金属层；所述互连元件包括：
多层基底，具有多个传导焊盘，所述多层基底具有被至少一个电介质层分开的多个布线层，所述多个布线层包括多个传导部件，所述多个传导部件暴露于多层基底的第一面；
多个由铜制成的传导柱，其从中间金属层远离地伸出至中间金属层上方的一高度处；所述传导柱由外部金属层形成；
粘接层，位于多层基底和多个传导柱之间，粘接层具有第一和第二表面以及在第一和第二表面之间延伸的多个金属化通路孔，多个金属化通路孔定位成将多个传导柱电连接到多层基底上的多个传导焊盘。
16.一种包括权利要求15所述的互连元件的组件，还包括微电子元件，该微电子元件具有与传导柱互连的接触件。
17.一种包括权利要求15所述的互连元件的组件，还包括微电子元件，该微电子元件具有与多层基底的第二传导焊盘互连的接触件，该第二传导焊盘暴露于多层基底的第二面。
18.如权利要求17所述的组件，其特征在于，第二传导焊盘位于第二面，该第二面远离多层基底的第一面，靠近粘接层。
19.如权利要求15所述的互连元件，其特征在于，粘接层包括粘结剂。
20.一种形成互连元件的方法，所述互连元件连接到层状金属结构；所述层状金属结构包括：外部金属层；内部金属层，其面对互连元件；和第三金属层，其位于内部金属层和外部金属层之间；
所述方法包括：
提供具有多个接触焊盘的多层基底，所述多层基底具有被至少一个电介质层分开的多个布线层，布线层包括多个传导部件，所述多个传导部件暴露于多层基底的第一面；
将粘接层沉积在多层基底上；
利用粘接层将所述层状金属结构固定到多层基底；
从外部金属层选择性蚀刻多个传导柱以作为传导管脚，所述层状金属结构的内部金属层直接接触粘接层；和
在连接层内形成多个金属化通路孔，所述金属化通路孔将多层基底的接触焊盘与多个传导柱电连接。
21.如权利要求20所述的方法，其特征在于，连接层包括电介质层。
22.如权利要求21所述的方法，其特征在于，电介质层包括粘结剂。
23.一种形成封装芯片的方法，包括权利要求20所述的形成互连元件的方法，还包括：
将微电子元件的接触件与传导柱电互连。
24.一种形成封装芯片的方法，包括权利要求20所述的形成互连元件的方法，其中所述传导柱从互连元件的第一面伸出，所述方法还包括：
将微电子元件的接触件与多层基底的第二接触焊盘电互联，该第二接触焊盘暴露于多层基底的第二面，第二面远离第一面。
CN200880101950.6A 2007-06-29 2008-06-23 具有管脚接口的多层布线元件 Active CN101772995B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/824,484 2007-06-29
US11/824,484 US7911805B2 (en) 2007-06-29 2007-06-29 Multilayer wiring element having pin interface
PCT/US2008/007978 WO2009005696A1 (en) 2007-06-29 2008-06-23 Multilayer wiring element having pin interface

Publications (2)

Publication Number Publication Date
CN101772995A CN101772995A (zh) 2010-07-07
CN101772995B true CN101772995B (zh) 2016-07-13

Family

ID=40160169

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880101950.6A Active CN101772995B (zh) 2007-06-29 2008-06-23 具有管脚接口的多层布线元件

Country Status (6)

Country Link
US (1) US7911805B2 (zh)
EP (1) EP2172089B1 (zh)
JP (2) JP5421254B2 (zh)
KR (1) KR101530896B1 (zh)
CN (1) CN101772995B (zh)
WO (1) WO2009005696A1 (zh)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US8641913B2 (en) 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7709968B2 (en) 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
JP5592055B2 (ja) 2004-11-03 2014-09-17 テッセラ，インコーポレイテッド 積層パッケージングの改良
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US7911805B2 (en) * 2007-06-29 2011-03-22 Tessera, Inc. Multilayer wiring element having pin interface
US8238114B2 (en) * 2007-09-20 2012-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing same
US8558379B2 (en) 2007-09-28 2013-10-15 Tessera, Inc. Flip chip interconnection with double post
US20100044860A1 (en) * 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer
US20100090339A1 (en) * 2008-09-12 2010-04-15 Kumar Ananda H Structures and Methods for Wafer Packages, and Probes
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
JP5798435B2 (ja) 2011-03-07 2015-10-21 日本特殊陶業株式会社 電子部品検査装置用配線基板およびその製造方法
JP5777997B2 (ja) * 2011-03-07 2015-09-16 日本特殊陶業株式会社 電子部品検査装置用配線基板およびその製造方法
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
JP2014045221A (ja) * 2013-12-09 2014-03-13 Sumitomo Electric Printed Circuit Inc フレキシブルプリント配線板シートの製造方法
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
KR101672640B1 (ko) * 2015-06-23 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
TWI910033B (zh) 2016-10-27 2025-12-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10743423B2 (en) 2017-09-15 2020-08-11 Azotek Co., Ltd. Manufacturing method of composite substrate
US11044802B2 (en) 2017-02-16 2021-06-22 Azotek Co., Ltd. Circuit board
US11225563B2 (en) 2017-02-16 2022-01-18 Azotek Co., Ltd. Circuit board structure and composite for forming insulating substrates
US10813213B2 (en) 2017-02-16 2020-10-20 Azotek Co., Ltd. High-frequency composite substrate and insulating structure thereof
CN116848631A (zh) 2020-12-30 2023-10-03 美商艾德亚半导体接合科技有限公司 具有导电特征的结构及其形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1549336A (zh) * 1999-10-05 2004-11-24 �����ɷ� 布线基板、有布线基板的半导体装置及其制造和安装方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59178752A (ja) 1983-03-30 1984-10-11 Hitachi Ltd 多層配線基板
JPS59198747A (ja) 1983-04-26 1984-11-10 Nec Corp 高密度多層配線基板
JPH01308057A (ja) 1988-06-07 1989-12-12 Matsushita Electric Ind Co Ltd マルチチップ・パッケージ
JP3925752B2 (ja) * 1997-08-08 2007-06-06 日立化成工業株式会社 バンプ付き配線基板及び半導体パッケ−ジの製造法
JPH11298144A (ja) * 1998-04-15 1999-10-29 Sanwa New Multi Kk 多層プリント配線板の製造方法
JP3653452B2 (ja) * 2000-07-31 2005-05-25 株式会社ノース 配線回路基板とその製造方法と半導体集積回路装置とその製造方法
US6586684B2 (en) * 2001-06-29 2003-07-01 Intel Corporation Circuit housing clamp and method of manufacture therefor
WO2003083543A1 (en) * 2002-04-01 2003-10-09 Ibiden Co., Ltd. Ic chip mounting substrate, ic chip mounting substrate manufacturing method, optical communication device, and optical communication device manufacturing method
JP3835352B2 (ja) * 2002-06-03 2006-10-18 株式会社デンソー バンプの形成方法及びバンプを有する基板と他の基板との接合方法
KR100455890B1 (ko) * 2002-12-24 2004-11-06 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
JP2004327945A (ja) * 2003-04-30 2004-11-18 Ngk Spark Plug Co Ltd セラミック電子回路部品
FR2879347A1 (fr) 2004-12-14 2006-06-16 Commissariat Energie Atomique Dispositif electronique a deux composants assembles et procede de fabrication d'un tel dispositif
FR2879747A1 (fr) 2004-12-16 2006-06-23 Oreal Procede d'evaluation in vitro du potentiel protecteur contre la photoimmunosuppression ou du caractere photosensibilisant de produits ou de compositions.
US7317249B2 (en) * 2004-12-23 2008-01-08 Tessera, Inc. Microelectronic package having stacked semiconductor devices and a process for its fabrication
US7911805B2 (en) * 2007-06-29 2011-03-22 Tessera, Inc. Multilayer wiring element having pin interface

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1549336A (zh) * 1999-10-05 2004-11-24 �����ɷ� 布线基板、有布线基板的半导体装置及其制造和安装方法

Also Published As

Publication number Publication date
CN101772995A (zh) 2010-07-07
US7911805B2 (en) 2011-03-22
EP2172089B1 (en) 2019-08-28
JP2014060431A (ja) 2014-04-03
WO2009005696A1 (en) 2009-01-08
EP2172089A4 (en) 2011-08-10
EP2172089A1 (en) 2010-04-07
JP2010532567A (ja) 2010-10-07
US20090002964A1 (en) 2009-01-01
KR101530896B1 (ko) 2015-06-23
JP6001524B2 (ja) 2016-10-05
JP5421254B2 (ja) 2014-02-19
KR20100050457A (ko) 2010-05-13

Similar Documents

Publication Publication Date Title
CN101772995B (zh) 具有管脚接口的多层布线元件
US7791206B2 (en) Semiconductor device and method of manufacturing the same
KR101572600B1 (ko) 다층 배선 요소와 마이크로전자 요소가 실장된 어셈블리
KR101388538B1 (ko) 이중 포스트를 사용하여 플립칩 상호연결한 마이크로전자 어셈블리
TWI505756B (zh) 印刷電路板及其製造方法
US20080188037A1 (en) Method of manufacturing semiconductor chip assembly with sacrificial metal-based core carrier
US9856135B2 (en) Microelectronic interconnect element with decreased conductor spacing
KR20070059186A (ko) 상호접속 소자를 제조하는 구조와 방법, 및 이 상호접속소자를 포함하는 다층 배선 기판
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
JPH07201902A (ja) マンドレルで製造した相互接続デカールを有するマルチチップモジュール
TW201622493A (zh) 具有整合雙佈線結構之線路板及其製作方法
TWI419277B (zh) 線路基板及其製作方法與封裝結構及其製作方法
US20100155928A1 (en) Semiconductor package and manufacturing method of the same
JP2010098064A (ja) 積層配線基板及びその製造方法
CN108305864B (zh) 端子
TWI624924B (zh) 具有嵌埋式元件及加強層之線路板及其製法
KR101920434B1 (ko) 인쇄회로기판 및 그 제조방법
TWM680884U (zh) 整合性線路基板裝置
TWI626865B (zh) 具雙加強層及整合雙路由電路之線路板及其製法
TW201828396A (zh) 新型端子
JP2004071944A (ja) 電子装置
TW200427036A (en) A structure of chip package with copper bumps and manufacture thereof
JP2005093930A (ja) 多層基板とその製造方法
JP2013141042A (ja) バンプ構造およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant