CN102403276A - 装配有配线插入槽的芯片元件的制造方法 - Google Patents

装配有配线插入槽的芯片元件的制造方法 Download PDF

Info

Publication number
CN102403276A
CN102403276A CN2011102664889A CN201110266488A CN102403276A CN 102403276 A CN102403276 A CN 102403276A CN 2011102664889 A CN2011102664889 A CN 2011102664889A CN 201110266488 A CN201110266488 A CN 201110266488A CN 102403276 A CN102403276 A CN 102403276A
Authority
CN
China
Prior art keywords
chip
groove
substrate
adhesive
wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102664889A
Other languages
English (en)
Other versions
CN102403276B (zh
Inventor
J.布伦
R.塔勒弗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of CN102403276A publication Critical patent/CN102403276A/zh
Application granted granted Critical
Publication of CN102403276B publication Critical patent/CN102403276B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H10W70/698—Semiconductor materials that are electrically insulating, e.g. undoped silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07332—Compression bonding, e.g. thermocompression bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/877—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
  • Magnetic Heads (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Manufacturing Of Electrical Connectors (AREA)

Abstract

本发明涉及一种装配有配线插入槽的芯片元件的制造方法。该方法包括以下步骤：在互连基板(22)上设置导电路(26)，该导电路(26)布置为将芯片(20)的有源表面的接触区域连接到与槽的第一壁对应的区域；在与槽的第一壁对应的区域处，通过电沉积在导电路上生长接触凸块(16)；将芯片(20)经由其有源表面组装到基板上，以使得芯片的侧壁形成槽的底部；经由芯片的与基板平行的背表面加工芯片，并同时测量芯片的该背表面与接触凸块之间的距离；当测量距离到达所要求的值时停止加工；以及通过接合将板(24)组装到芯片的背表面，以形成槽的第二壁。

Description

装配有配线插入槽的芯片元件的制造方法
技术领域
本发明涉及微电子芯片元件，这些元件的最大尺寸能小于毫米量级，并且这些微电子芯片元件被固定到用于例如向该些芯片供电的导电配线。
背景技术
如专利申请WO2009112644所描述的那样，图1示出了被固定到两个平行配线12a和12b的芯片元件10的立体图。元件10是大体上的平行六面体形状，其两个相对的侧表面被各自设置有在元件10的整个长度上延伸的平行槽14a、14b。这些槽的每个容纳各自的配线12a和12b。
配线12a和12b通常起到电连接的作用，例如将电流供应到形成在元件10的芯片中的发光二极管。由此，配线12a和12b是导电的并通过形成在每个槽的侧壁上的导电凸块16而与芯片电连接。槽的宽度和凸块16的高度根据配线12的直径来选择，以使得每个配线夹在凸块与槽14的相对侧壁之间。
图1所示类型的元件通常由两个部分制成。第一部分18a对应于元件的底部的三分之一并由芯片形成。第二部分18b对应于元件的剩下的顶部部分并形成保护盖。芯片的面向盖18b的有源表面包括凸块16并形成槽14的第一侧壁。盖18b具有T形截面以使其能形成槽的第二侧壁和底部。
由于芯片元件10较小，所以盖18b到芯片18a的组装将引起一些问题。尤其是难以以可重复的方式保持槽14的各侧壁之间的分离距离。如上述的专利申请WO2009112644所述，所希望的是通过柔性地夹在槽中而将配线12固定在位于槽一侧的凸块16与位于槽另一侧的相对侧壁之间。如果分离距离太大，配线12将无法被夹住。如果分离距离太小，配线将无法不损坏元件10地被插入槽中。
发明内容
因此，希望寻求能够使槽的侧壁之间的可重复的精确分离距离得以确保的方法。
为了达到这一要求，提供了一种设置有槽的芯片元件的制造方法，该方法包括以下步骤：在互连基板上设置导电路，该导电路布置为将芯片的有源表面的接触区域连接到与槽的第一壁对应的区域；在与槽的第一壁对应的区域处，通过电沉积在导电路上生长接触凸块；将芯片经由其有源表面组装到基板上，以使得芯片的侧壁形成槽的底部；经由芯片的与基板平行的背表面加工芯片，并同时测量芯片的该背表面与接触凸块之间的距离；当测量距离到达所要求的值时停止加工；以及通过将板接合到芯片的背表面而进行组装，以形成槽的第二壁。
根据该方法的一个实施例，所述组装阶段包括以下步骤：将一些可聚合粘合剂在该粘合剂的液化温度下涂敷到芯片的背表面；将板以一压力置于芯片上，以在板和芯片之间获得最小厚度的粘合剂并将多余的粘合剂挤出；以及在保持所述压力的同时将粘合剂加热到聚合温度。
根据该方法的一个实施例，板或芯片的背表面设置有空腔，该空腔设计为收集被所述压力挤出的多余的粘合剂。
根据一个实施例，该方法包括以下步骤：沉积促进电沉积并覆盖基板和导电路的连续导电底层；在导电路的与芯片的有源表面的接触区域对应的位置处，通过电沉积在连续底层上生长微插入物；在连续底层上生长接触凸块；移除多余的连续底层；并且将芯片组装到基板上，以使得芯片的接触区域压在微插入物上。
附图说明
通过下面对具体实施例的描述，其他优点和特征将变得更加清楚明显，具体实施例仅仅是处于非限制性示例的目的来给出并且由附图示出，在附图中：
图1示出了固定到两个配线的芯片元件的透视图，并且之前已对图1进行了描述；
图2示出了包括芯片的芯片元件的实施例的前视图，该芯片经由其有源表面(active surface)连接到互连基板；以及
图3a至3e示出了图2所示类型的芯片元件的制造步骤。
具体实施方式
图2示出了寻求改善槽宽度精确性的具体类型的芯片元件的实施例。
在该芯片元件中，根据通常称为倒装芯片的技术，芯片20经由其有源表面(即，制作有电路的表面)直接连接到互连基板22。由此，芯片20的侧壁形成槽14a和14b的底部，并且基板22相对于芯片突出的部分形成槽的第一壁。槽的相对的第二壁由板24的突出部分形成，板24通过粘合到芯片20的背表面而被固定。
基板22包括位于其上表面上的导电路(conductive track)26，该导电路26设计为将芯片20的接触区域连接到设置在槽14的第一壁上的各凸块16。芯片20的接触区域通过焊料珠28或任何其他适合于倒装芯片技术的构件而连接到导电路26。这些焊料珠同时用于固定芯片。涂敷材料30填充芯片20和基板22之间的空间并包埋焊料珠28。
正如所示出的，配线12a和12b优选夹在凸块16和槽14的相对壁(即，由板24限定的壁)之间。正如之前所提及的，如果凸块和相对壁之间的分离距离太大，则配线12将无法被夹住。如果该分离距离太小，则配线将无法不损坏元件地被插入槽中。因此，芯片元件的组装方法必须要确保该分离距离具有足够的精确性。
凸块16与槽的相对壁之间的尺寸的约束因素包括多个元件，具体为凸块16、焊料珠28、芯片20以及芯片20与板24之间的粘合层。所有这些元件的尺寸不确定性的总和将使得不能以可重复的方式获得所期望的精确性，除非特别谨慎小心。
这里，提出了能够以可重复的方式实现所要求的精确性的制造方法的具体选择。具体地，接触凸块16通过电沉积来制造。尽管该方法不太精确，但是凸块的高度在整个处理晶片上具有一致的特性。当芯片被组装到其基板上之后，芯片经由其背表面被研磨并同时测量凸块和背表面之间的高度。当测量对应到所要求的尺寸时研磨停止。测量通过比较器(comparator)或轮廓仪(profilemeter)来以常规的方式进行。然后，通过能够获得最小厚度的粘合层的方法，板24被接合到芯片20的背表面。
图3a至3e示出了图2所示类型的芯片元件的制造方法的各个步骤。该方法适合于在硅晶片上制造几个芯片元件，其中硅晶片被设计为形成芯片元件的互连基板22。
在图3a中，例如由硅制成的基板22被氧化硅制成的整晶片(full-wafer)绝缘层32覆盖，在该整晶片绝缘层32上已经形成有例如由铝制成的导电路26。设计为促进电沉积并例如由钛和铜合金制成的整晶片连续底层34覆盖导电路。
设计为与芯片进行接触的微插入物(micro-insert)36于导电路26的合适部分处通过电沉积形成在连续底层34上。这成了焊料珠的有利替代以将芯片连接到基板。这种方案能够获得更薄的界面(在2到10μm之间)并从而使得对湿度更不敏感(横向交换表面更小)。
在图3b中，通过电沉积形成凸块16。为此，可交联树脂层38沉积在连续底层34上，且然后被曝光并被蚀刻以移除凸块位置处的树脂。使凸块通过电沉积于这些位置处而生长在连续底层34上。凸块的高度取决于电沉积的时间。树脂的厚度没有任何影响-其仅需要比凸块16的所需高度大。
电沉积优选以两种材料来进行。首先沉积例如15μm以上的镍层，然后是例如3μm以上的金层，从而促进与配线12的接触(图2)。
在图3c中，多余的树脂和连续底层34被移除。于是，凸块16和微插入物36保留在连续底层的材料岛上并与路26电接触。
尽管无法以所需的精确度获得凸块16的高度，但是可以使凸块16的高度在整个处理晶片上为均匀的高度。
在图3d中，芯片20被组装到基板22上，芯片20的有源表面的接触区域被置于微插入物36上。通过在芯片上施加足够的压力以使微插入物部分地进入芯片的接触区域来建立接触。涂敷材料30被添加到芯片20与基板22之间的空间中。在这里还用于将芯片固定在基板上的该涂敷材料优选为可聚合的胶或树脂。
然后，通过研磨或其他任何合适的加工形式，芯片20的高度自其背表面减小。芯片的初始高度以虚线表示。在研磨过程中，测量芯片的背表面与凸块16的顶点之间的距离。当到达所需的距离d时，研磨停止。该距离对应于要插入槽中的配线12的直径。当前的加工工具使得该距离能够以充分满足这里描述的要求的精度而被监测和关注。
在图3e中，例如由玻璃制成的板24被通过接合而附加到芯片20的背表面上。期望粘合封层40具有最小的厚度，从而它的偏差几乎不影响在凸块16和板24之间获得的最终距离。为此，通过热压缩来进行粘合。
合适剂量的粘合剂(例如环氧树脂E505-EPOTECNY)滴被沉积在芯片20的背表面上，或者均匀层被旋涂在板24上。粘合剂的剂量优选为覆盖芯片20的整个顶表面而不在粘合之后溢出到凸块16上。
以足够的压力将板24置于芯片20上，以将大部分粘合剂挤到芯片的边缘。该压力在粘合剂的硬化过程中被保持，并且粘合剂的硬化过程优选包括两个温度平台。第一平台对于E505树脂而言在50到90℃之间保持10到30分钟，并被设计为使粘合剂液化(liquefy)以利于粘合剂的迁移。第二平台在90℃以上保持10到60分钟，并被设计为使粘合剂聚合。
为了进一步便于该粘合封层的厚度的减小，如所示出的，空腔被设置于板24的底表面。例如采用锯(saw)形成的槽形式的该空腔还可以设置于芯片20的背表面。通过累积多余的粘合剂，这些空腔使得被挤出的粘合剂的迁移路径变短。
通过这些不同的措施，获得厚度为约1μm的粘合封层，且该粘合封层能以比凸块16与板24之间的分离距离所需的尺寸公差显著小的尺寸公差来重复。
可以看出，尽管相对于单个芯片元件描述了图3a至3e的不同步骤，但是图3a至3e的不同步骤可以有利地应用到由晶片形成基板20制成的芯片元件矩阵。研磨操作在成组的组装芯片20上进行。与该矩阵具有相同尺寸的板24置于该成组的芯片20上。各芯片元件最终通过划片被分离。

Claims (4)

1.一种设置有槽(14)的芯片元件(10)的制造方法，包括以下步骤：
在互连基板(22)上设置导电路(26)，该导电路(26)布置为将芯片(20)的有源表面的接触区域连接到与所述槽的第一壁对应的区域；
在与所述槽的所述第一壁对应的所述区域处，通过电沉积在所述导电路上生长接触凸块(16)；
将所述芯片经由其有源表面组装到所述基板上，以使得所述芯片的侧壁形成所述槽的底部；
经由所述芯片的与所述基板平行的背表面加工所述芯片，并同时测量所述芯片的该背表面与所述接触凸块之间的距离；
当测量距离到达所要求的值时停止加工；以及
通过将板(24)接合到所述芯片的所述背表面而进行组装，以形成所述槽的第二壁。
2.根据权利要求1所述的方法，其中所述组装阶段包括以下步骤：
将一些可聚合粘合剂在该粘合剂的液化温度下涂敷到所述芯片的所述背表面；
将所述板以一压力置于所述芯片上，以在所述板和所述芯片之间获得最小厚度的粘合剂并将多余的粘合剂挤出；以及
在保持所述压力的同时将所述粘合剂加热到聚合温度。
3.根据权利要求2所述的方法，其中所述板或所述芯片的所述背表面设置有空腔，该空腔设计为收集被所述压力挤出的多余的粘合剂。
4.根据权利要求1所述的方法，包括以下步骤：
沉积促进电沉积并覆盖所述基板和所述导电路的连续导电底层(34)；
在所述导电路的与所述芯片的所述有源表面的所述接触区域对应的位置处，通过电沉积在所述连续底层上生长微插入物(36)；
在所述连续底层上生长所述接触凸块；
移除多余的连续底层；以及
将所述芯片组装到所述基板上，以使得所述芯片的接触区域压在所述微插入物上。
CN201110266488.9A 2010-09-09 2011-09-09 装配有配线插入槽的芯片元件的制造方法 Expired - Fee Related CN102403276B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1003610A FR2964786B1 (fr) 2010-09-09 2010-09-09 Procédé de réalisation d'éléments a puce munis de rainures d'insertion de fils
FR10/03610 2010-09-09

Publications (2)

Publication Number Publication Date
CN102403276A true CN102403276A (zh) 2012-04-04
CN102403276B CN102403276B (zh) 2016-01-06

Family

ID=43446529

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110266488.9A Expired - Fee Related CN102403276B (zh) 2010-09-09 2011-09-09 装配有配线插入槽的芯片元件的制造方法

Country Status (5)

Country Link
US (1) US8445328B2 (zh)
EP (1) EP2429006A3 (zh)
JP (1) JP5889579B2 (zh)
CN (1) CN102403276B (zh)
FR (1) FR2964786B1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019033266A (ja) * 2012-09-17 2019-02-28 コミッサリア ア レネルジー アトミーク エ オ エナジーズ アルタナティブス 溝付き及びチップ付きデバイス用のキャップ、キャップを装備するデバイス、デバイスと配線要素のアセンブリ、及びその製造方法
CN110326100A (zh) * 2017-01-30 2019-10-11 普利莫1D公司 用于将配线插入到半导体芯片的沟槽中的方法以及用于实现该方法的设备

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2928491A1 (fr) * 2008-03-06 2009-09-11 Commissariat Energie Atomique Procede et dispositif de fabrication d'un assemblage d'au moins deux puces microelectroniques
FR2937464B1 (fr) * 2008-10-21 2011-02-25 Commissariat Energie Atomique Assemblage d'une puce microelectronique a rainure avec un element filaire sous forme de toron et procede d'assemblage
FR2955972B1 (fr) * 2010-02-03 2012-03-09 Commissariat Energie Atomique Procede d'assemblage d'au moins une puce avec un tissu incluant un dispositif a puce
FR2986372B1 (fr) * 2012-01-31 2014-02-28 Commissariat Energie Atomique Procede d'assemblage d'un element a puce micro-electronique sur un element filaire, installation permettant de realiser l'assemblage
US10546673B2 (en) 2012-08-27 2020-01-28 Intermetallics Co., Ltd. NdFeB system sintered magnet
FR3065578B1 (fr) * 2017-04-19 2019-05-03 Primo1D Procede d'assemblage d'une puce microelectronique sur un element filaire
FR3103293B1 (fr) * 2019-11-19 2022-07-08 Commissariat Energie Atomique Étiquette de radio-identification
CN114203567B (zh) * 2021-11-24 2022-08-16 广东气派科技有限公司 一种控制半导体封装过程中粘接剂稳定性的工艺方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6369448B1 (en) * 2000-01-21 2002-04-09 Lsi Logic Corporation Vertically integrated flip chip semiconductor package
US20050223552A1 (en) * 2004-04-08 2005-10-13 Neal Meyer Bonding an interconnect to a circuit device and related devices
WO2009112644A1 (fr) * 2008-03-06 2009-09-17 Commissariat A L'energie Atomique Assemblage d'un élément filaire avec une puce microélectronique à rainure comportant au moins un plot de maintien de l'élément filaire

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5225373A (en) * 1990-03-07 1993-07-06 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor pressure sensor device with two semiconductor pressure sensor chips
CA2156795C (en) * 1994-08-31 1999-08-17 Yuzo Shimada An electronic device assembly and a manufacturing method of the same
JP2944449B2 (ja) * 1995-02-24 1999-09-06 日本電気株式会社 半導体パッケージとその製造方法
US5674785A (en) * 1995-11-27 1997-10-07 Micron Technology, Inc. Method of producing a single piece package for semiconductor die
JPH10294423A (ja) * 1997-04-17 1998-11-04 Nec Corp 半導体装置
US20120171802A1 (en) * 2006-04-13 2012-07-05 Daniel Luch Collector grid and interconnect structures for photovoltaic arrays and modules
US20090111206A1 (en) * 1999-03-30 2009-04-30 Daniel Luch Collector grid, electrode structures and interrconnect structures for photovoltaic arrays and methods of manufacture
EP1325517A2 (en) * 2000-09-19 2003-07-09 Nanopierce Technologies Inc. Method for assembling components and antennae in radio frequency identification devices
US6548376B2 (en) * 2001-08-30 2003-04-15 Micron Technology, Inc. Methods of thinning microelectronic workpieces
JP2003168694A (ja) * 2001-12-03 2003-06-13 Mitsubishi Electric Corp 半導体パッケージ
US6972244B1 (en) * 2004-04-23 2005-12-06 National Semiconductor Corporation Marking semiconductor devices through a mount tape
JP4659421B2 (ja) * 2004-09-30 2011-03-30 株式会社トクヤマ 発光素子収納用パッケージの製造方法
FR2876243B1 (fr) * 2004-10-04 2007-01-26 Commissariat Energie Atomique Composant a protuberances conductrices ductiles enterrees et procede de connexion electrique entre ce composant et un composant muni de pointes conductrices dures
US7371674B2 (en) * 2005-12-22 2008-05-13 Intel Corporation Nanostructure-based package interconnect
EP1997138B1 (en) * 2006-03-21 2011-09-14 Promerus LLC Methods and materials useful for chip stacking, chip and wafer bonding
US7851906B2 (en) * 2007-03-26 2010-12-14 Endicott Interconnect Technologies, Inc. Flexible circuit electronic package with standoffs
FR2932004B1 (fr) * 2008-06-03 2011-08-05 Commissariat Energie Atomique Dispositif electronique empile et procede de realisation d'un tel dispositif electronique
FR2937464B1 (fr) * 2008-10-21 2011-02-25 Commissariat Energie Atomique Assemblage d'une puce microelectronique a rainure avec un element filaire sous forme de toron et procede d'assemblage
US9082806B2 (en) * 2008-12-12 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6369448B1 (en) * 2000-01-21 2002-04-09 Lsi Logic Corporation Vertically integrated flip chip semiconductor package
US20050223552A1 (en) * 2004-04-08 2005-10-13 Neal Meyer Bonding an interconnect to a circuit device and related devices
WO2009112644A1 (fr) * 2008-03-06 2009-09-17 Commissariat A L'energie Atomique Assemblage d'un élément filaire avec une puce microélectronique à rainure comportant au moins un plot de maintien de l'élément filaire

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019033266A (ja) * 2012-09-17 2019-02-28 コミッサリア ア レネルジー アトミーク エ オ エナジーズ アルタナティブス 溝付き及びチップ付きデバイス用のキャップ、キャップを装備するデバイス、デバイスと配線要素のアセンブリ、及びその製造方法
CN110326100A (zh) * 2017-01-30 2019-10-11 普利莫1D公司 用于将配线插入到半导体芯片的沟槽中的方法以及用于实现该方法的设备
CN110326100B (zh) * 2017-01-30 2023-08-15 普利莫1D公司 用于将配线插入到半导体芯片的沟槽中的方法以及用于实现该方法的设备

Also Published As

Publication number Publication date
JP5889579B2 (ja) 2016-03-22
JP2012060129A (ja) 2012-03-22
FR2964786B1 (fr) 2013-03-15
US8445328B2 (en) 2013-05-21
CN102403276B (zh) 2016-01-06
EP2429006A2 (fr) 2012-03-14
EP2429006A3 (fr) 2012-04-04
FR2964786A1 (fr) 2012-03-16
US20120064671A1 (en) 2012-03-15

Similar Documents

Publication Publication Date Title
CN102403276B (zh) 装配有配线插入槽的芯片元件的制造方法
US7619304B2 (en) Panel and semiconductor component having a composite board with semiconductor chips and plastic package molding compound and method for the production thereof
CN103109367B (zh) 可堆叠的模塑微电子封装
US9209081B2 (en) Semiconductor grid array package
TWI517322B (zh) 半導體元件及其製作方法
US20110062584A1 (en) Three-dimensionally integrated semicondutor device and method for manufacturing the same
US20050156298A1 (en) Semiconductor device including semiconductor elements mounted on base plate
SE515856C2 (sv) Bärare för elektronikkomponenter
US9691682B2 (en) Optoelectronic semiconductor component having an electrically insulating element
CN114256170B (zh) 扇出型封装结构及其制备方法
CN101546759A (zh) 制造电子模块的方法以及电子模块
US9640506B2 (en) Method for manufacturing electronic devices
US8020288B2 (en) Method for producing an electronic subassembly
US6353326B2 (en) Test carrier with molded interconnect for testing semiconductor components
CN111508918A (zh) 布线结构及其制造方法
US9728493B2 (en) Mold PackageD semiconductor chip mounted on a leadframe and method of manufacturing the same
CN109891430A (zh) 指纹传感器模块以及用于制造指纹传感器模块的方法
US8097944B2 (en) Semiconductor device
CN111627878A (zh) 布线结构，封装结构及其制造方法
US7910406B2 (en) Electronic circuit device and method for manufacturing same
JPH0786502A (ja) マルチチップｉｃの製造方法
JP5204789B2 (ja) めっきピラーパッケージの形成
CN111048468A (zh) 电子元件的层叠件及其制造方法
KR20120050194A (ko) 프로브 및 프로브 제조방법
US20150366067A1 (en) Peripherally Mounted Components in Embedded Circuits

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160106

Termination date: 20190909

CF01 Termination of patent right due to non-payment of annual fee