JPH10294423A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH10294423A
JPH10294423A JP9099502A JP9950297A JPH10294423A JP H10294423 A JPH10294423 A JP H10294423A JP 9099502 A JP9099502 A JP 9099502A JP 9950297 A JP9950297 A JP 9950297A JP H10294423 A JPH10294423 A JP H10294423A
Authority
JP
Japan
Prior art keywords
substrate
chip
semiconductor device
substrates
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9099502A
Other languages
English (en)
Inventor
Nobuaki Takahashi
信明 高橋
Yoshitaka Kyogoku
好孝 京極
Katsumasa Hashimoto
克正 橋本
Shinichi Miyazaki
真一 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9099502A priority Critical patent/JPH10294423A/ja
Priority to US09/061,165 priority patent/US6025648A/en
Priority to KR19980013880A priority patent/KR100299885B1/ko
Publication of JPH10294423A publication Critical patent/JPH10294423A/ja
Priority to US09/460,375 priority patent/US6287892B1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/121—Arrangements for protection of devices protecting against mechanical damage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/877—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 宇宙機器や自動車等の用途の使用に耐える、
耐振動性，耐衝撃性の優れた３次元半導体モジュールの
構造を提供する。 【解決手段】 チップ２が金バンプ３によりフリップチ
ップ接続された基板１を、積層用の半田バンプ７によっ
て複数個積層させる。チップ上面９と基板１との間隙に
は、柔軟性を有する樹脂を充填させ、緩衝材層８を設け
る。この様な３次元半導体モジュールの構造とすること
により、緩衝材層８が外部から加わる振動や衝撃を吸収
するため、耐振動性，耐衝撃性が向上する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特にベアチップを搭載した基板を三次元的に積層構造と
してなる半導体装置に関するものである。
【０００２】
【従来の技術】半導体チップ、特に半導体メモリ実装方
法において、より高密度化、小形化、大容量化を達成す
るために、チップを三次元的に積層させて構成する方法
が盛んに開発されている。かかる構造とすることによ
り、実装面積の大幅な縮小が可能となる。
【０００３】しかしながら、三次元的に積層させると、
部材の熱膨張係数の相違により、熱履歴による応力、歪
みの発生、更には接続部の不良が発生する。また、宇宙
機器等に適用する場合には、耐振動性や耐衝撃性をも考
慮する必要があり、いくつかの方法が提案されている。
【０００４】例えば、特開平６−２７５７７５号公報に
記載されており、図３に示す様に、チップ２をＴＡＢ
（テープ・オートメイティッド・ボンディング）テープ
に搭載し、ＴＡＢ装置としたものが、３段積層（１７Ａ
〜１７Ｃ）された構造となっている。
【０００５】図３において、チップ２はバンプ１３ある
いはフリップチップ法により、リード１１に接続されて
いる。チップ２のＴＡＢテープ側の部分は保護樹脂１２
により被覆されている。また、ＴＡＢ装置はモジュール
プレート１４に搭載されている。なお、モジュールプレ
ート１４は耐熱性が高く、可及的に熱伝導性の良い材料
から成っている。
【０００６】ＴＡＢ装置をモジュールプレート１４に搭
載する際は、ＴＡＢ装置をモジュールプレート１４の凹
部１５内に、熱伝導性の高い接着剤６によりチップ２の
背面を凹部１５の内面に接続する。ＴＡＢテープのリー
ド１１のアウターリード部をモジュールプレート１４の
表面側の接続用パターンに接続し、ＴＡＢ装置とモジュ
ールプレート１４からなる単位ユニット１７Ａ〜１７Ｃ
が構成される。
【０００７】単位ユニット１７Ａ〜１７Ｃは緩衝部材１
８を介した状態で複数個積層（図では３個）されてい
る。緩衝部材２１は異方性導電性樹脂あるいは異方性導
電性ゴムで形成され、上下方向にのみ導通する構成にな
っているため、積層された単位ユニット１７は電気的に
接続されている。以上の様な構造のため、外部からの衝
撃や振動を緩衝部材１８が吸収し、装置の耐振動性を改
善することができる。
【０００８】他の従来技術として、特開平２−４２７３
９号公報に記載されている。図４（ａ）に示す様に、絶
縁基板１上に柔軟性接着剤層２０を形成する。この柔軟
性接着剤層２０の上にパッド２１及び配線パターンを形
成する。次いで、パッド２１の上にチップ２をバンプ２
２により接続する。
【０００９】または図４（ｂ）に示す様に、絶縁基板１
上に柔軟性接着剤層２０を形成した後、パッド２１及び
配線パターンを除き、他の部分をエッチングにより除去
する。次いで、残置しているパッド２１の上にチップ２
をバンプ２２により接続する。
【００１０】以上の様な構造にすることにより、柔軟性
接着剤層２０がチップ２と基板１の間に介在する緩衝層
として機能するので、両者間の接続信頼性が向上する。
【００１１】
【発明が解決しようとする課題】特開平６−２７５７７
５号公報に記載されている従来の技術では、単位ユニッ
トを積層させて相互に電気接続させるための材料とし
て、異方性導電性の樹脂または異方性導電性ゴムを用い
ている。異方性導電性の樹脂またはゴムは、一般に金属
に比較して電気抵抗が高いという問題があるため、特に
メモリチップの様な低電圧の用途に適用することは実際
には難しい。
【００１２】また、特開平２−４２７３９号公報に記載
されている従来の技術では、基板とチップの接続に半田
を用いているが、この時確実に接続を行うためにフラッ
クスの使用が現実的である。しかし、フラックス中に含
有されるハロゲンイオンが残留すると、ベアチップに悪
影響を及ぼすことが知られている。
【００１３】そのため、宇宙機器の様な精密機器におい
ては半田による接続を避け、金等のフラックスが不必要
な材料による接続が望まれる。金等からなるバンプによ
ってフリップチップ接続する場合、加熱と共に圧力と振
動をかける必要がある。この時、確実な接続を行うため
には、ランドはある程度の硬度が必要となる。
【００１４】しかしながら、この従来の技術では、ラン
ドの直下に柔軟性のある接着剤の層が金等からなるバン
プによる接続は困難である。また、作製工程が複雑で、
コスト高となるという問題もある。
【００１５】本発明の目的は、極めて簡単な構成で耐振
動性や耐衝撃性を向上可能とした半導体装置を提供する
ことである。
【００１６】
【課題を解決するための手段】本発明によれば、半導体
チップが夫々搭載された基板が互いに金属電極により複
数個電気的に接続されて積層された構造の半導体装置で
あって、前記基板の裏面と半導体チップの上面との間に
緩衝材を設けたことを特徴とする半導体装置が得られ
る。
【００１７】また、本発明によれば、半導体チップが夫
々搭載された第１及び第２の基板を含み、前記第１の基
板の上に前記第２の基板が搭載された積層構造の半導体
装置であって、前記第１の基板上の半導体チップ表面と
前記第２の基板の裏面との間に緩衝材を有する半導体装
置が得られる。
【００１８】そして、前記第１及び第２の基板は互いに
金属電極であるパンプにより接続されていることを特徴
としており、また、積層された前記基板の間の間隙部に
前記緩衝材が充填されていることを特徴としている。
【００１９】本発明の作用を述べる。積層かつ接続され
たチップ搭載済みの基板間に、柔軟性を有する緩衝材層
を設けることにより、外部から加えられる振動や衝撃が
この緩衝材層に吸収されるために、耐振動性や耐衝撃性
が向上する。
【００２０】
【発明の実施の形態】以下、図面を用いて本発明の実施
例について説明する。
【００２１】図１は本発明の一実施例の半導体装置の実
装構造の断面図である。以下に、図１を参照しつつ作製
方法の一例を示す。内部パッド４及び配線パターンが形
成してある、例えばアルミナ，ガラスセラミック等から
なる基板１と、金バンプ３がが形成されているチップ２
とを、フリップチップ接続する。尚、金バンプ３は例え
ば金ワイヤーを用い、ボール法により作製する。
【００２２】基板１側の内部パッド４には、金バンプ３
による接続を確実に行うために、メッキ法，スパッタ法
等により、予め金が１〜５μｍの厚さで形成してある。
フリップチップ接続の際は、加熱と加圧あるいは振動等
を併用して、熱圧着を行う。その後、チップ２と基板１
の間隙に封止用樹脂６を注入し、硬化させ封止する。
【００２３】次いで、チップ上面９に柔軟性を有する樹
脂による緩衝材層８を設け、半硬化状態としておく。基
板１のチップ２が搭載されてる面の外部パッド５に積層
用のバンプ７を形成する。積層用のバンプ７は、例えば
鉛錫半田ボールを外部パッド５にフラックス等の粘着力
を利用して配置し、加熱，溶融させることによって形成
する。形成したバンプ７の高さは、少なくとも基板１の
面から緩衝材層８の表面までの高さよりも高くなる様
に、半田ボールのサイズを選んでおく。
【００２４】次に、チップ２が搭載されている基板１を
複数個積層させ、リフローにより半田を溶融させ一括で
接続する。それと同時に緩衝材層８を完全硬化させ、図
１に示す半導体の実装構造となる。または、積層させる
工程後に樹脂を注入して緩衝材層８を形成しても良い。
【００２５】以上の様な半導体の実装構造とすることに
より、チップ上面９と基板１との間に柔軟性を有する樹
脂からなる緩衝材層８があるので、外部からの信号や衝
撃を吸収し、耐振動性，耐衝撃性が向上する。また、基
板１間は金属（半田）からなるバンプ７で接続している
ため、電気抵抗も低い。更に基板の内部パッド４の下部
には柔軟性を有する層は存在しないので、金等のバンプ
によりチップ２と基板１を接続することができる。
【００２６】尚、チップ２と基板１を接続するためのバ
ンプとして、金バンプを例にとって説明を行ったが、半
田バンプ等を用いることもできる。
【００２７】図２は本発明の他の実施例を示す半導体装
置の実装構造の断面図である。内部パッド４及び配線パ
ターンが形成してある基板１と、金バンプ３が形成され
ているチップ２とをフリップチップ接続する。基板１側
の内部パッド４には、金バンプ３による接続を確実に行
うために、メッキ法，スパッタ法等により、予め金が１
〜５μｍの厚さで形成してある。フリップチップ接続の
際は、加熱と加圧あるいは振動等を併用して、熱圧着を
行う。
【００２８】その後、チップ２と基板１の間隙に封止用
樹脂６を注入し、固化させ封止する。次いで、チップ２
が搭載されている面の外部パッド５に、例えば鉛錫半田
からなる積層用のバンプ７を形成する。次に、チップ２
が搭載されている基板１を複数個積層させ、リフローに
よりバンプ７を溶融させ一括で接続する。次いで、各基
板１の間の間隙に柔軟性を有する樹脂を注入し、硬化さ
せ、緩衝材層８を形成し、図２に示す半導体の実装構造
となる。
【００２９】また、基板１の下面とチップ上面９との間
隙が狭いために樹脂が十分に注入できない場合は、先の
実施例と同様に形成した後に、基板１の間の間隙に柔軟
性を有する樹脂を注入して硬化させ、緩衝材層８とし、
図２に示す半導体の実装構造となる。
【００３０】以上の様な半導体の実装構造とすることに
より、積層された各基板間に柔軟性を有する樹脂からな
る緩衝材層８があるので、外部からの振動や衝撃を吸収
し、耐振動性，耐衝撃性が向上する。また、基板１間は
金属（半田）で接続しているため、電気抵抗も低い。更
に基板１の内部パッド４の下部には柔軟性を有する層は
存在せず、金等のバンプによる接続が可能である。
【００３１】尚、チップ２と基板１を接続するためのバ
ンプとして、金バンプを例にとって説明を行ったが、半
田バンプ等を用いることもできる。
【００３２】
【発明の効果】以上説明した様に本発明によれば、半田
バンプにより積層、接続されたチップ搭載済み基板間
に、柔軟性を有する緩衝材層を設けているので、外部か
ら加えられる振動，衝撃が緩衝材層に吸収され、耐振動
性及び耐衝撃性が向上する。それにより、宇宙機器，自
動車等の振動，衝撃等が加わる用途に３次元モジュール
を適用することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例を示す半導体の実装構造の断
面図である。
【図２】本発明の他の実施例を示す半導体の実装構造の
断面図である。
【図３】従来技術を示す半導体の実装構造の断面図であ
る。
【図４】従来技術を示す半導体の実装構造の断面図であ
る。
【符号の説明】
１ 基板 ２ チップ ３ 金バンプ ４ 内部パッド ５ 外部パッド ６ 封止樹脂 ７ バンプ ８ 緩衝材層 ９ チップ上面
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮崎 真一 東京都港区芝五丁目７番１号 日本電気株 式会社内

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップが夫々搭載された基板が互
    いに金属電極により複数個電気的に接続されて積層され
    た構造の半導体装置であって、前記基板の裏面と半導体
    チップの上面との間に緩衝材を設けたことを特徴とする
    半導体装置。
  2. 【請求項２】 半導体チップが夫々搭載された第１及び
    第２の基板を含み、前記第１の基板の上に前記第２の基
    板が搭載された積層構造の半導体装置であって、前記第
    １の基板上の半導体チップ表面と前記第２の基板の裏面
    との間に緩衝材を有する半導体装置。
  3. 【請求項３】 前記第１及び第２の基板は互いに金属電
    極であるパンプにより接続されていることを特徴とする
    請求項２記載の半導体装置。
  4. 【請求項４】 積層された前記基板の間の間隙部に前記
    緩衝材が充填されていることを特徴とする請求項１〜３
    いずれか記載の半導体装置。
JP9099502A 1997-04-17 1997-04-17 半導体装置 Pending JPH10294423A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP9099502A JPH10294423A (ja) 1997-04-17 1997-04-17 半導体装置
US09/061,165 US6025648A (en) 1997-04-17 1998-04-16 Shock resistant semiconductor device and method for producing same
KR19980013880A KR100299885B1 (ko) 1997-04-17 1998-04-17 반도체장치및그의제조방법
US09/460,375 US6287892B1 (en) 1997-04-17 1999-12-13 Shock-resistant semiconductor device and method for producing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9099502A JPH10294423A (ja) 1997-04-17 1997-04-17 半導体装置

Publications (1)

Publication Number Publication Date
JPH10294423A true JPH10294423A (ja) 1998-11-04

Family

ID=14249057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9099502A Pending JPH10294423A (ja) 1997-04-17 1997-04-17 半導体装置

Country Status (3)

Country Link
US (2) US6025648A (ja)
JP (1) JPH10294423A (ja)
KR (1) KR100299885B1 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007472A (ja) * 1999-06-17 2001-01-12 Sony Corp 電子回路装置およびその製造方法
JP2001244365A (ja) * 2000-02-28 2001-09-07 Hitachi Chem Co Ltd 配線基板、半導体装置及び配線基板の製造方法
KR100401019B1 (ko) * 1999-12-30 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
US7226808B2 (en) 2003-05-02 2007-06-05 Seiko Epson Corporation Method of manufacturing semiconductor device and method of manufacturing electronics device
JP2007318182A (ja) * 2007-09-03 2007-12-06 Rohm Co Ltd 半導体装置
KR100821596B1 (ko) * 2000-06-23 2008-04-14 신꼬오덴기 고교 가부시키가이샤 다층 배선 기판 및 다층 배선 기판을 이용한 반도체 장치
US7371607B2 (en) 2003-05-02 2008-05-13 Seiko Epson Corporation Method of manufacturing semiconductor device and method of manufacturing electronic device
JP2008211187A (ja) * 2007-02-26 2008-09-11 Nepes Corp 半導体パッケージ及びその製造方法
US7427810B2 (en) 1999-07-01 2008-09-23 Oki Electric Industry Co., Ltd. Semiconductor device including semiconductor element mounted on another semiconductor element
JP2011044755A (ja) * 2010-12-03 2011-03-03 Rohm Co Ltd 半導体装置
JP2011192854A (ja) * 2010-03-16 2011-09-29 Casio Computer Co Ltd 半導体装置及び半導体装置の製造方法
JP2012060129A (ja) * 2010-09-09 2012-03-22 Commissariat A L'energie Atomique Et Aux Energies Alternatives ワイヤ挿入溝を備えるチップ素子
US8143108B2 (en) 2004-10-07 2012-03-27 Stats Chippac, Ltd. Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate
USRE44438E1 (en) 2001-02-27 2013-08-13 Stats Chippac, Ltd. Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate
WO2016194893A1 (ja) * 2015-06-04 2016-12-08 リンテック株式会社 半導体用保護フィルム、半導体装置及び複合シート
CN114864508A (zh) * 2022-03-24 2022-08-05 华天科技(南京)有限公司 一种陶瓷外壳倒装芯片封装叠层结构及装配方法

Families Citing this family (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294423A (ja) * 1997-04-17 1998-11-04 Nec Corp 半導体装置
US6441495B1 (en) * 1997-10-06 2002-08-27 Rohm Co., Ltd. Semiconductor device of stacked chips
US6274929B1 (en) * 1998-09-01 2001-08-14 Texas Instruments Incorporated Stacked double sided integrated circuit package
JP3257500B2 (ja) * 1998-02-27 2002-02-18 ティーディーケイ株式会社 磁気ヘッド装置
JP3055619B2 (ja) * 1998-04-30 2000-06-26 日本電気株式会社 半導体装置およびその製造方法
US6414391B1 (en) * 1998-06-30 2002-07-02 Micron Technology, Inc. Module assembly for stacked BGA packages with a common bus bar in the assembly
US6313522B1 (en) * 1998-08-28 2001-11-06 Micron Technology, Inc. Semiconductor structure having stacked semiconductor devices
DE19852967B4 (de) * 1998-11-17 2004-05-27 Micronas Gmbh Messeinrichtung mit einer Halbleiteranordnung
JP2000223645A (ja) * 1999-02-01 2000-08-11 Mitsubishi Electric Corp 半導体装置
TW417839U (en) * 1999-07-30 2001-01-01 Shen Ming Tung Stacked memory module structure and multi-layered stacked memory module structure using the same
JP3619395B2 (ja) * 1999-07-30 2005-02-09 京セラ株式会社 半導体素子内蔵配線基板およびその製造方法
US6122171A (en) * 1999-07-30 2000-09-19 Micron Technology, Inc. Heat sink chip package and method of making
JP2001102523A (ja) * 1999-09-28 2001-04-13 Sony Corp 薄膜デバイスおよびその製造方法
JP2001144218A (ja) * 1999-11-17 2001-05-25 Sony Corp 半導体装置及び半導体装置の製造方法
JP3798597B2 (ja) 1999-11-30 2006-07-19 富士通株式会社 半導体装置
US6369448B1 (en) * 2000-01-21 2002-04-09 Lsi Logic Corporation Vertically integrated flip chip semiconductor package
JP2001339011A (ja) * 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
US7247932B1 (en) * 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
JP3405456B2 (ja) * 2000-09-11 2003-05-12 沖電気工業株式会社 半導体装置，半導体装置の製造方法，スタック型半導体装置及びスタック型半導体装置の製造方法
JP3842548B2 (ja) * 2000-12-12 2006-11-08 富士通株式会社 半導体装置の製造方法及び半導体装置
JP2002231885A (ja) * 2001-02-06 2002-08-16 Mitsubishi Electric Corp 半導体装置
US20040070080A1 (en) * 2001-02-27 2004-04-15 Chippac, Inc Low cost, high performance flip chip package structure
US20020121707A1 (en) * 2001-02-27 2002-09-05 Chippac, Inc. Super-thin high speed flip chip package
TW479339B (en) * 2001-03-01 2002-03-11 Advanced Semiconductor Eng Package structure of dual die stack
US6472747B2 (en) * 2001-03-02 2002-10-29 Qualcomm Incorporated Mixed analog and digital integrated circuits
US6479321B2 (en) * 2001-03-23 2002-11-12 Industrial Technology Research Institute One-step semiconductor stack packaging method
US6762487B2 (en) * 2001-04-19 2004-07-13 Simpletech, Inc. Stack arrangements of chips and interconnecting members
JP3999945B2 (ja) * 2001-05-18 2007-10-31 株式会社東芝 半導体装置の製造方法
US6477058B1 (en) * 2001-06-28 2002-11-05 Hewlett-Packard Company Integrated circuit device package including multiple stacked components
JP2003078109A (ja) * 2001-09-03 2003-03-14 Mitsubishi Electric Corp 積層型メモリ装置
DE10164800B4 (de) * 2001-11-02 2005-03-31 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
TW523887B (en) * 2001-11-15 2003-03-11 Siliconware Precision Industries Co Ltd Semiconductor packaged device and its manufacturing method
JP2003318361A (ja) * 2002-04-19 2003-11-07 Fujitsu Ltd 半導体装置及びその製造方法
KR20030085868A (ko) * 2002-05-02 2003-11-07 삼성전기주식회사 부품 다층 실장 소자의 제조방법 및 이에 의해 제조된 소자
JP3678212B2 (ja) * 2002-05-20 2005-08-03 ウシオ電機株式会社 超高圧水銀ランプ
US7053476B2 (en) * 2002-09-17 2006-05-30 Chippac, Inc. Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages
US20040061213A1 (en) * 2002-09-17 2004-04-01 Chippac, Inc. Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages
US7064426B2 (en) * 2002-09-17 2006-06-20 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages
US7205647B2 (en) * 2002-09-17 2007-04-17 Chippac, Inc. Semiconductor multi-package module having package stacked over ball grid array package and having wire bond interconnect between stacked packages
US6972481B2 (en) 2002-09-17 2005-12-06 Chippac, Inc. Semiconductor multi-package module including stacked-die package and having wire bond interconnect between stacked packages
US7034387B2 (en) * 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
US7057269B2 (en) * 2002-10-08 2006-06-06 Chippac, Inc. Semiconductor multi-package module having inverted land grid array (LGA) package stacked over ball grid array (BGA) package
TW567601B (en) * 2002-10-18 2003-12-21 Siliconware Precision Industries Co Ltd Module device of stacked semiconductor package and method for fabricating the same
US7339276B2 (en) * 2002-11-04 2008-03-04 Intel Corporation Underfilling process in a molded matrix array package using flow front modifying solder resist
US6755700B2 (en) * 2002-11-12 2004-06-29 Modevation Enterprises Inc. Reset speed control for watercraft
JP3891123B2 (ja) * 2003-02-06 2007-03-14 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、及び半導体装置の製造方法
JP4110992B2 (ja) * 2003-02-07 2008-07-02 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP2004253518A (ja) * 2003-02-19 2004-09-09 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
JP2004259886A (ja) * 2003-02-25 2004-09-16 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP2004281818A (ja) * 2003-03-17 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、キャリア基板の製造方法、半導体装置の製造方法および電子デバイスの製造方法
JP2004281920A (ja) * 2003-03-18 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP4096774B2 (ja) * 2003-03-24 2008-06-04 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法
JP2004349495A (ja) * 2003-03-25 2004-12-09 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
TWI311353B (en) * 2003-04-18 2009-06-21 Advanced Semiconductor Eng Stacked chip package structure
JP2004335624A (ja) * 2003-05-06 2004-11-25 Hitachi Ltd 半導体モジュール
US20040247925A1 (en) * 2003-06-06 2004-12-09 Cromwell Stephen Daniel Method and system for adjusting a curvature of a load plate based on a target load
US20040262728A1 (en) * 2003-06-30 2004-12-30 Sterrett Terry L. Modular device assemblies
US7323358B1 (en) 2003-08-13 2008-01-29 Hewlett-Packard Development Company, L.P. Method and system for sizing a load plate
US7180165B2 (en) * 2003-09-05 2007-02-20 Sanmina, Sci Corporation Stackable electronic assembly
US20050056946A1 (en) * 2003-09-16 2005-03-17 Cookson Electronics, Inc. Electrical circuit assembly with improved shock resistance
JP5197961B2 (ja) * 2003-12-17 2013-05-15 スタッツ・チップパック・インコーポレイテッド マルチチップパッケージモジュールおよびその製造方法
US20050269692A1 (en) * 2004-05-24 2005-12-08 Chippac, Inc Stacked semiconductor package having adhesive/spacer structure and insulation
US8552551B2 (en) * 2004-05-24 2013-10-08 Chippac, Inc. Adhesive/spacer island structure for stacking over wire bonded die
US20050258527A1 (en) * 2004-05-24 2005-11-24 Chippac, Inc. Adhesive/spacer island structure for multiple die package
EP1775768A1 (en) * 2004-06-04 2007-04-18 ZyCube Co., Ltd. Semiconductor device having three-dimensional stack structure and method for manufacturing the same
US7253511B2 (en) * 2004-07-13 2007-08-07 Chippac, Inc. Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package
JP2006041438A (ja) * 2004-07-30 2006-02-09 Shinko Electric Ind Co Ltd 半導体チップ内蔵基板及びその製造方法
US7906363B2 (en) * 2004-08-20 2011-03-15 Zycube Co., Ltd. Method of fabricating semiconductor device having three-dimensional stacked structure
JP2006073843A (ja) * 2004-09-03 2006-03-16 Nec Electronics Corp 半導体装置およびその製造方法
US20060073635A1 (en) * 2004-09-28 2006-04-06 Chao-Yuan Su Three dimensional package type stacking for thinner package application
KR100573302B1 (ko) * 2004-10-07 2006-04-24 삼성전자주식회사 와이어 본딩을 이용한 패키지 스택 및 그 제조 방법
JP2006114604A (ja) * 2004-10-13 2006-04-27 Toshiba Corp 半導体装置及びその組立方法
JP2006120935A (ja) * 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US20060119263A1 (en) * 2004-12-07 2006-06-08 Au Optronics Corporation Double-side display device and method of making same
JP2006196709A (ja) * 2005-01-13 2006-07-27 Sharp Corp 半導体装置およびその製造方法
US7999376B2 (en) * 2005-01-25 2011-08-16 Panasonic Corporation Semiconductor device and its manufacturing method
US7364945B2 (en) * 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
KR101213661B1 (ko) * 2005-03-31 2012-12-17 스태츠 칩팩, 엘티디. 칩 스케일 패키지 및 제 2 기판을 포함하고 있으며 상부면및 하부면에서 노출된 기판 표면들을 갖는 반도체 어셈블리
KR101172527B1 (ko) * 2005-03-31 2012-08-10 스태츠 칩팩, 엘티디. 상부면 및 하부면에서 노출된 기판 표면들을 갖는 반도체적층 패키지 어셈블리
US7545031B2 (en) * 2005-04-11 2009-06-09 Stats Chippac Ltd. Multipackage module having stacked packages with asymmetrically arranged die and molding
US7196427B2 (en) * 2005-04-18 2007-03-27 Freescale Semiconductor, Inc. Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element
US7354800B2 (en) * 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
US7429786B2 (en) * 2005-04-29 2008-09-30 Stats Chippac Ltd. Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides
US7582960B2 (en) * 2005-05-05 2009-09-01 Stats Chippac Ltd. Multiple chip package module including die stacked over encapsulated package
US7394148B2 (en) * 2005-06-20 2008-07-01 Stats Chippac Ltd. Module having stacked chip scale semiconductor packages
KR100751094B1 (ko) * 2005-07-28 2007-08-21 엠텍비젼 주식회사 비휘발성 메모리 공유 방법 및 복수의 메모리를 포함하는원칩화된 멀티미디어 플랫폼을 구비한 장치
DE102005039365B4 (de) * 2005-08-19 2022-02-10 Infineon Technologies Ag Gate-gesteuertes Fin-Widerstandselement, welches als pinch - resistor arbeitet, zur Verwendung als ESD-Schutzelement in einem elektrischen Schaltkreis und Einrichtung zum Schutz vor elektrostatischen Entladungen in einem elektrischen Schaltkreis
JP5116268B2 (ja) * 2005-08-31 2013-01-09 キヤノン株式会社 積層型半導体装置およびその製造方法
US7640655B2 (en) * 2005-09-13 2010-01-05 Shinko Electric Industries Co., Ltd. Electronic component embedded board and its manufacturing method
US7385282B2 (en) * 2005-10-19 2008-06-10 Chipmos Technologies Inc. Stacked-type chip package structure
TWI305410B (en) * 2005-10-26 2009-01-11 Advanced Semiconductor Eng Multi-chip package structure
JP4512545B2 (ja) * 2005-10-27 2010-07-28 パナソニック株式会社 積層型半導体モジュール
JP4528715B2 (ja) * 2005-11-25 2010-08-18 株式会社東芝 半導体装置及びその製造方法
CN100527394C (zh) * 2005-12-14 2009-08-12 新光电气工业株式会社 芯片内置基板和芯片内置基板的制造方法
US7456088B2 (en) 2006-01-04 2008-11-25 Stats Chippac Ltd. Integrated circuit package system including stacked die
US7768125B2 (en) * 2006-01-04 2010-08-03 Stats Chippac Ltd. Multi-chip package system
JP2007201254A (ja) * 2006-01-27 2007-08-09 Ibiden Co Ltd 半導体素子内蔵基板、半導体素子内蔵型多層回路基板
US7750482B2 (en) * 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
US8704349B2 (en) * 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
TWI292947B (en) * 2006-06-20 2008-01-21 Unimicron Technology Corp The structure of embedded chip packaging and the fabricating method thereof
TWI314774B (en) * 2006-07-11 2009-09-11 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof
DE102006033702B3 (de) * 2006-07-20 2007-12-20 Infineon Technologies Ag Herstellungsverfahren für eine elektronische Schaltung in einer Package-on-Package-Konfiguration und elektronisches Bauelement in einer solchen Konfiguration
US7868440B2 (en) 2006-08-25 2011-01-11 Micron Technology, Inc. Packaged microdevices and methods for manufacturing packaged microdevices
TWI332702B (en) * 2007-01-09 2010-11-01 Advanced Semiconductor Eng Stackable semiconductor package and the method for making the same
US20090166889A1 (en) * 2007-12-31 2009-07-02 Rajen Murugan Packaged integrated circuits having surface mount devices and methods to form packaged integrated circuits
US8779570B2 (en) * 2008-03-19 2014-07-15 Stats Chippac Ltd. Stackable integrated circuit package system
US8288205B2 (en) * 2008-03-19 2012-10-16 Stats Chippac Ltd. Package in package system incorporating an internal stiffener component
US20090268422A1 (en) * 2008-04-29 2009-10-29 Bailey Mark J Scalable electronic package assembly for memory devices and other terminated bus structures
JP2010147153A (ja) * 2008-12-17 2010-07-01 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US8105915B2 (en) * 2009-06-12 2012-01-31 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure between non-linear portions of conductive layers
US8471154B1 (en) * 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
TWI416700B (zh) * 2009-12-29 2013-11-21 南茂科技股份有限公司 晶片堆疊封裝結構及其製造方法
US9385095B2 (en) 2010-02-26 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
KR101734540B1 (ko) 2010-07-07 2017-05-11 엘지이노텍 주식회사 파워 보드 및 그를 포함하는 전자기기
US8378477B2 (en) * 2010-09-14 2013-02-19 Stats Chippac Ltd. Integrated circuit packaging system with film encapsulation and method of manufacture thereof
US20120085575A1 (en) * 2010-10-08 2012-04-12 Nobuhiro Yamamoto Electronic Apparatus Manufacturing Method, Electronic Component, and Electronic Apparatus
US8927391B2 (en) 2011-05-27 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package process for applying molding compound
US20140264733A1 (en) * 2013-03-14 2014-09-18 GLOBALFOUNDERS Singapore Pte. Ltd. Device with integrated passive component
US10083932B2 (en) * 2014-01-17 2018-09-25 Nvidia Corporation Package on package arrangement and method
KR101622453B1 (ko) * 2014-01-22 2016-05-31 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US20150221570A1 (en) * 2014-02-04 2015-08-06 Amkor Technology, Inc. Thin sandwich embedded package
US10056267B2 (en) 2014-02-14 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9935090B2 (en) 2014-02-14 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9653443B2 (en) 2014-02-14 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal performance structure for semiconductor packages and method of forming same
US10026671B2 (en) 2014-02-14 2018-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9768090B2 (en) * 2014-02-14 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9564416B2 (en) 2015-02-13 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
WO2020133421A1 (zh) * 2018-12-29 2020-07-02 深南电路股份有限公司 多样化装配印刷线路板及制造方法
CN109743856A (zh) * 2018-12-29 2019-05-10 积高电子(无锡)有限公司 一种传感器的封装工艺
CN113707621B (zh) * 2021-10-29 2022-02-08 甬矽电子(宁波)股份有限公司 半导体封装结构和半导体封装结构的制备方法
CN114883276B (zh) * 2022-05-17 2025-08-12 无锡昌德微电子股份有限公司 一种抗冲击性强的硅芯片结构

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4709468A (en) * 1986-01-31 1987-12-01 Texas Instruments Incorporated Method for producing an integrated circuit product having a polyimide film interconnection structure
JPH0242739A (ja) * 1988-08-01 1990-02-13 Toagosei Chem Ind Co Ltd Ｃｏｂ実装プリント回路板
US5001542A (en) * 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
JPH03270030A (ja) * 1990-03-19 1991-12-02 Hitachi Ltd 電子装置
JPH03278511A (ja) * 1990-03-28 1991-12-10 Mitsubishi Electric Corp チツプ形積層セラミツクコンデンサ
JPH04280667A (ja) * 1991-03-08 1992-10-06 Hitachi Ltd 高集積半導体装置
US5386627A (en) * 1992-09-29 1995-02-07 International Business Machines Corporation Method of fabricating a multi-layer integrated circuit chip interposer
US5727310A (en) * 1993-01-08 1998-03-17 Sheldahl, Inc. Method of manufacturing a multilayer electronic circuit
JP2842753B2 (ja) * 1993-03-17 1999-01-06 日本電気株式会社 半導体装置
KR970000214B1 (ko) * 1993-11-18 1997-01-06 삼성전자 주식회사 반도체 장치 및 그 제조방법
EP0658937A1 (en) * 1993-12-08 1995-06-21 Hughes Aircraft Company Vertical IC chip stack with discrete chip carriers formed from dielectric tape
US5886408A (en) * 1994-09-08 1999-03-23 Fujitsu Limited Multi-chip semiconductor device
JP2570628B2 (ja) * 1994-09-21 1997-01-08 日本電気株式会社 半導体パッケージおよびその製造方法
US5715144A (en) * 1994-12-30 1998-02-03 International Business Machines Corporation Multi-layer, multi-chip pyramid and circuit board structure
JP2944449B2 (ja) * 1995-02-24 1999-09-06 日本電気株式会社 半導体パッケージとその製造方法
JP2905736B2 (ja) * 1995-12-18 1999-06-14 株式会社エイ・ティ・アール光電波通信研究所 半導体装置
JP2806357B2 (ja) * 1996-04-18 1998-09-30 日本電気株式会社 スタックモジュール
US5817530A (en) * 1996-05-20 1998-10-06 Micron Technology, Inc. Use of conductive lines on the back side of wafers and dice for semiconductor interconnects
JPH10163386A (ja) * 1996-12-03 1998-06-19 Toshiba Corp 半導体装置、半導体パッケージおよび実装回路装置
US6054337A (en) * 1996-12-13 2000-04-25 Tessera, Inc. Method of making a compliant multichip package
US5786635A (en) * 1996-12-16 1998-07-28 International Business Machines Corporation Electronic package with compressible heatsink structure
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
JPH10294423A (ja) * 1997-04-17 1998-11-04 Nec Corp 半導体装置
US5790384A (en) * 1997-06-26 1998-08-04 International Business Machines Corporation Bare die multiple dies for direct attach
US5798567A (en) * 1997-08-21 1998-08-25 Hewlett-Packard Company Ball grid array integrated circuit package which employs a flip chip integrated circuit and decoupling capacitors
JP2000286380A (ja) * 1999-03-30 2000-10-13 Nec Corp 半導体の実装構造および製造方法

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007472A (ja) * 1999-06-17 2001-01-12 Sony Corp 電子回路装置およびその製造方法
US7592690B2 (en) 1999-07-01 2009-09-22 Oki Semiconductor Co., Ltd. Semiconductor device including semiconductor elements mounted on base plate
US8486728B2 (en) 1999-07-01 2013-07-16 Oki Semiconductor Co., Ltd. Semiconductor device including semiconductor elements mounted on base plate
US8008129B2 (en) 1999-07-01 2011-08-30 Oki Semiconductor Co., Ltd. Method of making semiconductor device packaged by sealing resin member
US7723832B2 (en) 1999-07-01 2010-05-25 Oki Semiconductor Co., Ltd. Semiconductor device including semiconductor elements mounted on base plate
US7427810B2 (en) 1999-07-01 2008-09-23 Oki Electric Industry Co., Ltd. Semiconductor device including semiconductor element mounted on another semiconductor element
KR100401019B1 (ko) * 1999-12-30 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
JP2001244365A (ja) * 2000-02-28 2001-09-07 Hitachi Chem Co Ltd 配線基板、半導体装置及び配線基板の製造方法
KR100821596B1 (ko) * 2000-06-23 2008-04-14 신꼬오덴기 고교 가부시키가이샤 다층 배선 기판 및 다층 배선 기판을 이용한 반도체 장치
US8941235B2 (en) 2001-02-27 2015-01-27 Stats Chippac, Ltd. Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate
USRE44438E1 (en) 2001-02-27 2013-08-13 Stats Chippac, Ltd. Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate
US7226808B2 (en) 2003-05-02 2007-06-05 Seiko Epson Corporation Method of manufacturing semiconductor device and method of manufacturing electronics device
US7371607B2 (en) 2003-05-02 2008-05-13 Seiko Epson Corporation Method of manufacturing semiconductor device and method of manufacturing electronic device
US8143108B2 (en) 2004-10-07 2012-03-27 Stats Chippac, Ltd. Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate
JP2008211187A (ja) * 2007-02-26 2008-09-11 Nepes Corp 半導体パッケージ及びその製造方法
JP2007318182A (ja) * 2007-09-03 2007-12-06 Rohm Co Ltd 半導体装置
JP2011192854A (ja) * 2010-03-16 2011-09-29 Casio Computer Co Ltd 半導体装置及び半導体装置の製造方法
JP2012060129A (ja) * 2010-09-09 2012-03-22 Commissariat A L'energie Atomique Et Aux Energies Alternatives ワイヤ挿入溝を備えるチップ素子
JP2011044755A (ja) * 2010-12-03 2011-03-03 Rohm Co Ltd 半導体装置
WO2016194893A1 (ja) * 2015-06-04 2016-12-08 リンテック株式会社 半導体用保護フィルム、半導体装置及び複合シート
JP2017001188A (ja) * 2015-06-04 2017-01-05 リンテック株式会社 半導体用保護フィルム、半導体装置及び複合シート
KR20180002883A (ko) * 2015-06-04 2018-01-08 린텍 가부시키가이샤 반도체용 보호 필름, 반도체 장치 및 복합 시트
US10825790B2 (en) 2015-06-04 2020-11-03 Lintec Corporation Protective film for semiconductors, semiconductor device, and composite sheet
CN114864508A (zh) * 2022-03-24 2022-08-05 华天科技(南京)有限公司 一种陶瓷外壳倒装芯片封装叠层结构及装配方法

Also Published As

Publication number Publication date
US6287892B1 (en) 2001-09-11
KR100299885B1 (ko) 2001-09-06
US6025648A (en) 2000-02-15
KR19980081522A (ko) 1998-11-25

Similar Documents

Publication Publication Date Title
US6025648A (en) Shock resistant semiconductor device and method for producing same
KR100523495B1 (ko) 반도체 장치 및 그 제조 방법
US6905911B2 (en) Semiconductor device, method for manufacturing an electronic equipment, electronic equipment, and portable information terminal
KR100943009B1 (ko) 반도체 장치 및 그 제조 방법
CN102256452B (zh) 具有内置半导体芯片的电路板以及制造该电路板的方法
JP2003522401A (ja) 積層型集積回路パッケージ
JPWO2001026155A1 (ja) 半導体装置及びその製造方法、製造装置、回路基板並びに電子機器
JPWO2001026147A1 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR100606295B1 (ko) 회로 모듈
JP2009105345A (ja) 板状部品内蔵配線基板
JP2003078105A (ja) スタックチップモジュール
JP2005191156A (ja) 電気部品内蔵配線板およびその製造方法
US20080174005A1 (en) Electronic device and method for manufacturing electronic device
KR100628418B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2000208675A (ja) 半導体装置およびその製造方法
EP4239660A1 (en) Method of attaching a terminal to a metal substrate structure for a semiconductor power module and semiconductor power module
JP2002026244A (ja) 多層モジュールおよびその製造方法
CN117747556A (zh) 具有粘合层的封装结构及其封装方法
JP2007103614A (ja) 半導体装置および半導体装置の製造方法
US20250048542A1 (en) Circuit module and manufacturing method therefor
JP2003037244A (ja) 半導体装置用テープキャリア及びそれを用いた半導体装置
JP2005101327A (ja) 半導体装置およびその製造方法
JP2005340588A (ja) 半導体装置およびその製造方法
JPH10125730A (ja) 実装構造体およびその製造方法
JP3676591B2 (ja) 半導体装置