CN103299546A - 移位寄存器 - Google Patents

移位寄存器 Download PDF

Info

Publication number
CN103299546A
CN103299546A CN2011800273639A CN201180027363A CN103299546A CN 103299546 A CN103299546 A CN 103299546A CN 2011800273639 A CN2011800273639 A CN 2011800273639A CN 201180027363 A CN201180027363 A CN 201180027363A CN 103299546 A CN103299546 A CN 103299546A
Authority
CN
China
Prior art keywords
transistor
signal
voltage
gate electrode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800273639A
Other languages
English (en)
Other versions
CN103299546B (zh
Inventor
松井雅史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Magno Bolan Co ltd
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN103299546A publication Critical patent/CN103299546A/zh
Application granted granted Critical
Publication of CN103299546B publication Critical patent/CN103299546B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)

Abstract

本发明的移位寄存器（1）具备多级连接的单位电路（10），单位电路（10）具备：具备输出晶体管（41）以及输出晶体管（42）的最终缓冲单元（40）；向输出晶体管（41）的栅极供给第1信号的A信号生成单元（20）；和向输出晶体管（42）的栅极供给第2信号的B信号生成单元（30）；A信号生成单元（20）具备：电容器（24）；通过时钟信号线（12）电压对输出晶体管（41）的栅极与电容器（24）的一个电极的导通以及非导通进行切换的晶体管（23）；通过输入线（13）电压对电容器（24）的另一个电极与时钟信号线（12）的导通状态进行切换的晶体管（22）；和栅极连接于固定电源线（17）且对电容器（24）的一个电极与输入线（13）的导通状态进行切换的晶体管（21）。

Description

移位寄存器
技术领域
本发明涉及移位寄存器，特别涉及可以确保水平期间以上的输出期间的移位寄存器。
背景技术
在有源矩阵型的液晶显示器和/或有机EL显示器的像素电路中，使用以非晶硅为材料的像素选择用的薄膜晶体管（Thin Film Transistor：TFT）。为了驱动该选择用TFT，在上述显示器的周边区域配置有驱动电路。该驱动电路包括用于输出使选择用TFT导通截止的驱动脉冲的逻辑装置。
选择用TFT配置于多条扫描线与多条数据线的交点。驱动电路，将通过扫描线选择的像素行的选择用TFT设为导通状态，由此从信号线向各像素写入数据信号，或者使像素发光。作为对选择像素行按每个像素行输出选择信号的驱动电路，可列举移位寄存器。在专利文献1中，公开了仅包括单极性的TFT的移位寄存器的具体电路结构。
图11A是专利文献1所记载的移位寄存器的结构框图。该图所记载的现有的移位寄存器作为液晶显示器用的扫描线选择器而使用。上述移位寄存器，对包括大致相同的电路结构的多个级进行级联，将上级的输出信号设为输入信号，将输出信号设为下级的输入信号。另外，在时钟信号发生器522上连接有3条时钟信号线，在各级上，连接有这3条时钟信号线之中的2条时钟信号线。
图11B是专利文献1所记载的移位寄存器具有的级的具体电路结构图。该图所记载的级510具备TFT516～521。上述TFT全部以相同的导电型构成。另外，图12A是专利文献1所记载的移位寄存器以2水平期间为输出期间的情况下的驱动时间图的一例。级510，通过使用时钟信号C1的引导（bootstrap）工作，对输入信号进行转换而从输出1输出输出信号。从输出1输出作为选择信号的接通电压的开始定时成为输入信号以及时钟信号C1接通的定时，结束定时成为时钟信号C1断开而时钟信号C3接通的定时。同样，在第2行的级510，从输出2输出接通电压的开始定时成为输出1信号以及时钟信号C2接通的定时，结束定时成为时钟信号C2断开而时钟信号C1接通的定时。即，在专利文献1所记载的移位寄存器中，使用具有与输入信号的接通期间相同的2水平期间的接通期间并且具有1水平期间的移位量的3个时钟信号，由此可以实现1水平期间的传送移位量并且2水平期间内的扫描线选择。
专利文献1：特表平6-505605号公报
发明内容
但是，在专利文献1所公开的现有的移位寄存器中，要维持1水平期间的传送移位量并进一步延长扫描线的选择期间，为了将扫描线的选择期间限定于时钟信号的接通期间，需要在与该选择期间相同的期间内输出接通电压的时钟信号，另外，为了确保1水平期间的传送移位量，需要增加时钟信号。
图12B是专利文献1所记载的移位寄存器以4水平期间为输出期间的情况下的驱动时间图的一例。如该图所示，例如，要维持1水平期间的传送移位量并将扫描线的选择期间确保为4水平期间，需要在与4水平期间相同的期间内输出接通电压并且具有1水平期间的移位量的5个时钟信号。
一般，在显示面板大型化的情况下，由于扫描线的布线负荷增大，所以有时会设定比水平期间长的选择TFT的导通期间。与此相对，在专利文献1所公开的现有的移位寄存器中，在将用于选择扫描线的输出期间确保得较长的情况下，需要具有该输出期间的时钟信号的设定和用于确保传送移位量的时钟信号的增加。由此，具有布线数会增加、配置驱动电路的边框面积会增大的课题。
本发明是鉴于上述的课题而实现的，其目的在于提供不使时钟信号线增加而可以确保扫描线的水平期间以上的输出期间、可以避免由该输出期间的确保引起的边框面积的增大的移位寄存器。
为了解决上述的课题，本发明的移位寄存器，将单位电路多级连接而成，所述单位电路具备：输出单元，其具备输出端子、对所述输出端子供给第1电压的第1晶体管以及对所述输出端子供给第2电压的第2晶体管；第1信号生成单元，其基于作为从前级单位电路的输出端子输出的信号的输入信号、以及时钟信号，对所述第1晶体管的栅电极供给对所述第1晶体管的导通以及非导通进行切换的第1信号；以及第2信号生成单元，其基于所述输入信号以及所述时钟信号，对所述第2晶体管的栅电极供给对所述第2晶体管的导通以及非导通进行切换的第2信号；所述第1信号生成单元具备：第1电容元件；第3晶体管，其栅电极连接于输入时钟信号的时钟信号线，对所述第1晶体管的栅电极与所述第1电容元件的一电极的导通以及非导通进行切换；第4晶体管，其栅电极连接于输入所述输入信号的输入线，对所述第1电容元件的另一电极与所述时钟信号线的导通以及非导通进行切换；以及第5晶体管，其栅电极连接于参照电源线，对所述第1电容元件的一电极与所述输入线的导通以及非导通进行切换。
根据本发明的移位寄存器，不伴随时钟信号线的增加便可以进行输出期间的调整，可以避免配置该移位寄存器的边框区域的面积增大。
附图说明
图1是本发明的实施方式1所涉及的移位寄存器以及周边电路的结构框图。
图2是表示本发明的实施方式1所涉及的单位电路的一例的电路结构图。
图3是本发明的实施方式1所涉及的移位寄存器的驱动时间图。
图4A是本发明的实施方式1所涉及的单位电路的期间1中的电路状态转变图。
图4B是本发明的实施方式1所涉及的单位电路的期间2中的电路状态转变图。
图4C是本发明的实施方式1所涉及的单位电路的期间3中的电路状态转变图。
图4D是本发明的实施方式1所涉及的单位电路的期间4中的电路状态转变图。
图4E是本发明的实施方式1所涉及的单位电路的期间5中的电路状态转变图。
图4F是本发明的实施方式1所涉及的单位电路的期间6中的电路状态转变图。
图5A是本发明的实施方式2所涉及的移位寄存器的电路结构图的一例。
图5B是表示本发明的实施方式2所涉及的电平移位器的输入输出波形的图。
图6A是本发明的实施方式2涉及的移位寄存器所具备的电平移位器的电路结构图的一例。
图6B是本发明的实施方式2所涉及的移位寄存器的驱动时间图。
图7是本发明的实施方式3所涉及的移位寄存器的电路结构图的一例。
图8A是说明本发明的实施方式3所涉及的移位寄存器的效果的图。
图8B是说明本发明的实施方式1所涉及的移位寄存器的效果的图。
图9是表示本发明的实施方式1所涉及的移位寄存器的变形例的电路结构图。
图10是表示本发明的实施方式1所涉及的移位寄存器的变形例的驱动时间图。
图11A是专利文献1所记载的移位寄存器的结构框图。
图11B是专利文献1记载的移位寄存器所具有的级的具体电路结构图。
图12A是专利文献1所记载的移位寄存器以2水平期间为输出期间的情况下的驱动时间图的一例。
图12B是专利文献1所记载的移位寄存器以4水平期间为输出期间的情况下的驱动时间图的一例。
符号说明
1：移位寄存器，2、522：时钟信号发生器，10、50、70、100：单位电路，11、117：基准电源线，12、112：时钟信号线，13、113：输入线，16、116：输出线，17、111：固定电源线，18：反相时钟信号线，19：参照电源线，20、60、120：A信号生成单元，21、22、23、31、32、33、34、35、121、122、123、131、132、133、134、135、221、222、223：晶体管，24、36、124、136、213、224：电容器，30、130：B信号生成单元，40、140：最终缓冲单元，41、42、141、142：输出晶体管，65：电平移位器，211：第1晶体管，212：第2晶体管，220：信号生成单元，510：级，516、517、518、519、520、521：TFT。
具体实施方式
本发明的一方式所涉及的移位寄存器，将单位电路多级连接而成，所述单位电路具备：输出单元，其具备输出端子、对所述输出端子供给第1电压的第1晶体管以及对所述输出端子供给第2电压的第2晶体管；第1信号生成单元，其基于作为从前级单位电路的输出端子输出的信号的输入信号、以及时钟信号，对所述第1晶体管的栅电极供给对所述第1晶体管的导通以及非导通进行切换的第1信号；以及第2信号生成单元，其基于所述输入信号以及所述时钟信号，对所述第2晶体管的栅电极供给对所述第2晶体管的导通以及非导通进行切换的第2信号；所述第1信号生成单元具备：第1电容元件；第3晶体管，其栅电极连接于输入时钟信号的时钟信号线，对所述第1晶体管的栅电极与所述第1电容元件的一电极的导通以及非导通进行切换；第4晶体管，其栅电极连接于输入所述输入信号的输入线，对所述第1电容元件的另一电极与所述时钟信号线的导通以及非导通进行切换；以及第5晶体管，其栅电极连接于参照电源线，对所述第1电容元件的一电极与所述输入线的导通以及非导通进行切换。
根据上述结构，相对于以往使用来自时钟信号线的引导工作而输出信号，改变为使用来自参照电源线的固定电压的信号输出，基于输入信号以及时钟信号，对第1晶体管的栅电极供给通过第1信号生成单元定期升压了的信号电压，对第2晶体管的栅电极供给通过第2信号生成单元生成的信号电压，由此可以确保水平期间以上的输出期间。由此，可以不增加时钟信号线地调整所希望的输出期间，所以可以避免配置本发明的移位寄存器的边框区域的面积增大。另外，在第1信号生成单元，不采用在参照电源线与具有与参照电源线不同的电位的电源线之间串联连接晶体管的结构，所以即使第3～第5晶体管为耗尽型，也可以避免从参照电源线流动贯通电流。
另外，在本发明的一方式所涉及的移位寄存器中，也可以：所述第1电容元件在所述第4晶体管和所述第5晶体管为导通状态下，保持所述时钟信号与所述输入信号的电位差；所述第1电容元件的一电极通过所述第4晶体管为导通状态且所述时钟信号进行电位变化，来进行电位上升；所述第1信号生成单元向所述第1晶体管供给将所述输入信号根据所述电位差以及所述电位变化而升压了的所述第1信号。
另外，在本发明的一方式所涉及的移位寄存器中，也可以：所述第2信号生成单元具备：第6晶体管，其对供给与所述第1电压对应的第1固定电压的第1固定电源线与所述第2晶体管的栅电极的导通以及非导通进行切换；第7晶体管，其栅电极连接于所述时钟信号线，对所述第1固定电源线与所述第6晶体管的栅电极的导通以及非导通进行切换；第8晶体管，其栅电极连接于所述输入线，对所述第6晶体管的栅电极与第2固定电源线的导通以及非导通进行切换，所述第2固定电源线供给与所述第2电压对应的第2固定电压；第9晶体管，其栅电极连接于所述输入线，对所述第2晶体管的栅电极与所述第2固定电源线的导通以及非导通进行切换；以及第10晶体管，其栅电极经由第2电容元件连接于所述第1晶体管的栅电极，对所述第2晶体管的栅电极与所述第2固定电源线的导通以及非导通进行切换；所述第2信号生成单元，至少在所述第1晶体管通过所述第1信号生成单元所供给的所述第1信号而为导通状态的期间，对所述第2晶体管的栅电极供给使所述第2晶体管成为非导通状态的所述第2信号。
由此，可以通过第2信号生成单元的电容对通过第1信号生成单元升压了的信号进行采样保持，由此确保水平期间以上的输出期间。
另外，在本发明的一方式所涉及的移位寄存器中，优选：所述第1～第10晶体管为n型的薄膜晶体管。
另外，在本发明的一方式所涉及的移位寄存器中，也可以：所述第1～第10晶体管为p型的薄膜晶体管。
由此，晶体管仅由单极性构成，所以移位寄存器的制造工序简略化，另外制造成品率提高。
另外，在本发明的一方式所涉及的移位寄存器中，也可以：还具备电平移位电路，其配置于所述第3晶体管的栅电极与所述时钟信号线之间，使所述时钟信号的信号电压电平移位而向所述第3晶体管的栅电极输出。
从第1信号生成单元传送的信号电压电平依赖于第3晶体管的栅极电压，所以通过电平移位电路对传送时的第3晶体管的栅极电压进行升压。由此，所传送的信号电压电平升高，可以降低作为缓冲TFT的第1晶体管的接通电阻。由此可以改善输出信号的过渡特性，信号的传送效率提高。
另外，在本发明的一方式所涉及的移位寄存器中，也可以：所述电平移位电路具备：输入端子，其连接于所述时钟信号线，被施加所述时钟信号的输入脉冲电压；第3电容元件；第11晶体管，其源电极以及漏电极配置于所述输入端子与所述第3电容元件的一电极之间，栅电极连接于所述第3电容元件的另一电极；第12晶体管，其源电极以及漏电极配置于所述输入端子与所述第3电容元件的另一电极之间；信号生成单元，其在所述输入脉冲电压输入于所述输入端子的期间，生成将所述第12晶体管从导通状态向非导通状态切换的信号并将该信号供给于所述第12晶体管的栅电极；以及输出端子，其连接于所述第11晶体管的栅电极，在所述期间中输出通过所述第12晶体管成为非导通状态而变换得到的所述第3电容元件的另一电极的电压作为输出脉冲电压。
由此，不需要用于电平移位工作的专用电源线，所以可以削减布线空间，减轻对外部电路的负担。
另外，在本发明的一方式所涉及的移位寄存器中，优选：所述第11以及第12晶体管为n型的薄膜晶体管。
另外，在本发明的一方式所涉及的移位寄存器中，也可以：所述第11以及第12晶体管为p型的薄膜晶体管。
由此，晶体管仅由单极性构成，所以移位寄存器的制造工序简略化，另外制造成品率提高。
另外，在本发明的一方式所涉及的移位寄存器中，也可以：所述参照电源线供给与所述第1电压对应的第1固定电压。
另外，在本发明的一方式所涉及的移位寄存器中，也可以：所述参照电源线供给绝对值比所述第1电压小的固定电压。
由此，在输入信号的升压时以及传送时，可以将第3以及第5晶体管的源极-漏极之间电压设定得比栅极振幅小，所以可以降低第3以及第5晶体管的负荷，移位寄存器的可靠性提高。
下面，参照附图对用于实施本发明的方式进行说明。
（实施方式1）
图1是本发明的实施方式1所涉及的移位寄存器以及周边电路的结构框图。在该图中，记载了移位寄存器1和时钟信号发生器2。移位寄存器1，具备与按显示面板的m行像素行的每行而配置的m条扫描线相对应的多级连接（级联）的m个单位电路10，且通常组装于门驱动电路。门驱动电路例如配置于作为显示面板的周边部的边框区域。
第1行的单位电路10，通过以预定的定时输入从时钟信号发生器2输出的时钟信号CLK和输入信号IN1，输出相对于输入信号IN1延迟半个时钟周期、具有与输入信号IN1的接通电压输出期间（以后，记为输出期间）相同输出期间的输出信号OUT1。另外，第2行的单位电路10，通过以预定的定时输入时钟信号CLK和与输出信号OUT1相同的信号即输入信号IN2，输出相对于输出信号OUT1延迟半个时钟周期、具有与输入信号IN1的输出期间相同输出期间的输出信号OUT2。即，第k行的单位电路10，通过以预定的定时输入时钟信号CLK和与输出信号OUT（k-1）相同的信号即输入信号INk，输出相对于输出信号OUT（k-1）延迟半个时钟周期、具有与输入信号IN1的输出期间相同输出期间的输出信号OUTk。
通过上述结构，本发明的移位寄存器1，即使在将扫描线的选择期间设为1水平期间以上的情况下，也不需要使时钟信号线增加，可以避免由上述输出期间的确保引起的边框面积的增大。下面，对单位电路10的电路结构以及工作进行说明。
另外，输出期间比时钟信号的半个周期长的输入信号，例如可以通过将该时钟信号输入于包括计数器以及分频器等的转换电路而得到。
图2是表示本发明的实施方式1所涉及的单位电路的一例的电路结构图。该图中的单位电路10具备A信号生成单元20、B信号生成单元30和最终缓冲单元40。
固定电源线17是设定为与在扫描线选择时施加于该扫描线的电压对应的电源电压VDD的参照电源线。基准电源线11设定为与在扫描线非选择时施加于该扫描线的电压对应的基准电压VSS。输入线13与前级单位电路10的输出线16连接，向输入线13，供给前级单位电路10的输出信号OUT作为输入信号IN。
最终缓冲单元40是具备输出端子、输出晶体管41以及42的输出单元。
输出晶体管41是漏电极连接于固定电源线17、源电极经由输出线16连接于输出端子、栅电极经由布线A连接于A信号生成单元20的第1晶体管。由此，输出晶体管41根据布线A的电压而变成导通状态，向输出端子供给与电源电压VDD对应的第1电压。
输出晶体管42是漏电极经由输出线16连接于输出端子、源电极连接于基准电源线11、栅电极经由布线B连接于B信号生成单元30的第2晶体管。由此，输出晶体管42根据布线B的电压而变成导通状态，向输出端子供给与基准电压VSS对应的第2电压。
A信号生成单元20是具备晶体管21、22以及23、和电容器24的第1信号生成单元。
晶体管23是栅电极连接于时钟信号线12、漏电极连接于电容器24的一个电极、源电极经由布线A连接于输出晶体管41的栅电极的第3晶体管。
晶体管21是栅电极连接于固定电源线17、漏电极连接于输入线13、源电极连接于电容器24的一个电极的第4晶体管。
晶体管22是栅电极连接于输入线13、漏电极连接于时钟信号线12、源电极连接于电容器24的另一个电极的第5晶体管。
电容器24是具有充电泵功能的第1电容元件，其通过晶体管21以及22的导通，保持时钟信号CLK与输入信号IN的电位差，使应该向布线A供给的信号电压根据该电位差升压。
通过上述结构，A信号生成单元20，执行用于避免由单位电路10的多级连接引起的输入信号IN的衰减的输入信号IN的升压工作，基于输入信号IN，向输出晶体管41的栅电极供给对输出晶体管41的导通以及非导通进行切换的第1信号。另外，由于不采取在固定电源线17与基准电源线11之间配置有串联连接的晶体管的结构，所以即使晶体管21～23为耗尽（depression）型，也可以避免从固定电源线17向基准电源线11流动贯通电流。
B信号生成单元30是具备晶体管31～35和电容器36的第2信号生成单元。
晶体管31是栅电极连接于时钟信号线12、漏电极连接于固定电源线17、源电极连接于晶体管33的栅电极而与时钟信号CLK对应地对晶体管33的导通以及非导通进行切换的第7晶体管。
晶体管32是栅电极连接于输入线13、漏电极连接于晶体管33的栅电极、源电极连接于基准电源线11而与输入信号IN对应地对晶体管33的导通以及非导通进行切换的第8晶体管。
晶体管33是漏电极连接于固定电源线17、源电极经由布线B连接于输出晶体管42的栅电极而根据晶体管31以及33的导通状态对输出晶体管42的导通以及非导通进行切换的第6晶体管。
晶体管34是栅电极连接于输入线13、漏电极经由布线B连接于输出晶体管42的栅电极、源电极连接于基准电源线11而根据输入信号IN对输出晶体管42的导通以及非导通进行切换的第9晶体管。
晶体管35是栅电极经由输出线16连接于输出端子、漏电极经由布线B连接于输出晶体管42的栅电极、源电极连接于基准电源线11而根据输出信号OUT对输出晶体管42的导通以及非导通进行切换的第10晶体管。
电容器36是一电极经由布线A连接于输出晶体管41的栅电极、另一电极经由输出线16连接于输出端子的第2电容元件。
通过上述结构，B信号生成单元30，基于输入信号IN向输出晶体管42的栅电极供给对输出晶体管42的导通以及非导通进行切换的第2信号，并且保持布线A以及输出晶体管41的栅电极的电压。
另外，晶体管21～23、晶体管31～35以及输出晶体管41以及42优选包括n型TFT。由此，移位寄存器的制造工序得到简略化，另外制造成品率得到提高。
通过以上的单位电路10的电路结构，相对于以往使用来自时钟信号线的引导工作而输出信号的情况，变更为使用电源电压VDD的信号输出，向电容器36定期采样保持由A信号生成单元20定期升压的信号电压，同时通过B信号生成单元30至少在由A信号生成单元20升压的信号电压输出的期间使输出晶体管非导通，由此可以确保水平期间以上的输出期间。由此，由于可以不增加时钟信号线地调整所希望的输出期间，所以可以避免配置移位寄存器1的边框区域的面积的增大。
下面，使用图3以及图4A～图4F对单位电路10的具体工作进行说明。
图3是本发明的实施方式1所涉及的移位寄存器的驱动时间图。在该图中，表示用于驱动移位寄存器1所具有的单位电路10的时钟信号CLK、输入信号IN、布线A、布线B以及输出信号OUT的各电压电平。下面，特别以期间1～期间6为中心说明电路工作。
首先，在期间1，将时钟信号CLK设定为LOW电平，将输入信号IN设定为HIGH电平。
图4A是本发明的实施方式1所涉及的单位电路的期间1中的电路状态转变图。
在期间1，输入信号IN成为HIGH电平，由此晶体管22成为导通状态。由于该导通状态和时钟信号CLK成为LOW电平，电容器24的另一电极成为LOW电平。另外，由于晶体管21的导通状态和输入信号IN为HIGH电平，所以电容器24的一电极成为HIGH电平。由此，在电容器24中进行与电源电压（VDD-VSS）相当的电压的充电。由此，输入信号IN的升压准备完成。
接下来，在期间2，时钟信号CLK变化为HIGH电平。
图4B是本发明的实施方式1所涉及的单位电路的期间2中的电路状态转变图。
在期间2，时钟信号CLK成为HIGH电平，由此电容器24的另一电极以及一电极的电位上升。伴随于此，晶体管21的栅极-源极间电压（Vgs）减小，晶体管21还是处于非导通状态。通过上述电路工作，电容器24的一电极的电位从HIGH电平（以后，记为H）进一步升压，成为（H+ΔV）。即，A信号生成单元20在期间2执行升压工作。另一方面，在期间2，时钟信号CLK成为HIGH电平，由此晶体管23成为导通状态。此时，晶体管23的栅电极的电压为H，漏电极为（H+ΔV）。由于该关系，如果将晶体管23的阈值电压设为Vth23，则晶体管23的源电极的电压成为（H-Vth23）。由此，布线A以及输出晶体管41的栅极电压成为（H-Vth23），输出晶体管41成为导通状态。
另外，在期间2，时钟信号CLK成为HIGH电平，由此晶体管32以及34成为导通状态，晶体管33的栅电极的电压成为L，晶体管33成为非导通。晶体管34为导通状态且晶体管33为非导通状态，由此布线B的电压确定为L，输出晶体管42成为非导通状态。
在期间2中的上述电路工作中，由于输出晶体管41成为导通状态且输出晶体管42成为非导通状态，所以如果将输出晶体管41的阈值电压设为Vth41，则输出信号OUT的电压向第1电压（H-Vth23-Vth41）变化。
在这里，对期间2中的A信号生成单元20的升压工作的效果进行说明。在期间2，输出信号OUT的电压向（H-Vth23-Vth41）变化。由于该输出信号OUT成为下级的单位电路10的输入信号IN，所以下级的单位电路10中的输入信号IN的HIGH电平的电压成为（H-Vth23-Vth41）。在这里，在没有上述升压工作的情况下，向晶体管23的漏电极施加（H-Vth23-Vth41），结果，有时会向布线A施加比（H-Vth23）小的电压。晶体管23中的上述电压传送在各单位电路10中反复进行，由此越是下级的单位电路10，越会产生输出信号OUT小于预定的电压电平的情况，产生误工作。与此相对，通过执行A信号生成单元20中的上述升压工作，从晶体管23向布线A传送的电压可以在单位电路10间维持一定值。
即，移位寄存器1，使电容器24在晶体管21以及22为导通状态下保持时钟信号CLK与输入信号IN的电位差，通过使晶体管22为导通状态且时钟信号CLK电位变化而使电容器24的一电极的电位上升。由此，A信号生成单元20向输出晶体管41供给根据上述电位差以及上述电位变化而将输入信号IN升压了的第1信号。
接下来，在期间3，时钟信号CLK变化为LOW电平。
图4C是本发明的实施方式1所涉及的单位电路的期间3中的电路状态转变图。
在期间3，输入信号IN为HIGH电平，由此晶体管22为导通状态。由于该导通状态和时钟信号CLK成为LOW电平，电容器24的另一电极成为LOW电平。另外，由于晶体管21的导通状态和输入信号IN为HIGH电平，所以电容器24的一电极成为HIGH电平。由此，在电容器24中进行与电源电压（VDD-VSS）相当的电压的充电。与此相对，时钟信号CLK成为LOW电平，由此晶体管23成为非导通状态。由此，布线A的电压不会由A信号生成单元20更新。
另一方面，在期间3，在B信号生成单元30中，仅晶体管31由于时钟信号CLK成为LOW电平而向非导通状态变化，其他的电路状态不变化。由此，在期间3，通过B信号生成单元30的向电容器36的采样保持功能，维持期间2中的输出信号OUT的电压电平。
接下来，在期间4，将时钟信号CLK设定为LOW电平，将输入信号IN设定为LOW电平。
图4D是本发明的实施方式1所涉及的单位电路的期间4中的电路状态转变图。在期间4，输入信号IN成为LOW，由此晶体管22成为非导通状态。另外，由于晶体管21的导通状态和输入信号IN为LOW，电容器24的一电极成为LOW电平。与此相对，时钟信号CLK成为LOW，由此晶体管23成为非导通状态。由此，期间4中的布线A的电压不会从之前期间进行更新。
另一方面，在期间4，在B信号生成单元30，仅晶体管32以及34由于输入信号IN成为LOW而向非导通状态变化。但是，布线A的HIGH电压施加于晶体管35的栅电极，晶体管35成为导通状态，所以输出晶体管42的栅极电压维持L，从而输出晶体管42维持非导通状态。由此，在期间4，通过B信号生成单元30的向电容器36的采样保持功能，维持之前期间中的输出信号OUT的电压电平。
接下来，在期间5，时钟信号CLK变化为HIGH电平。
图4E是本发明的实施方式1所涉及的单位电路的期间5中的电路状态转变图。
在期间5，时钟信号CLK成为HIGH，由此晶体管23成为导通状态。在这里，由于晶体管22为非导通状态，所以不会有电容器24引起的升压工作，由此晶体管21维持导通状态，所以向布线A施加输入信号IN电压即L电压。由此，输出晶体管41成为非导通状态。
另外，在期间5，输入信号IN维持LOW，所以晶体管32以及34维持非导通状态。进而，向晶体管35的栅电极施加布线A的L电压，所以晶体管35也成为非导通状态。通过晶体管33的导通状态以及晶体管34及35的非导通状态，向布线B施加H电压。由此，输出晶体管42成为导通状态。
在期间5中的上述电路工作中，输出晶体管41成为非导通状态，并且输出晶体管42成为导通状态，所以输出信号OUT的电压向L电压变化。
接下来，在期间6，时钟信号CLK变化为LOW电平。
图4F是本发明的实施方式1所涉及的单位电路的期间6中的电路状态转变图。
在期间6，时钟信号CLK成为LOW，由此晶体管23成为非导通状态。由此，期间6中的布线A的电压不会从期间5进行更新。由此，输出晶体管41维持非导通状态。
另外，在期间6，由于输入信号IN维持LOW以及布线A的电压维持L，所以晶体管34以及35维持非导通状态。
由此，输出晶体管42维持导通状态。由此，在期间6维持期间5中的输出信号OUT的电压电平。
以上，根据本发明的实施方式1所涉及的移位寄存器1，通过输入1种时钟信号CLK和在与所希望的输出期间相同期间内产生接通电压的输入信号IN，执行A信号生成单元20的充电泵工作以及B信号生成单元30的采样保持工作。由此，移位寄存器1不会每次输出信号OUT的传送移位时都使信号电压减小，可以避免传送不良，可以在所希望的输出期间进行输出。另外，不需要与上述输出期间相应的时钟信号线的增加，可以避免配置该移位寄存器的边框区域的面积增大。
（实施方式2）
在本实施方式中，对组装有用于使时钟信号CLK升压的电平移位器的移位寄存器进行说明。
图5A是本发明的实施方式2所涉及的移位寄存器的电路结构图的一例。该图所记载的单位电路50具备A信号生成单元60、B信号生成单元30和最终缓冲单元40。本实施方式涉及的移位寄存器所具有的单位电路50与实施方式1涉及的移位寄存器1所具有的单位电路10相比较，仅A信号生成单元60的结构不同。
A信号生成单元60具备晶体管21、22以及23、电容器24和电平移位器65。本实施方式所涉及的A信号生成单元60与实施方式1所涉及的A信号生成单元20相比较，仅附加了电平移位器65这一点不同。下面，对于与实施方式1相同点省略说明，仅对不同点进行说明。
向反相时钟信号线18，输入使时钟信号CLK反相的反相时钟信号xCLK。
电平移位器65，连接于固定电源线17、基准电源线11、反相时钟信号线18、时钟信号线12以及晶体管23的栅电极，向晶体管23的栅电极输出将时钟信号CLK升压了的输出信号Os。
图5B是表示实施方式2所涉及的电平移位器的输入输出波形的图。如该图所示，电平移位器65对作为输入信号的时钟信号CLK的振幅（VDD-VSS）进行升压而生成具有振幅（VDD-VSS+ΔV）的输出信号Os。
在图5A所示的单位电路50中，由A信号生成单元60生成的信号电压通过晶体管23的传送工作向布线A以及输出晶体管41的栅电极施加。在该情况下，所传送的信号电压电平依赖于输入信号IN的电压电平，这在实施方式1中已经进行了描述，不但如此，该信号电压电平还依赖于晶体管23的栅极电压。如果对传送时的晶体管23的栅极电压进行升压，则所传送的信号电压电平升高，可以使作为缓冲TFT的输出晶体管41的导通电阻下降。结果，可以改善输出信号OUT的过渡特性。以下，例示电平移位器65的具体电路结构。
图6A是本发明的实施方式2涉及的移位寄存器所具备的电平移位器的电路结构图的一例。该图中的电平移位器65具备第1晶体管211、第2晶体管212、电容器213和信号生成单元220。电平移位器65，通过从反相时钟信号线18输入反相时钟信号xCLK，对时钟信号CLK进行电平移位而将输出信号Os向晶体管23的栅电极输出。
电容器213是一电极连接于第1晶体管211的源极端子且另一电极连接于第2晶体管212的漏极端子、第1晶体管211的栅极端子以及晶体管223的栅电极的第3电容器。由此，电平移位器65的输出电平由电容器213的另一电极的电位决定。
第1晶体管211是栅极端子连接于电容器213的另一电极、漏极端子连接于时钟信号线12、源极端子连接于电容器213的一电极以及信号生成单元220的第11晶体管。
第2晶体管212是栅极端子连接于信号生成单元220、漏极端子连接于时钟信号线12、源极端子连接于电容器213的另一电极以及晶体管23的栅电极的第12晶体管。
信号生成单元220具备例如晶体管221、222以及223和电容器224，根据反相时钟信号xCLK以及时钟信号CLK，向第2晶体管212的栅极端子输出预定的电压。由此，决定电平移位器65的输出电平的电容器213的另一电极的电位根据来自信号生成单元220的输出、输入信号IN以及第1晶体管211以及第2晶体管212的导通状态而变化。信号生成单元220，在时钟信号CLK为LOW电平（反相时钟信号xCLK为HIGH电平）的期间11，生成将第2晶体管212设为导通状态的信号并将该信号向第2晶体管212的栅电极供给，在时钟信号CLK为HIGH电平的期间12，生成将第2晶体管212从导通状态向非导通状态切换的信号并将该信号向第2晶体管212的栅电极供给。由此，在晶体管23的栅电极，在上述期间12，在第2晶体管212成为非导通状态之后，输出进行了电平移位的电容器213的另一电极的电压作为输出信号Os的输出电压。下面，对于信号生成单元220的构成要素的连接关系的一例进行说明。
晶体管221，栅极端子连接于反相时钟信号线18，漏极端子连接于固定电源线17，源极端子连接于第2晶体管212的栅极端子。
晶体管222，栅极端子连接于第1晶体管211的源极端子以及电容器213的一电极，漏极端子连接于晶体管221的源极端子，源极端子连接于接地端子。
晶体管223，栅极端子连接于反相时钟信号线18，漏极端子连接于晶体管222的栅极端子，源极端子连接于基准电源线11。
电容器224，一电极连接于第2晶体管212的栅极端子、晶体管221的源极端子以及晶体管222的漏极端子，另一电极连接于第1晶体管211的源极端子、电容器213的一电极、晶体管222的栅极端子以及晶体管223的漏极端子。
另外，第1晶体管211、第2晶体管212、晶体管221、晶体管222以及晶体管223优选由n型TFT构成。由此，电平移位器的制造工序简略化，另外制造成品率提高。
通过信号生成单元220的上述电路结构，信号生成单元220在初始化期间将第2晶体管212设为导通状态，在升压期间使第2晶体管212从导通状态向非导通状态变化。下面，使用图6B对各期间的具体工作进行说明。
图6B是本发明的实施方式2所涉及的电平移位器的驱动时间图。在该图中，表示作为用于驱动电平移位器65的控制信号的反相时钟信号xCLK、时钟信号CLK以及输出信号Os的各电压电平。下面，关于期间11～期间13，说明电路工作。
在期间11，将反相时钟信号xCLK的电压设定为HIGH。在期间1，反相时钟信号xCLK成为HIGH，由此晶体管221成为导通状态。通过该导通状态，电容器224的一电极成为HIGH电平。另外，通过反相时钟信号xCLK成为HIGH，晶体管223成为导通状态。由于该导通状态和晶体管223的源极端子连接于基准电源线11，所以电容器224的另一电极成为LOW电平。由此，在电容器224中进行与固定电源电压（HIGH电平与LOW电平的电位差）相当的电压的充电。于是，由于向第2晶体管212的栅极端子施加HIGH电压，所以第2晶体管212成为导通状态。即，在期间11，通过使电容器224进行与电源电压相当的电压的充电，使第2晶体管212维持为导通状态，直到升压工作的开始时为止。此时，向输出端子，经由第2晶体管212，施加时钟信号CLK的LOW电压，所以输出信号Os成为LOW电平。
接下来，在期间12，从时钟信号CLK施加HIGH电压。由于从期间11开始维持第2晶体管212的导通状态，所以通过时钟信号CLK成为HIGH电压，输出信号Os逐渐从LOW电平向HIGH电平变化。与此相对应，第1晶体管211的栅极电压也逐渐上升，所以第1晶体管211的漏极-源极之间的电导系数也逐渐上升。由此，电流开始经由第1晶体管211从输入端子侧向电容器213的一电极侧流动。
通过在期间12开始时经由第1晶体管211开始流动的、从输入端子侧向电容器213的一电极侧的电流，在期间12的稳定时，时钟信号CLK的HIGH电压向电容器213的一电极传递，该电极的电位成为HIGH电平。于是，向连接于电容器213的一电极的晶体管222的栅极端子也施加HIGH电压，由此晶体管222成为导通状态。此时，放电电流从电容器224的一电极经由晶体管222向接地端子流动，电容器224的一电极以及第2晶体管212的栅极端子的电位从HIGH电平向LOW电平下降。由此，第2晶体管212成为非导通状态。
在这里，由于第2晶体管212为导通状态且在期间12开始时时钟信号CLK成为HIGH，所以在直到第2晶体管212成为非导通状态为止的期间内，依赖于时钟信号CLK的HIGH电压而向电容器213充电。在这里，在将上述期间中的电容器213的充电电压设为ΔV时，在第2晶体管212成为非导通状态的时刻，电容器213的一电极上升为HIGH电平（设为电压H），所以电容器213的另一电极以及输出端子的电压成为（H+ΔV）。即，在期间12，通过第1晶体管211成为导通状态，执行由电容器213进行的升压工作。另外同时，晶体管222成为导通状态，在上述升压工作的过程中，第2晶体管212成为非导通状态。在该阶段，升压工作完成。结果，时钟信号CLK的电压H向输出信号Os的电压（H+ΔV）升压。
接下来，在期间13，输入信号IN已经向LOW电压变化。通过时钟信号CLK的电位变化，从期间12的结束时开始，第1晶体管211的源极端子以及漏极端子的电位反转，在期间13，电流经由第1晶体管211从电容器213的一电极侧向输入端子侧流动。由于该电流流动的状态以及第1晶体管211的栅极端子处于通过第2晶体管212的非导通状态以及电容器213而电切断的状态，所以第1晶体管211的栅极电压向输入端子侧放电，结果输出信号Os的电压成为LOW电平。
如上所述，本实施方式所涉及的电平移位器65，具备具有充电功能的电容器213、决定电容器213的两电极的电位的第1晶体管211以及第2晶体管212和控制第2晶体管212的导通状态的信号生成单元220，在预定的定时被供给反相时钟信号xCLK，由此可以对时钟信号CLK进行升压。通过电平移位器65采用上述结构，不需要用于电平移位工作的专用电源线，可以削减布线空间，减轻对外部电路的负担。另外，由于是不使用连接为二极管的TFT便可以将第2晶体管212设为充分的反偏压状态的电路结构，所以即使第2晶体管212为耗尽特性，在升压过程中也可以切实地将第2晶体管212设为非导通，所以可以抑制升压特性的劣化。
如上所述，根据本实施方式所涉及的移位寄存器，通过输入1种时钟信号CLK和在与所希望的输出期间相同期间内产生接通电压的输入信号IN，执行A信号生成单元60的充电泵工作以及B信号生成单元30的采样保持工作。由此，不会每次输出信号OUT的传送移位时都使电压减小，可以避免传送不良，可以在所希望的输出期间进行输出。另外，不需要与上述输出期间相应的时钟信号线的增加，可以避免配置该移位寄存器的边框区域的面积增大。
进而，从A信号生成单元60传送的信号电压电平依赖于晶体管23的栅极电压，所以通过电平移位器65对传送时的晶体管23的栅极电压进行升压。由此，所传送的信号电压电平升高，可以降低作为缓冲TFT的输出晶体管41的接通电阻。由此可以改善输出信号OUT的过渡特性，信号的传送效率提高。
（实施方式3）
在本实施方式中，说明缓和了实施方式1涉及的移位寄存器1所具备的晶体管21的负荷的移位寄存器。
图7是本发明的实施方式3所涉及的移位寄存器的电路结构图的一例。该图所记载的单位电路70具备A信号生成单元20、B信号生成单元30和最终缓冲单元40。本实施方式所涉及的单位电路70与实施方式1所涉及的单位电路10相比较，仅在晶体管21的栅电极上连接有供给绝对值比第1电压小的固定电压的参照电源线19而不是固定电源线17这一点不同。下面，与实施方式1相同点省略说明，仅说明不同点。
图8A是说明本发明的实施方式3所涉及的移位寄存器的效果的图。另外，图8B是说明本发明的实施方式1所涉及的移位寄存器的效果的图。在图8B所记载的实施方式1涉及的移位寄存器1所具有的单位电路10中，在A信号生成单元20在期间2执行升压工作的情况下，在晶体管21的栅电极施加H（VDD）的电压，在漏电极施加H（VDD）的电压，在源电极施加（H+ΔV）的电压。在该情况下，晶体管21的漏极-源极之间电压Vds21成为ΔV（=（H+ΔV）-H）。由于ΔV最大为（VDD-VSS），所以在Vds21产生栅极振幅（VDD-VSS）左右的较大的电压。另外，在晶体管23，在将晶体管23的阈值电压设为Vth23时，在漏电极施加（H+ΔV）的电压，在源电极施加（H-Vth23）的电压。由此，Vds23成为（ΔV+Vth23）（=（H+ΔV）-（H-Vth23））。由此，在Vds23也产生栅极振幅（VDD-VSS）左右的较大的电压。因此，晶体管21及23承受较大的负荷，可能产生阈值电压的偏移及可靠性下低。
与此相对，在图8A所记载的本实施方式涉及的单位电路70中，在A信号生成单元20在期间2执行升压工作的情况下，在晶体管21的栅电极连接着供给比电源电压VDD小的参照电压Vref的参照电源线19。于是，晶体管21的Vds成为ΔV（=（H+ΔV）-H），但ΔV最大为（Vref-Vth21-VSS），所以在Vds21产生比栅极振幅（VDD-VSS）小的电压。另外，晶体管23的Vds23，在漏电极施加（H+ΔV）的电压，在源电极施加（H-Vth23）的电压。由此，Vds23成为（ΔV+Vth23）（=（H+ΔV）-（H-Vth23））。由此，在Vds23也产生比栅极振幅（VDD-VSS）小的电压。
如上所述，通过将参照电源线19供给的参照电压Vref设定得比电源电压VDD小，即使在A信号生成单元20执行升压工作的情况下，也可以将晶体管21的Vds设定得比栅极振幅小，所以可以降低晶体管21的负荷。结果，可以抑制阈值电压的偏移以及可靠性下降。
如上所述，根据本实施方式所涉及的单位电路70，通过输入1种时钟信号CLK和在与所希望的输出期间相同期间内产生接通电压的输入信号IN，执行A信号生成单元60的充电泵工作以及B信号生成单元30的采样保持工作。由此，不会每次输出信号OUT的传送移位时都使电压减小，可以避免传送不良，可以在所希望的输出期间进行输出。另外，不需要与上述输出期间相应的时钟信号线的增加，可以避免配置该移位寄存器的边框区域的面积增大。进而，可以降低晶体管的负荷，使可靠性提高。
上面，基于实施方式对本发明的移位寄存器进行了说明，但本发明所涉及的移位寄存器并不限定于上述实施方式。将实施方式1～3中的任意的结构要素组合而实现的其他的实施方式、和/或对实施方式1～3在不脱离本发明的主旨的范围内实施本领域技术人员想出的各种变形而得到的变形例、和/或内置有本发明所涉及的移位寄存器的各种设备也包含于本发明。
另外，在实施方式1～3中，构成移位寄存器的晶体管全部假设为n型TFT，但构成本发明的移位寄存器的晶体管全为p型TFT也可以起到同样的效果。下面，对该情况下的电路结构以及驱动定时进行说明。
图9是表示本发明的实施方式1所涉及的移位寄存器的变形例的电路结构图。该图中的单位电路100具备A信号生成单元120、B信号生成单元130和最终缓冲单元140。
图9中的移位寄存器所具备的单位电路100的电路结构与图2中的移位寄存器1所具备的单位电路10相比较，所有的晶体管的导电型为p型以及电源电压VDD与作为基准电压的接地电压VSS的连接关系变为相反。
基准电源线117设定为与在扫描线选择时施加于该扫描线的电压相对应的基准电压VSS。固定电源线111设定为与在扫描线非选择时施加于该扫描线的电压相对应的固定的电源电压VDD。输入线113与前级单位电路100的输出线116连接，向输入线113，供给前级单位电路100的输出信号OUT作为输入信号IN。
最终缓冲单元140是具备输出晶体管141以及142的输出单元。
输出晶体管141是源电极连接于基准电源线117、漏电极经由输出线116连接于输出端子、栅电极经由布线A连接于A信号生成单元120的第1晶体管。
输出晶体管142是源电极经由输出线116连接于输出端子、漏电极连接于固定电源线111、栅电极经由布线B连接于B信号生成单元130的第2晶体管。
A信号生成单元120是具备晶体管121、122以及123、和电容器124的第1信号生成单元。
晶体管123是栅电极连接于时钟信号线112、源电极连接于电容器124的一电极、漏电极经由布线A连接于输出晶体管141的栅电极的第3晶体管。
晶体管121是栅电极连接于基准电源线117、源电极连接于输入线113、漏电极连接于电容器124的一电极的第4晶体管。
晶体管122是栅电极连接于输入线113、源电极连接于时钟信号线112、漏电极连接于电容器124的另一电极的第5晶体管。
电容器124是具有充电泵功能的第1电容元件，其通过晶体管121以及122的导通，保持时钟信号CLK与输入信号IN的电位差，使应该向布线A供给的信号电压根据该电位差升压。
通过上述结构，A信号生成单元120，执行用于避免由单位电路100的多级连接引起的输入信号IN的衰减的输入信号IN的升压工作，基于输入信号IN，向输出晶体管141的栅电极供给对输出晶体管141的导通以及非导通进行切换的第1信号。另外，由于不采取在基准电源线117与固定电源线111之间配置有串联连接的晶体管的结构，所以即使晶体管121～123为耗尽型，也可以避免从固定电源线111向基准电源线117流动贯通电流。
B信号生成单元130是具备晶体管131～135和电容器136的第2信号生成单元。
晶体管131是栅电极连接于时钟信号线112、源电极连接于基准电源线117、漏电极连接于晶体管133的栅电极而与时钟信号CLK对应地对晶体管133的导通以及非导通进行切换的第7晶体管。
晶体管132是栅电极连接于输入线113、源电极连接于晶体管133的栅电极、漏电极连接于固定电源线111而与输入信号IN对应地对晶体管133的导通以及非导通进行切换的第8晶体管。
晶体管133是源电极连接于基准电源线117、漏电极经由布线B连接于输出晶体管142的栅电极而根据晶体管131以及133的导通状态对输出晶体管142的导通以及非导通进行切换的第6晶体管。
晶体管134是栅电极连接于输入线113、源电极经由布线B连接于输出晶体管142的栅电极、漏电极连接于固定电源线111而根据输入信号IN对输出晶体管142的导通以及非导通进行切换的第9晶体管。
晶体管135是栅电极经由输出线116连接于输出端子、源电极经由布线B连接于输出晶体管142的栅电极、漏电极连接于固定电源线111而根据输出信号OUT对输出晶体管142的导通以及非导通进行切换的第10晶体管。
电容器136是一电极经由布线A连接于输出晶体管141的栅电极、另一电极经由输出线116连接于输出端子的第2电容元件。
通过上述结构，B信号生成单元130，基于输入信号IN向输出晶体管142的栅电极供给对输出晶体管142的导通以及非导通进行切换的第2信号，并且保持布线A以及输出晶体管141的栅电极的电压。
具备以上的单位电路100的移位寄存器，可以起到与具备单位电路10的移位寄存器1同样的效果。
图10是表示本发明的实施方式1所涉及的移位寄存器的变形例的驱动时间图。图10中的驱动时间与图3中的驱动时间相比较，仅各信号的电压电平反相，由该各信号进行的电路工作与实施方式1所涉及的移位寄存器1的电路工作相同。
单位电路100，其晶体管121～123、131～135以及输出晶体管141以及142由p型TFT构成，所以移位寄存器的制造工序简略化，另外制造成品率提高。
本发明的移位寄存器在要求大画面以及高分辨率的薄型电视机、个人计算机的显示器等技术领域有用。

Claims (11)

1.一种移位寄存器，将单位电路多级连接而成，
所述单位电路具备：
输出单元，其具备输出端子、对所述输出端子供给第1电压的第1晶体管以及对所述输出端子供给第2电压的第2晶体管；
第1信号生成单元，其基于作为从前级单位电路的输出端子输出的信号的输入信号以及时钟信号，对所述第1晶体管的栅电极供给对所述第1晶体管的导通以及非导通进行切换的第1信号；以及
第2信号生成单元，其基于所述输入信号以及所述时钟信号，对所述第2晶体管的栅电极供给对所述第2晶体管的导通以及非导通进行切换的第2信号；
所述第1信号生成单元具备：
第1电容元件；
第3晶体管，其栅电极连接于输入时钟信号的时钟信号线，对所述第1晶体管的栅电极与所述第1电容元件的一电极的导通以及非导通进行切换；
第4晶体管，其栅电极连接于输入所述输入信号的输入线，对所述第1电容元件的另一电极与所述时钟信号线的导通以及非导通进行切换；以及
第5晶体管，其栅电极连接于参照电源线，对所述第1电容元件的一电极与所述输入线的导通以及非导通进行切换。
2.如权利要求1所述的移位寄存器，
所述第1电容元件在所述第4晶体管和所述第5晶体管为导通状态下，保持所述时钟信号与所述输入信号的电位差；
所述第1电容元件的一电极通过所述第4晶体管为导通状态且所述时钟信号进行电位变化，来进行电位上升；
所述第1信号生成单元向所述第1晶体管供给将所述输入信号根据所述电位差以及所述电位变化而升压了的所述第1信号。
3.如权利要求1或2所述的移位寄存器，
所述第2信号生成单元具备：
第6晶体管，其对供给与所述第1电压对应的第1固定电压的第1固定电源线与所述第2晶体管的栅电极的导通以及非导通进行切换；
第7晶体管，其栅电极连接于所述时钟信号线，对所述第1固定电源线与所述第6晶体管的栅电极的导通以及非导通进行切换；
第8晶体管，其栅电极连接于所述输入线，对所述第6晶体管的栅电极与第2固定电源线的导通以及非导通进行切换，所述第2固定电源线供给与所述第2电压对应的第2固定电压；
第9晶体管，其栅电极连接于所述输入线，对所述第2晶体管的栅电极与所述第2固定电源线的导通以及非导通进行切换；以及
第10晶体管，其栅电极经由第2电容元件连接于所述第1晶体管的栅电极，对所述第2晶体管的栅电极与所述第2固定电源线的导通以及非导通进行切换；
所述第2信号生成单元，至少在所述第1晶体管通过所述第1信号生成单元所供给的所述第1信号而为导通状态的期间，对所述第2晶体管的栅电极供给使所述第2晶体管成为非导通状态的所述第2信号。
4.如权利要求3所述的移位寄存器，
所述第1～第10晶体管为n型的薄膜晶体管。
5.如权利要求3所述的移位寄存器，
所述第1～第10晶体管为p型的薄膜晶体管。
6.如权利要求1～5的任意一项所述的移位寄存器，
还具备电平移位电路，其配置于所述第3晶体管的栅电极与所述时钟信号线之间，使所述时钟信号的信号电压电平移位而向所述第3晶体管的栅电极输出。
7.如权利要求6所述的移位寄存器，
所述电平移位电路具备：
输入端子，其连接于所述时钟信号线，被施加所述时钟信号的输入脉冲电压；
第3电容元件；
第11晶体管，其源电极以及漏电极配置于所述输入端子与所述第3电容元件的一电极之间，栅电极连接于所述第3电容元件的另一电极；
第12晶体管，其源电极以及漏电极配置于所述输入端子与所述第3电容元件的另一电极之间；
信号生成单元，其在所述输入脉冲电压输入于所述输入端子的期间，生成将所述第12晶体管从导通状态向非导通状态切换的信号并将该信号供给于所述第12晶体管的栅电极；以及
输出端子，其连接于所述第11晶体管的栅电极，在所述期间中输出通过所述第12晶体管成为非导通状态而变换得到的所述第3电容元件的另一电极的电压作为输出脉冲电压。
8.如权利要求7所述的移位寄存器，
所述第11以及第12晶体管为n型的薄膜晶体管。
9.如权利要求7所述的移位寄存器，
所述第11以及第12晶体管为p型的薄膜晶体管。
10.如权利要求1～9的任意一项所述的移位寄存器，
所述参照电源线供给与所述第1电压对应的第1固定电压。
11.如权利要求1～9的任意一项所述的移位寄存器，
所述参照电源线供给绝对值比所述第1电压小的固定电压。
CN201180027363.9A 2011-12-28 2011-12-28 移位寄存器 Active CN103299546B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/007355 WO2013098899A1 (ja) 2011-12-28 2011-12-28 シフトレジスタ

Publications (2)

Publication Number Publication Date
CN103299546A true CN103299546A (zh) 2013-09-11
CN103299546B CN103299546B (zh) 2016-09-21

Family

ID=48694793

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180027363.9A Active CN103299546B (zh) 2011-12-28 2011-12-28 移位寄存器

Country Status (5)

Country Link
US (1) US8699656B2 (zh)
JP (1) JP5774011B2 (zh)
KR (1) KR101764452B1 (zh)
CN (1) CN103299546B (zh)
WO (1) WO2013098899A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9281077B2 (en) 2009-02-25 2016-03-08 Sharp Kabushiki Kaisha Shift register and display device
US8731135B2 (en) * 2010-01-29 2014-05-20 Sharp Kabushiki Kaisha Shift register and display device
WO2014057650A1 (ja) 2012-10-09 2014-04-17 パナソニック株式会社 画像表示装置
WO2014061235A1 (ja) 2012-10-17 2014-04-24 パナソニック株式会社 Ｅｌ表示装置
JP6248268B2 (ja) 2012-10-17 2017-12-20 株式会社Ｊｏｌｅｄ 画像表示装置
JP6245422B2 (ja) * 2013-07-24 2017-12-13 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 走査回路、及び表示装置
CN104318904B (zh) * 2014-11-20 2017-08-01 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、移位寄存器、显示装置
US20160365042A1 (en) * 2015-06-15 2016-12-15 Apple Inc. Display Driver Circuitry With Gate Line and Data Line Delay Compensation
TWI611413B (zh) * 2016-12-30 2018-01-11 友達光電股份有限公司 移位暫存器電路
CN107316599B (zh) * 2017-07-07 2020-09-22 上海天马有机发光显示技术有限公司 移位寄存单元、其驱动方法及显示面板
CN107316658B (zh) * 2017-07-10 2020-06-23 上海天马有机发光显示技术有限公司 移位寄存单元、其驱动方法、显示面板及显示装置
CN107657918B (zh) * 2017-09-29 2019-10-01 上海天马微电子有限公司 发光控制信号生成电路、其驱动方法及装置
KR102862374B1 (ko) * 2020-12-24 2025-09-18 엘지디스플레이 주식회사 표시장치
KR20240087174A (ko) * 2022-12-12 2024-06-19 엘지디스플레이 주식회사 게이트 구동부 및 이를 이용한 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101042885A (zh) * 2006-03-24 2007-09-26 三星电子株式会社 记录方法、记录设备和光学记录介质
US20080062097A1 (en) * 2006-09-12 2008-03-13 Seon-I Jeong Shift register and organic light emitting display using the same
US20100141641A1 (en) * 2007-09-12 2010-06-10 Shige Furuta Shift register
US20100177023A1 (en) * 2009-01-12 2010-07-15 Samsung Mobile Display Co., Ltd. Shift register and organic light emitting display device using the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5222082A (en) 1991-02-28 1993-06-22 Thomson Consumer Electronics, S.A. Shift register useful as a select line scanner for liquid crystal display
JP4912121B2 (ja) 2006-02-23 2012-04-11 三菱電機株式会社 シフトレジスタ回路
JP2009177749A (ja) 2008-01-28 2009-08-06 Panasonic Corp 固体撮像装置
KR101511126B1 (ko) * 2008-10-30 2015-04-13 삼성디스플레이 주식회사 게이트 구동회로 및 이를 구비한 표시 장치
JP5188382B2 (ja) 2008-12-25 2013-04-24 三菱電機株式会社 シフトレジスタ回路
KR101022173B1 (ko) * 2009-01-13 2011-03-17 삼성모바일디스플레이주식회사 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
EP2444974A4 (en) 2009-06-15 2013-04-10 Sharp Kk SHIFT REGISTER AND DISPLAY DEVICE
JP2011034620A (ja) 2009-07-31 2011-02-17 Eastman Kodak Co シフトレジスタ
US8054935B2 (en) * 2009-11-13 2011-11-08 Au Optronics Corporation Shift register with low power consumption
JP5457826B2 (ja) 2009-12-28 2014-04-02 株式会社ジャパンディスプレイ レベルシフト回路、信号駆動回路、表示装置および電子機器
JP5435481B2 (ja) * 2010-02-26 2014-03-05 株式会社ジャパンディスプレイ シフトレジスタ、走査線駆動回路、電気光学装置および電子機器
CN102834871B (zh) * 2010-05-24 2015-06-10 夏普株式会社 移位寄存器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101042885A (zh) * 2006-03-24 2007-09-26 三星电子株式会社 记录方法、记录设备和光学记录介质
US20080062097A1 (en) * 2006-09-12 2008-03-13 Seon-I Jeong Shift register and organic light emitting display using the same
US20100141641A1 (en) * 2007-09-12 2010-06-10 Shige Furuta Shift register
US20100177023A1 (en) * 2009-01-12 2010-07-15 Samsung Mobile Display Co., Ltd. Shift register and organic light emitting display device using the same

Also Published As

Publication number Publication date
JP5774011B2 (ja) 2015-09-02
KR101764452B1 (ko) 2017-08-02
US20130170606A1 (en) 2013-07-04
CN103299546B (zh) 2016-09-21
WO2013098899A1 (ja) 2013-07-04
US8699656B2 (en) 2014-04-15
KR20140115385A (ko) 2014-10-01
JPWO2013098899A1 (ja) 2015-04-30

Similar Documents

Publication Publication Date Title
CN103299546B (zh) 移位寄存器
CN102959614B (zh) 扫描信号线驱动电路和具备它的显示装置
CN103021358B (zh) 一种移位寄存器单元、栅极驱动电路及显示器件
CN102598145B (zh) 移位寄存器以及具备它的扫描信号线驱动电路和显示装置
CN102479477B (zh) 移位寄存器单元、栅极驱动电路和显示装置
CN103299547A (zh) 电平移位器、反相器电路以及移位寄存器
US7663593B2 (en) Level shift circuit and shift register and display device
US20150325190A1 (en) Shift register unit, gate driving circuit and display device
CN105679224B (zh) 移位寄存器电路、栅极驱动器及显示设备
CN110264948B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN105446402B (zh) 可控电压源、移位寄存器及其单元和一种显示器
JP2000155550A (ja) シフトレジスタ
JP2018088301A (ja) 単位シフトレジスタ回路、シフトレジスタ回路、単位シフトレジスタ回路の制御方法及び表示装置
US20170097650A1 (en) Adaptive voltage source, shift register and unit thereof, and display
CN102723064A (zh) 驱动电路单元、栅极驱动电路及显示装置
CN102778798B (zh) 液晶显示面板以及显示驱动方法
CN110875002A (zh) 栅极驱动单元及其驱动方法、栅极驱动电路、显示装置
CN112017613A (zh) 电荷共享电路、方法、显示驱动模组和显示装置
CN112102768A (zh) Goa电路及显示面板
CN114530113B (zh) Goa电路及显示面板
CN114613335B (zh) 栅极驱动电路及显示面板
CN101593561A (zh) 液晶显示器
CN212516507U (zh) 电荷共享电路、显示驱动模组和显示装置
CN206877670U (zh) 源极驱动电路及显示装置
CN215183106U (zh) 移位寄存器、栅极驱动电路、显示面板及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: JANPAN ORGANIC RATE DISPLAY CO., LTD.

Free format text: FORMER OWNER: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD.

Effective date: 20150427

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150427

Address after: Tokyo, Japan

Applicant after: JOLED Inc.

Address before: Osaka Japan

Applicant before: Matsushita Electric Industrial Co.,Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20231128

Address after: Tokyo, Japan

Patentee after: Japan Display Design and Development Contract Society

Address before: Tokyo, Japan

Patentee before: JOLED Inc.

TR01 Transfer of patent right
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20250731

Address after: Tokyo, Japan

Patentee after: Magno Bolan Co.,Ltd.

Country or region after: Japan

Address before: Tokyo, Japan

Patentee before: Japan Display Design and Development Contract Society

Country or region before: Japan