CN1059982C - 制造集成电路封装电路板的方法 - Google Patents

制造集成电路封装电路板的方法 Download PDF

Info

Publication number
CN1059982C
CN1059982C CN97117545A CN97117545A CN1059982C CN 1059982 C CN1059982 C CN 1059982C CN 97117545 A CN97117545 A CN 97117545A CN 97117545 A CN97117545 A CN 97117545A CN 1059982 C CN1059982 C CN 1059982C
Authority
CN
China
Prior art keywords
base material
dry type
type film
circuit board
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN97117545A
Other languages
English (en)
Other versions
CN1210363A (zh
Inventor
蔡维人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatong Computer Co ltd
Original Assignee
Huatong Computer Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatong Computer Co ltd filed Critical Huatong Computer Co ltd
Priority to CN97117545A priority Critical patent/CN1059982C/zh
Publication of CN1210363A publication Critical patent/CN1210363A/zh
Application granted granted Critical
Publication of CN1059982C publication Critical patent/CN1059982C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/701—Tape-automated bond [TAB] connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

一种制造集成电路封装电路板的方法，为一种于压合有单面铜的聚酰亚胺膜(POLYIMIDE)表层进行定义形成第一干式薄膜、电镀铜/镍/金/镍(或镍、铜/镍)、去除第一干式薄膜、聚酰亚胺膜蚀刻形成孔洞，孔洞电解电镀形成外突接点，蚀刻薄铜及剥镍、激光钻孔形成芯片安装孔及外围贯孔，藉此使外接接点更具细微效果以及仅需单点焊接方式焊接芯片而可缩小封装面积。

Description

制造集成电路封装电路板的方法
本发明涉及一种集成电路封装电路板的方法，尤其是制造集成电路封装电路板的方法。
现今TAB-BGA型集成电路封装电路板的制法，大致如图4A～I所示，为3M公司典型的制程，首先是在图4A的聚酰亚胺膜90(POLYIMIDE)基材上方通过阴极溅镀方式(PVD或CVD)形成薄的阴极溅镀铜91，以形成一含薄铜层的聚酰亚胺膜，然后是如图4B所示，表面以电镀方式覆盖一薄的电镀铜92，之后，如图4C所示，于顶、底面处压合干式薄膜以及通过曝光和显影的步骤，而在顶、底面形成数具缺口的块状干式薄膜93，其次，则是如图4D所示，于顶部位置进行电镀铜的步骤，以形成在各干式薄膜93之间的较厚电镀铜94，其次，则是如图4E所示，对聚酰亚胺膜90进行蚀刻的步骤，而形成供后续进行植入锡球的锥度孔97，而后，是如图4F所示，进行电解电镀镍及电解电镀铬的步骤，使上表面的较厚电镀铜94以及底部的锥度孔97处形成电解电镀镍和电镀铬层96，之后，是去除顶底层的干式薄膜93而形成如图4G的型式，并经蚀刻铜层的步骤，对图4G内部夹层位置的电镀铜92以及阴极溅镀铜91蚀刻，而转变为如图4H的型态，最后，则是对底部的各锥度孔97位置进行植入锡球的步骤，而在图4I所示的相关部位形成供外接的锡球98，至于在表面适当位置的外突的电解电镀镍和电镀铬层96其一处是供粘着芯片40，并同时将芯片40各接脚通过打线(互连)机(BONDER)以金属线41跨接至相关位置处。但上述现有的TAB-BGA集成电路封装电路板的制法有着如下缺点：首先，聚酰亚胺膜90上方是以半导体制程所使用的阴极溅镀(SPUTTERING)方式形成薄的阴极溅镀铜91，虽然通过阴极溅镀方式形成铜箔可达到较均匀且较薄的厚度，但由于此阴极溅镀制程不仅较为昂贵，且是在该聚酰亚胺膜表面进行大面积的阴极溅镀作业，故成本更属高昂，无法符合经济性的要求。其次，其外接接点是使用植锡球方式达成，对于锡球大小有着一定限制，而相应供锡球植入的锥度孔亦必须设计适当的容许误差，因此导致外接接点的大小及间隔距离无法大幅缩减，造成外无法细微化的缺点，且植入锡球的方式是令锡球于电路板上滚动而落入各锥度孔中，然后再通过高温而与锥度孔内部的金属结合而成，此举，更有着定位精确度不足的现象，亦即无法确保各锡球可全部对准，故而若欲达到更高精密度及更小接点，则无从达成。再者，由于其供连接芯片的接点是形成金金属，故而必须使用金线焊接方式(Au Wire Bonding)而与芯片接点之间进行跳线(跨接线)连接，此种通过跳线(跨接线)连接芯片的封装方式亦有较占用电路板面积，导致整个封装电路板的尺寸较大，无法符合高密度要求的缺点。
本发明的目的在于提供一种可使各外接接点精密定位，形成更细小外接接点，并且可适当地缩小封装电路板面积的制造集成电路封装电路板的方法。
本发明的目的是这样实现的，一种制造集成电路封装电路板的方法，其特征在于其包括下列步骤：取用含有单面薄铜的聚酰亚胺膜为基材；对基材上表面进行第一干式薄膜的压合、曝光和显影；在第一干式薄膜未覆盖的上表面处依序进行电镀铜、电镀镍、电镀金以及电镀镍等多层电镀层；去除第一干式薄膜；对基材的聚酰亚胺膜部位进行激光蚀刻，利用薄铜的阻挡以及激光能量的控制，以形成未贯通的孔洞图形；在基材上表面压合第二干式薄膜，以保护上表面电镀层；在聚酰亚胺膜的各孔洞实施电解电镀而形成填满各孔洞及略外突的电解电镀接点；去除第二干式薄膜；蚀刻位在介于各个多层电镀层之间呈外露的薄铜，而使相邻电镀层相互隔开，以及蚀刻去除位在多层电镀层表面的电镀镍层，而使电镀金层外露；及，对基材中央及需形成贯通的部位进行激光钻孔，以分别形成基材中央的芯片安装孔及外围的激光贯孔，以使芯片安装孔部位外围形成由多层电镀层所形成的接触悬臂，可供焊接结合芯片。
本发明的目的还可以通过下述方法来实现，一种制造集成电路封装电路板的方法，其特征在于包括下列步骤：取用含有单面薄铜的聚酰亚胺膜为基材；对基材上表面进行第一干式薄膜的压合、曝光和显影；在第一干式薄膜未覆盖的上表面处依序进行电镀镍、及电镀金的形成双层电镀层；去除第一干式薄膜；对基材的聚酰亚胺膜部位进行激光蚀刻，利用薄铜的阻挡以及激光能量的控制下，以形成未贯通的孔洞图形；在基材上表面压合第二干式薄膜，以保护上表面电镀层；在聚酰亚胺膜的各孔洞实施电解电镀而形成填满各孔洞及略外突的电解电镀接点；去除第二干式薄膜；蚀刻位在介于各个多层电镀层之间呈外露的薄铜，而使相邻电镀层相互隔开；及，对基材中央及需形成贯通的部位进行激光钻孔，以分别形成基材中央的芯片安装孔及外围的激光贯孔，以使芯片安装孔部位外围是形成由多层电镀层所形成的接触悬臂，可供焊接结合芯片。
本发明的目的还可以通过下述方法来实现，一种制造集成电路封装电路板的方法，其特征在于包括下列步骤：取用含有单面薄铜的聚酰亚胺膜为基材；对基材上表面进行第一干式薄膜的压合、曝光和显影；在未被第一干式薄膜覆盖的上表面处依序进行电镀铜及电镀镍而形成双层电镀层；去除第一干式薄膜；对基材的聚酰亚胺膜部位进行干式薄膜压合、曝光和显影的步骤，以蚀刻聚酰亚胺膜形成多数未贯通的孔洞图形；在基材上表面压合第二干式薄膜，以保护上表面电镀层；在聚酰亚胺膜的各孔洞实施电解电镀而形成填满各孔洞及略外突的电解电镀接点；去除第二干式薄膜；在上、下表面实施第三干式薄膜的压合、曝光和显影，而仅在上表面供安装芯片的相应位置形成缺口；对该缺口位置电镀形成镀金凸点；去除第三干式薄膜；蚀刻位在介于各双层电镀层之间呈外露的薄铜，而使相邻电镀层相互隔开；及，对基材中央及需形成贯通的部位进行激光钻孔，以分别形成基材中央的芯片安装孔及外围的激光贯孔，以使芯片安装孔部位外围的电镀层上方对应有镀金凸点，可供结合芯片。
在本发明的多种实施例的前段制程中，由于是直接取用已预先压合或粘合有薄铜的聚亚醯胺膜做为基材，基材的成本显然比前述传统方式进行阴极溅镀薄铜的步骤低廉，故有着降低成本的优点，而通过对聚酰亚胺膜10进行激光蚀刻或化学蚀刻形成孔洞12以及形成电解电镀接点17的步骤中，即使得各接点可自动对准(SELF-ALIGN)于各孔洞12内，而不致产生偏移或过度误差，故而提供精确定位的优点，且可使各电镀接点17之间的间距相形控制在相当窄小的程度(20密尔)，更可符合细微接点的特性，此外，对于图1的N图、图2的N图的供接合芯片40处的芯片安装孔22位置所形成的多层电镀层所形成的悬臂构造或图3的O图所形成的镀金凸点20的构造，更是形成一种可直接通过单点焊接(SINGLEPOINT BOND)方式予以接着芯片40，无需通过跳接金线方式连结，此举，亦使得TAB-BGA封装电路板整体尺寸缩小，故诚为一比传统TAB-BGA制法更具高密度化效果及可使外接接点更趋精确及细小的制法。
以下结合附图对本发明作进一步的说明。
图1是本发明的第一实施例制法剖面示意图。
图2是本发明的第二实施例制法剖面示意图。
图3是本发明的第三实施例制法剖面示意图。
图4是传统TAB-BGA制程的剖面示意图。
本发明具有三种不同的实施例，而其间仅各制程的电镀层的材料不同而导致制程略有变动，以下即依次就本发明的各实施例来说明，首先如图1的A～N图所示，在图1的A图中，本发明是直接使用已压合或粘合有单面薄铜11的聚酰亚胺膜10做为本发明的基材，而无需如传统制程必须先对聚酰亚胺膜基材上附加阴极溅镀铜的步骤，故可免除薄铜金属需进行阴极溅镀所衍生的作业复杂性以及基材成本过于高昂的问题，而在图1的B图中，是于薄铜11上方进行压合第一干式薄膜13以及进行曝光/显影的步骤，以形成呈多数块状的第一干式薄膜13的型式，然后是如图1的C图所示，进行依序电镀形成电镀铜141、电镀镍142、电镀金143以及电镀镍144等多层式电镀层，经去除前述第一干式薄膜13后，即如图1的D图所示，其后，是如图1的E图所示，通过激光蚀刻方式对聚酰亚胺膜10底部进行蚀刻，而利用该薄铜11做为止挡层以及通过激光能量的控制，使聚酰亚胺膜10蚀刻形成多数未贯穿的孔洞12(此等孔洞是供后续电解电镀形成向下延伸的接点)，然后是如图1的F图所示，对上表面压合第二干式薄膜16以使前述位在上表面的各图形予以保护住，之后，再进行如图1的G图的对聚酰亚胺膜10的各孔洞12部位进行电解电镀的步骤(镀镍或镀铜)，而在各孔洞处填满以及外端呈外突型式的电解电镀接点17(形成此封装电路板的外接接点)，然后，是去除覆盖在上表面的第二干式薄膜16(如图1的H图)，之后，是如图1的I图、图1的J图所示，依序对底面覆盖一保护膜18，再进行第三干式薄膜19压合、曝光和显影的步骤，然后在图1的K图的步骤中，去除位在电镀层顶部的电镀镍144以及介于各电镀层之间的薄铜11，并进行如图1的L图的去除前述第三干式薄膜19以及保护膜18的步骤，最后，则是如图1的M图所示，对中央位置以及其他位置实施激光钻孔的步骤，以形成位在中央及外围位置的芯片安装孔22以及激光贯孔21，至此即完成封装电路板的制程，而安装芯片的方式，是如图1的N图所示，将整个封装电路板上下翻转，而由于位在芯片安装孔22位置侧边的多层电镀层大致形成一悬臂般，且图1的N图最下方位置的电镀层的表层位置是电镀金143的材料，因此即可直接经单点焊接技术，直接结合芯片40。
而本发明的另一实施例是如图2的A～N图所示，其间的差异处仅在图2的C图的电镀层的材料仅为依序电镀形成电镀镍145以及电镀金143两项材料而已，而在图2的K图中仅需蚀刻去除介于各电镀层之间的薄铜11即可，其余均相同，而上述两种制程均可达到相同的效果。
而本发明的第三实施例是如图3的A～O图所示，其与前述第一及第二实施例的差异处主要亦是在电镀层的材料方面，亦即在图3的C图中是电镀形成一电镀铜14以及一电镀镍15所构成的双层材料，而鉴于表层为电镀镍15的材料，则在图3的J图的实施第三干式薄膜的压合、曝光和显影的步骤中，是同时形成有覆盖在上层及下层位置的第三上层干式薄膜191及第三下层干式薄膜192，而在该第三上层干式薄膜191处是形成有缺口193，使其可在图3的K图的步骤中，对应于缺口193部位电镀形成镀金凸点20，经图3的L图的去除干式薄膜的步骤后，即在该图面近中央位置的电镀镍15表面处形成有向上突起的镀金凸点20，故而可如图3的O图所示，达到供芯片40各接点处进行单点焊接结合，此外，于图3的E图的蚀刻聚酰亚胺膜10形成孔洞12的步骤改变为采用化学蚀刻方式进行。
而其详细的制法步骤方面，如图3的A图中，本发明是直接使用已压合或粘合有单面薄铜11的聚酰亚胺膜10做为本发明的基材，而无需如传统制程必须先对聚酰亚胺膜基材上附加阴极溅镀铜的步骤，故可免除薄铜金属需进行阴极溅镀所衍生的作业复杂性以及基材成本过于高昂的问题，而在图3的B图中，是于薄铜11上方进行压合第一干式薄膜13以及进行曝光/显影的步骤，以形成呈多数块状第一干式薄膜13的型式，然后是如图3的C图所示，进行依序电镀形成一较厚的电镀铜14及电镀镍142的两层式电镀层，且该电镀层的高度约与第一干式薄膜13的高度相当，而经去除前述第一干式薄膜13后，即如图3的D图所示，其后，是如图3的E图所示，通过干式薄膜定义及蚀刻方式对聚酰亚胺膜10底部进行化学蚀刻，使聚酰亚胺膜10蚀刻形成多数未贯穿的孔洞12(此等孔洞是供后续电解电镀形成向下延伸的接点)，然后是如图3的F图所示对上表面压合第二干式薄膜16以使前述位在上表面的各图形予以保护住，之后，再进行如图3的G图的对聚酰亚胺膜10的各孔洞12部位进行电解电镀的步骤(镀镍或镀铜)，而在各孔洞处填满以及外端呈外突型式的电解电镀接点17(形成此封装电路板的外接接点)，然后，是去除覆盖在上表面的第二干式薄膜16(如图3的H图)，之后，是如图3的I图、J图所示，依序对底面进行覆盖一保护膜18及于上下表面同时压合第三上、下层干式薄膜191、192，经曝光/显影的步骤，则仅令第三上层干式薄膜191的接近中央处是形成缺口193，然后在图3的K图中，对缺口193处进行电镀金箔的步骤，而在该缺口位置形成镀金凸点20，其后，通过一道剥离该第三上、下层干式薄膜191、192(如图3的L图)的步骤之后，即进行如图3的M图所示，去除介于各电镀层之间的薄铜11，以使上表面各相邻的电镀铜14相互隔开，并如图3的N图所示，对中央位置以及其他位置实施激光钻孔的步骤，以形成位在中央及外围位置的芯片安装孔22以及激光贯孔21后，至此即完成封装电路板的制程，而安装芯片的方式，是如图3的O图所示，是在对应于芯片安装孔22上方两侧的镀金凸点20处直接经单点焊接技术，焊接芯片40于其上。

Claims (10)

1.一种制造集成电路封装电路板的方法，其特征在于包括下列步骤：
取用含有单面薄铜的聚酰亚胺膜为基材；
对基材上表面进行第一干式薄膜的压合、曝光和显影；
在第一干式薄膜未覆盖的上表面处依序进行电镀铜、电镀镍、电镀金以及电镀镍等多层电镀；
去除第一干式薄膜；
对基材的聚酰亚胺膜部位进行激光蚀刻，利用薄铜的阻挡以及激光能量的控制，以形成未贯通的孔洞图形；
在基材上表面压合第二干式薄膜，以保护上表面电镀层；
在聚酰亚胺膜的各孔洞实施电解电镀而形成填满各孔洞及略外突的电解电镀接点；
去除第二干式薄膜；
蚀刻位在介于各个多层电镀层之间呈外露的薄铜，而使相邻电镀层相互隔开，以及蚀刻去除位在多层电镀层表面的电镀镍层，而使电镀金层外露；及
对基材中央及需形成贯通的部位进行激光钻孔，以分别形成基材中央的芯片安装孔及外围的激光贯孔，以使芯片安装孔部位外围形成由多层电镀层所形成的接触悬臂，可供焊接结合芯片。
2.根据权利要求1所述的制造集成电路封装电路板的方法，其特征在于：该由多层电镀层所形成的接触悬臂是以单点焊接方式与芯片结合。
3.根据权利要求1所述的制造集成电路封装电路板的方法，其特征在于：该电解电镀接点是以镍或铜材料构成。
4.一种制造集成电路封装电路板的方法，其特征在于包括下列步骤：
取用含有单面薄铜的聚酰亚胺膜为基材；
对基材上表面进行第一干式薄膜的压合、曝光和显影；
在第一干式薄膜未覆盖的上表面处依序进行电镀镍、及电镀金的形成双层电镀层；
去除第一干式薄膜；
对基材的聚酰亚胺膜部位进行激光蚀刻，利用薄铜的阻挡以及激光能量的控制下，以形成未贯通的孔洞图形；
在基材上表面压合第二干式薄膜，以保护上表面电镀层；
在聚酰亚胺膜的各孔洞实施电解电镀而形成填满各孔洞及略外突的电解电镀接点；
去除第二干式薄膜；
蚀刻位在介于各个多层电镀层之间呈外露的薄铜，而使相邻电镀层相互隔开；及
对基材中央及需形成贯通的部位进行激光钻孔，以分别形成基材中央的芯片安装孔及外围的激光贯孔，以使芯片安装孔部位外围是形成由多层电镀层所形成的接触悬臂，可供焊接结合芯片。
5.根据权利要求4所述的制造集成电路封装电路板的方法，其特征在于：其中该由多层电镀层所形成的接触悬臂是以单点焊接方式与芯片结合。
6.根据权利要求4所述的制造集成电路封装电路板的方法，其特征在于：其中该电解电镀接点是以镍或铜材料构成。
7.一种制造集成电路封装电路板的方法，其特征在于包括下列步骤：
取用含有单面薄铜的聚酰亚胺膜为基材；
对基材上表面进行第一干式薄膜的压合、曝光和显影；
在未被第一干式薄膜覆盖的上表面处依序进行电镀铜及电镀镍而形成双层电镀层；
去除第一干式薄膜；
对基材的聚酰亚胺膜部位进行干式薄膜压合、曝光和显影，以蚀刻聚酰亚胺膜形成多数未贯通的孔洞图形；
在基材上表面压合第二干式薄膜，以保护上表面电镀层；
在聚酰亚胺膜的各孔洞实施电解电镀而形成填满各孔洞及略外突的电解电镀接点；
去除第二干式薄膜；
在上、下表面实施第三干式薄膜的压合、曝光和显影，而仅在上表面供安装芯片的相应位置形成缺口；
对该缺口位置电镀形成镀金凸点；
去除第三干式薄膜；
蚀刻位在介于各双层电镀层之间呈外露的薄铜，而使相邻电镀层相互隔开；及
对基材中央及需形成贯通的部位进行激光钻孔，以分别形成基材中央的芯片安装孔及外围的激光贯孔，以使芯片安装孔部位外围的电镀层上方是对应有镀金凸点，可供结合芯片。
8.根据权利要求7所述的制造集成电路封装电路板的方法，其特征在于：该电镀铜为一较高厚度的型态。
9.根据权利要求7所述的制造集成电路封装电路板的方法，其特征在于：该各镀金凸点是以单点焊接方式与芯片结合。
10.根据权利要求7所述的制造集成电路封装电路板的方法，其特征在于：该电解电镀接点是以镍或铜材料构成。
CN97117545A 1997-08-28 1997-08-28 制造集成电路封装电路板的方法 Expired - Fee Related CN1059982C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN97117545A CN1059982C (zh) 1997-08-28 1997-08-28 制造集成电路封装电路板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN97117545A CN1059982C (zh) 1997-08-28 1997-08-28 制造集成电路封装电路板的方法

Publications (2)

Publication Number Publication Date
CN1210363A CN1210363A (zh) 1999-03-10
CN1059982C true CN1059982C (zh) 2000-12-27

Family

ID=5174491

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97117545A Expired - Fee Related CN1059982C (zh) 1997-08-28 1997-08-28 制造集成电路封装电路板的方法

Country Status (1)

Country Link
CN (1) CN1059982C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100585022C (zh) * 2007-03-30 2010-01-27 富港电子（东莞）有限公司 一种电路板表面电镀金的方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100433954C (zh) * 2004-12-27 2008-11-12 淳华科技(昆山)有限公司 挠性多层印刷线路板导通孔选择性镀铜的工艺方法
CN100392852C (zh) * 2006-04-12 2008-06-04 江苏长电科技股份有限公司 电子元器件平面凸点式超薄封装基板及其制作方法
CN100392851C (zh) * 2006-04-12 2008-06-04 江苏长电科技股份有限公司 半导体元器件平面凸点式超薄封装基板及其制作方法
CN100591197C (zh) * 2008-08-13 2010-02-17 东莞生益电子有限公司 采用选择湿膜法制作分级、分段金手指板的方法
US20110056838A1 (en) * 2009-09-04 2011-03-10 Ibiden, Co., Ltd. Method of manufacturing printed wiring board
CN102281721B (zh) * 2011-05-20 2013-01-09 深圳市崇达电路技术股份有限公司 一种表面加压覆盖膜的印刷线路板生产方法
CN102723284B (zh) * 2012-06-09 2014-02-26 江苏长电科技股份有限公司 芯片正装单面三维线路先蚀后封制造方法及其封装结构
CN102723282B (zh) * 2012-06-09 2013-10-09 江苏长电科技股份有限公司 芯片正装双面三维线路先蚀后封制造方法及其封装结构
CN103582323B (zh) * 2012-07-20 2017-04-26 华为技术有限公司 一种多层pcb板线路图形的制作方法
CN103957668B (zh) * 2014-05-06 2016-10-05 东莞生益电子有限公司 电路板的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0559384A2 (en) * 1992-03-04 1993-09-08 AT&T Corp. Devices with tape automated bonding

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0559384A2 (en) * 1992-03-04 1993-09-08 AT&T Corp. Devices with tape automated bonding

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100585022C (zh) * 2007-03-30 2010-01-27 富港电子（东莞）有限公司 一种电路板表面电镀金的方法

Also Published As

Publication number Publication date
CN1210363A (zh) 1999-03-10

Similar Documents

Publication Publication Date Title
KR101376265B1 (ko) 배선 기판 및 그 제조 방법
US7185429B2 (en) Manufacture method of a flexible multilayer wiring board
US8181342B2 (en) Method for manufacturing a coreless packaging substrate
KR100346630B1 (ko) 리드프레임과그제조방법
US6580036B2 (en) Multi-layer printed circuit board and a BGA semiconductor package using the multi-layer printed circuit board
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
US7256495B2 (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
US8383950B1 (en) Metal etch stop fabrication method and structure
US20130243941A1 (en) Method of manufacturing coreless substrate having filled via pad
US20120279630A1 (en) Manufacturing method of circuit substrate
US20100096171A1 (en) Printed circuit board having round solder bump and method of manufacturing the same
JP2003297968A (ja) 半導体パッケージの製造方法
KR20080088403A (ko) 배선 기판의 제조 방법, 반도체 장치의 제조 방법 및 배선기판
JP2007311688A (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
US7435618B2 (en) Method to manufacture a coreless packaging substrate
US6465886B1 (en) Semiconductor device having circuit pattern and lands thereon
CN1059982C (zh) 制造集成电路封装电路板的方法
KR100339252B1 (ko) 땜납범프(bump)를갖춘반도체장치및그의제조방법
US7419850B2 (en) Method to manufacture a coreless packaging substrate
KR102881360B1 (ko) 인쇄회로기판 및 전자부품 패키지
US6913814B2 (en) Lamination process and structure of high layout density substrate
JP2004288711A (ja) 電子部品内蔵型多層基板
JP2007088476A (ja) キャビティを備えた基板の製造方法
CN1068710C (zh) 卷带自动焊接球阵式集成电路封装方法
JP4193479B2 (ja) 素子実装基板の製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee