JP2003297968A - 半導体パッケージの製造方法 - Google Patents

半導体パッケージの製造方法

Info

Publication number
JP2003297968A
JP2003297968A JP2002346956A JP2002346956A JP2003297968A JP 2003297968 A JP2003297968 A JP 2003297968A JP 2002346956 A JP2002346956 A JP 2002346956A JP 2002346956 A JP2002346956 A JP 2002346956A JP 2003297968 A JP2003297968 A JP 2003297968A
Authority
JP
Japan
Prior art keywords
forming
copper
coating layer
pattern
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002346956A
Other languages
English (en)
Other versions
JP3872422B2 (ja
Inventor
Yong Il Kim
キム，ヨン−イル
Sung Gue Lee
イ，スン−ゲ
Yu Seok Yang
ヤン，ユ−ソク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of JP2003297968A publication Critical patent/JP2003297968A/ja
Application granted granted Critical
Publication of JP3872422B2 publication Critical patent/JP3872422B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/401—Package configurations characterised by multiple insulating or insulated package substrates, interposers or RDLs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 半導体チップを配置するキャビティ内に銅メ
ッキされるのを防ぐ機械的構造や有機物の充填をなく
す。 【解決手段】 絶縁基板の上下面に形成された銅箔に銅
箔パターンを形成し、その銅箔パターンが形成された絶
縁基板の中央部を切削除去して開口部を形成することで
パターン形成板を製造する。少なくとも一つの形成板開
口部の周辺にボンディングパッド用パターンを形成す
る。そのボンディングパッド用パターンに銅以外の他の
金属材料により第１コーティング層を形成して、複数の
パターン形成板を夫々積層して積層体を形成する。その
積層体にスルーホールを切削形成し、スルーホールと第
１コーティング層に銅メッキを施して銅メッキ層を形成
する。第１コーティング層に形成された銅メッキ層を除
去した後、第１コーティング層に半導体チップを連結す
るための銅以外の他の金属材料により第２コーティング
層を形成して、ボンディングパッドを形成するボンディ
ングパッドを形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
を製造する方法に係るもので、詳しくは、基板を多層に
積層して形成するとき、半導体チップを収納するキャビ
ティ内表面に銅メッキが行われないようにマスキングす
る作業を排除することで、簡単に廉価な半導体パッケー
ジを製造し得る半導体パッケージの製造方法に関するも
のである。
【０００２】
【従来の技術】従来、ＰＰＧＡ ＰＫＧ（PLASTIC PIN
GRID ARRAY PACKAGE）、ＰＢＧＡ ＰＫＧ（PLASTIC BA
LL GRID ARRAY PACKAGE）及びＰＬＧＡ ＰＫＧ（PLAST
IC PINLAND GRID ARRAY PACKAGE）のような半導体パッ
ケージに利用される多層基板は、所定の回路パターンを
有する基板が多層に絶縁されて積層され、それら積層さ
れた基板は、スルーホールを通って各基板の回路パター
ン間に電気的に連結されている。
【０００３】例えば、ＰＰＧＡ ＰＫＧを製造するため
に積層された多層基板（laminatedmulti-layer substra
te）の製造方法である、特開平１０−２２３８００号
（ＵＳＰ６，０７４，５６７）に記載された半導体パッ
ケージの製造方法を図１４に示す。従来の多層基板の製
造方法は、図１４に示したように、中央に開口部を有す
る複数の内層基板２２０Ａを製造し、その開口部２２０
Ａに隣接して半導体チップに連結されるゴールドワイヤ
を付着するためのボディング部２１８を形成する。次い
で、各内層基板２２０Ａを積層して各開口部によりキャ
ビディ２１６が形成されるようにし、積層された内層基
板のキャビティをシールするように最上層に外層基板２
２０Ｂを積層する。すなわち、外層基板でキャビティを
覆うマスクとしている。
【０００４】次いで、このように製造された積層体にス
ルーホール２４５を穿孔形成し、そのスルーホールの内
側面に無電解銅メッキ被膜２４６及び電気分解銅メッキ
膜２４８を夫々形成した後、第１ニッケルメッキ膜２５
８を形成する。この時、キャビティ２１６内の内層基板
のボンディング部２１８には、外層基板でマスキングさ
れているため、メッキが行われない。
【０００５】このような状態で、積層体にエッチングに
より配線パターン形成工程を実施して、ソルダレジスト
Ｓ／Ｒを塗布し、内層基板の開口部に対応する外層基板
の所定部分をルータのような装備により切削除去するこ
とでキャビティ２１６及びボンディング部２１８を露出
させた後、それらボンディング部２１８及びスルーホー
ル２４５にニッケル金メッキ膜２５０を形成する。図
中、符号２２２は、接着剤を示したものである。
【０００６】
【特許文献１】 特開平１０−２２３８００号
【０００７】
【発明が解決しようとする課題】然るに、このような従
来の半導体パッケージの製造方法は、工程中に外層基板
を機械的に加工しなければならず工程が難しく、その工
程過程中に発生する衝撃やその他の影響によって、予め
形成された各回路パターンが損傷するおそれがあるとい
う不都合な点があった。
【０００８】又、スルーホールのような不必要な部分に
もニッケル金メッキ膜を形成するため、原価が上昇する
という不都合な点があった。
【０００９】さらに、このような問題点を解決するため
に、半導体パッケージを上側に開放させてキャビティが
形成されるように単位基板を夫々積層した後、マスキン
グのためにキャビティの内部を有機物質により充填し、
スルーホールの形成及びパターニングをした後、有機物
質を除去し、最終的に最下方側の単位基板を加工するこ
とで、キャビティ内部のボンディングパッドを保護しな
がらスルーホールを形成することもできる。しかし、こ
れも最終的には最下位の基板を機械的に加工しなければ
ならず、キャビティに充填された有機物質を除去して
も、有機物質を完全に除去することが容易でないため、
キャビティ内に各有機物質の一部が残留し、その残留し
た有機物質が、ボンディング部にニッケル金メッキ層を
形成する時、異質物と作用するため半導体パッケージの
品質に悪影響を及ぼすという不都合な点があった。
【００１０】本発明は、このような従来の課題に鑑みて
なされたもので、ボンディングパッドに最終的に形成さ
れるニッケル金メッキ層を利用して銅メッキを行うとき
に、マスクとして利用する部材を形成させてそれを機械
的加工したり、キャビティに有機物質を充填してそれを
除去する工程を省くことができる半導体パッケージの製
造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】このような目的を達成す
るため、本発明に係る半導体パッケージの製造方法は、
まず、絶縁基板の上／下面に形成された銅箔に銅箔パタ
ーンを形成し、銅箔パターンが形成された絶縁基板の中
央部を切削除去して開口部を形成することで複数のパタ
ーン形成板を製造する。その際、各パターン形成板中、
少なくとも一つの形成板開口部の周辺にボンディングパ
ッド用パターンを形成する。そのボンディングパッド用
パターンに銅以外の他の金属材料により第１コーティン
グ層として形成する。その後、複数のパターン形成板を
夫々積層して積層体を形成する。その積層体にスルーホ
ールを切削形成し、形成したスルーホールと第１コーテ
ィング層に銅メッキを施して銅メッキ層を形成する。第
１コーティング層に形成された銅メッキ層を切削除去し
た後、第１コーティング層に銅以外の他の金属材料によ
り第２コーティング層としてボンディングパッドを形成
する。
【００１２】
【発明の実施の形態】以下、本発明実施形態に係る半導
体パッケージの製造方法の実施の形態に対し、図面を用
いて説明する。先ず、本発明に係る銅箔パターン形成板
の製造工程においては、図１に示したように、先ず、絶
縁基板１の表面に銅箔２を形成する。この時、絶縁基板
１の上下面に銅箔が付着された銅箔積層板（copper cla
d laminate；ＣＣＬ）を使用することができる。次い
で、後述するキャビティを形成するために、絶縁基板１
の中央部を切削除去して開口部１Ａを形成し、絶縁基板
１の下面に形成された銅箔を通常のエッチングによりパ
ターニングして銅箔パターン３を形成することで銅箔パ
ターン形成板４を製造する。
【００１３】この時、開口部１Ａは、銅箔２を除去した
後に絶縁基板１を加工して除去するか、又は銅箔２と絶
縁基板１とを同時に切削加工することで除去しても良
い。又、絶縁基板１は、ガラスエポキシ、ガラスポリイ
ミド及びＢＴ樹脂（Bismaleimide triazine resine）の
ような電気的に絶縁性の樹脂材から形成される。
【００１４】上記した銅箔パターン形成板４の上面回路
パターンを１層回路パターンと称し、下面回路パターン
を２層回路パターンと称する。
【００１５】図２は、本実施形態に係る内部回路パター
ン形成板１０の製造工程を示した断面図で、内部回路パ
ターン形成板１０は、銅箔パターン形成板４とは別の基
板により製作される。
【００１６】即ち、図２に示したように、内部回路パタ
ーン形成板１０の製造工程は、絶縁基板１１の表面に銅
箔を被着し、その銅箔が被着された絶縁基板１１の中央
部を穿孔して開口部１１Ａを形成する。又、銅箔の表面
に銅メッキを施した後、通常のエッチングを施してパタ
ーニングすることで、銅箔パターン１２に銅メッキ層１
３が形成された内部回路パターン１４を形成する。
【００１７】この内部回路パターン形成板１０の上面回
路を３層回路パターンと称し、下面回路パターンを４層
回路パターンと称す。
【００１８】図３は、図２に示した内部回路パターン形
成板に第１ニッケル金メッキを施す工程を示した断面図
である。ニッケル金メッキはニッケルメッキ層と金メッ
キ層とからなる。図示したように、図２の状態に形成さ
せた基板１１の上／下面に、メッキ防止用ソルダレジス
ト２１を塗布する。その際、内部回路パターン形成板１
０開口部１１Ａの内側壁面と、基板上部面のボンディン
グパッド２３が形成される開口部１１Ａの周囲とには塗
布しない。即ち、後述する積層工程において接着力を向
上させるために、上面には熱硬化性のソルダレジストを
塗布し、下面には光硬化性のソルダレジストを塗布す
る。
【００１９】次いで、ソルダレジストが塗布されなかっ
た残りの部分に第１コーティング層としての第１ニッケ
ル金メッキ層２２を形成してボンディングパッド２３を
形成する。第１ニッケル金メッキ層２２は、無電解ニッ
ケル金メッキから形成される。即ち、ソルダレジストか
ら露出されている銅箔のみにニッケル金メッキを施し、
露出された絶縁材の表面及びソルダレジストが塗布され
た表面にはニッケル金メッキを行わない。又、ニッケル
金メッキは、銅箔を保護するために形成するので、ニッ
ケル金メッキ層２２の厚さは可能な限り薄くする。通
常、このニッケルメッキ層は０．３〜０．７μｍ、金メ
ッキ層は０．３μｍ以下に形成して総厚さを１μｍ以下
に無電解ニッケル金メッキを施す。
【００２０】本実施形態においては、ニッケル金メッキ
層を形成したが、これに限定されず、表面に銅メッキが
可能で、その銅メッキ後にそれを除去するためのエッチ
ングの時に除去されない金属材料なら何でもよい。
【００２１】次いで、他の一つの基板を準備し、内部回
路パターン形成板１０と同様な工程を施して、図３に示
したものを作成して、その後、図４に示したように、内
部回路パターン形成板１０の下側面に塗布されたソルダ
レジスト２１を除去して、下部回路パターン形成板３０
を製造する。
【００２２】この時、下部回路パターン形成板３０の上
面には熱硬化性のソルダレジストを塗布し、下面には光
硬化性のソルダレジストを塗布して、光硬化性のソルダ
レジストを除去するようにすることもできる。この時、
下部回路パターン形成板３０の上面回路を５層回路パタ
ーンと称し、下面回路パターンを６層回路パターンと称
する。
【００２３】次いで、このように製造された各銅箔パタ
ーン形成板４、内部回路パターン形成板１０及び下部回
路パターン形成板３０を、各開口部１Ａ、１１Ａ、３０
Ａの中心を一致させて順次積層する。このとき、それら
層間にシート状態のプレプレグ材３１を介在させた後、
熱を加えて加圧すると、プレプレグ材３１が溶融されて
各板体が接着され、図５に示したように、内側にキャビ
ティＣを有する積層体４０が形成される。
【００２４】このとき、各板体４、１０、３０間のソル
ダレジスト２１を完全に除去することなく積層したが、
ソルダレジスト２１を除去した後にプレプレグ材を介在
して積層することもできる。又、各銅箔パターン形成板
４、内部回路パターン形成板１０及び下部回路パターン
形成板３０を夫々積層させるために、プレプレグ材の代
りに接着テープを使用することもできる。
【００２５】このような方法により積層される積層体４
０の銅箔パターン形成板４、内部回路パターン形成板１
０及び下部回路パターン形成板３０の各開口部１Ａ、１
１Ａ、３０Ａは、その大きさがそれぞれ異なっており、
上方側に位置する銅箔パターン形成板４の開口部１Ａの
大きさを最大にし、最下方側に位置される下部回路パタ
ーン形成板３０の開口部３０Ａの大きさが最小になるよ
うにする。
【００２６】このように製造された積層体４０に、ドリ
ルを利用して垂直方向にスルーホール４１を穿孔形成す
る。そのスルーホール４１は、各板体４、１０、３０の
各内部回路パターン１４を貫通させて穿孔形成する。こ
のように、スルーホール４１が形成された積層体４０に
銅メッキを施すと、図６に示したように、銅箔パターン
形成板４の上面、下部回路パターン形成板３０の下面及
びそれぞれの開口部で露出されている表面に銅メッキ層
４２が夫々形成されると共に、スルーホール４１の内側
壁にも銅メッキ層４２が形成される。したがって、各内
部回路パターン１４を電気的に連結したスルーホール４
３が形成される。即ち、１層回路パターン、６層回路パ
ターン、キャビティＣの内部の絶縁材１の表面、ニッケ
ル金メッキ層２２の表面及びスルーホール４３の内部に
全て銅メッキ層４２が形成される。その後、スルーホー
ル４３の内側を導電性ペースト及び樹脂のような充填材
４４により充填し、その後、１層回路パターン及び６層
回路パターンから突出された充填材４４をブラッシュを
利用して除去する。
【００２７】そして、このように構成された積層体にソ
ルダレジストを塗布するが、その工程においては、図７
に示したように、積層体４０上面の１層回路パターン及
び下面の６層回路パターンにソルダレジスト５１を塗布
する。その際、後述するエッチング工程中、キャビティ
Ｃの内部の銅メッキ層４２を除去するために、キャビテ
ィＣの内部とキャビティ周縁部にはソルダレジスト５１
を塗布しない。
【００２８】次いで、積層体４０の下面（６層回路パタ
ーン）のソルダレジスト５１を部分的に除去してウィン
ドウ５２を形成する。このような状態で、積層体４０を
エッチング液に漬して所定時間経過すると、ソルダレジ
スト５１が塗布されない部分の銅メッキ層４２は全て除
去される。したがって、積層体４０の上下面の銅メッキ
層４２にパターンが形成され、外部回路パターン６１と
なる。
【００２９】次いで、ソルダレジスト５１を除去する
と、図８に示したように、積層体４０の上／下面に夫々
スルーホール４３に連結された外部回路パターン６１が
外面に露出され、キャビティＣの内部には、ニッケル金
メッキ層２２が露出される。
【００３０】次いで、図９に示したように、積層体４０
の上面に形成された外部回路パターン６１に金メッキレ
ジスト６３を塗布し、外部回路パターン６１の一部が露
出されるようにウィンドウ６２を形成する。この時、ウ
ィンドウ６２は、後に別途の印刷回路基板と接続される
ソルダボールを形成するためのボールパッドになる。
【００３１】積層体４０の下面にも金メッキレジスト６
４を形成させるが、このレジスト６４は、熱硬化性のレ
ジスト６４を塗布する。この塗布される熱硬化性のレジ
スト６４は、後述するヒートシンクを付着する時の接着
性を向上させるものを使用する。
【００３２】次いで、図１０に示したように、ニッケル
金メッキを施して積層体４０の上面に形成されたウィン
ドウ６２の部位及びキャビティＣの内側壁面の第１ニッ
ケル金メッキ層２２から成るボンディングパッド２３の
表面に第２コーティング層としての第２ニッケル金メッ
キ層６５を形成する。
【００３３】次いで、図１１に示したように、積層体４
０の上面に塗布されている金メッキレジスト６３を除去
すると、後述の工程でソルダボールが付着されるボール
パッド７１が形成される。これで多層基板８０の形成工
程が終了する。
【００３４】第２ニッケル金メッキ層６５の厚さは、第
１ニッケル金メッキ層２２より厚く形成するか、又は半
導体パッケージに要求されるニッケル金メッキ層の厚さ
によって適切に調整することができる。
【００３５】このように製作された多層基板８０は、購
買者の要求によって、図１２に示したように、多層基板
８０上面の回路を保護するレジスト６６を塗布した後、
ボールパッド７１の上面に外部と連結端子の役割を行う
ソルダボール８１を形成し、多層基板８０の下面に接着
剤８２を利用して金属板チェーンヒートシンク８３を付
着させる。これによって、パッケージを組立てるための
サブ組立体状の多層基板１００とすることができる。
【００３６】又、このようにサブ組立体として購買者に
供給された多層基板１００は、図１３に示したように、
キャビティＣ内側のヒートシンク８３上面に半導体チッ
プ１０１を取り付け、その半導体チップ１０１及び各ボ
ンディングパッド２３をゴールドワイヤー１０２により
夫々連結し、キャビティＣを充填材により充填すること
で、半導体パッケージＰの製造を終了する。
【００３７】
【発明の効果】以上説明したように、本発明に係る半導
体パッケージの製造方法は、最終にはボンディングパッ
ドとされるニッケル金メッキ層を、銅メッキを施す時の
マスクに使用することで、従来マスクに利用される基板
の機械的加工と有機物質の除去工程とが省かれるため、
機械的加工の困難性及び異質物の発生により発生する不
良品を解消し得るという効果がある。
【図面の簡単な説明】
【図１】 本発明実施形態に係る銅箔パターン形成板の
製造工程を示した断面図である。
【図２】 本実施形態に係る内部回路パターン形成板の
製造工程を示した断面図である。
【図３】 図２に示した内部回路パターン形成板に第１
ニッケル金メッキを施す工程を示した断面図である。
【図４】 本実施形態に係る下部回路パターン形成板の
製造工程を示した断面図である。
【図５】 本実施形態に係る積層体を形成する工程を示
した断面図である。
【図６】 本実施形態に係る積層体にソルダレジストを
形成する工程を示した断面図である。
【図７】 本実施形態に係る積層体にソルダレジストを
塗布する工程を示した断面図である。
【図８】 本実施形態に係る銅メッキ層を除去する工程
を示した断面図である。
【図９】 本実施形態に係るボーリングパッドを形成す
る工程を示した断面図である。
【図１０】 本実施形態に係る第２ニッケル金メッキの
工程を示した断面図である。
【図１１】 本実施形態に係るボールパッドを形成する
工程を示した断面図である。
【図１２】 本実施形態に係るソルダレジストを塗布す
る工程及びヒートシンクを付着する工程を示した断面図
である。
【図１３】 本実施形態の製造工程によって完成された
半導体パッケージを示したを示した断面図である。
【図１４】 従来の半導体パッケージを示した部分断面
図である。
【符号の説明】
１、１１：絶縁基板 ２：銅箔 ３、１２：銅箔パターン ４：銅箔パターン形
成板 １０：内部回路形成板 １３：銅メッキ層 １４：内部回路パターン ２１：ソルダレジス
ト ２２：第１ニッケル金メッキ層 ２３：ボンディング
パッド ３０：下部回路パターン形成板 ３１：プリプレッグ ４０：積層体 ４１、４３：スルー
ホール ４２：銅メッキ層 ６１：外部回路パタ
ーン ６５：第２ニッケル金メッキ層 ７１：ボールパッド ８１：ソルダボール ８３：ヒートシンク １０１：半導体チップ Ｃ：キャビティ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 イ，スン−ゲ 大韓民国・キョンギ−ド・ハソン−クン・ テアン−ウプ・バンウォル−リ・シンヨン トン ヒュンデ アパートメント 301− 1201 (72)発明者 ヤン，ユ−ソク 大韓民国・ソウル・グアナック−ク・シン リン−12ドン・598−164

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 絶縁基板の上下面に形成された銅箔に銅
    箔パターンを形成し、その銅箔パターンが形成された絶
    縁基板の中央部を切削して開口部を形成することで複数
    のパターン形成板を製造する工程と、 前記各パターン形成板中、少なくとも一つのパターン形
    成板の開口部の周辺にボンディングパッド用パターンを
    形成するように、銅以外の他の金属材料により第１コー
    ティング層を形成する工程と、 前記複数のパターン形成板を夫々積層して積層体を形成
    する工程と、 その積層体にスルーホールを切削形成し、前記スルーホ
    ール及び前記第１コーティング層に銅メッキ層を形成す
    る銅メッキを施すスルーホール形成工程と、 前記第１コーティング層に形成された銅メッキ層を除去
    した後、連結線で半導体チップを連結するためのボンデ
    ィングパッドを、前記第１コーティング層に銅以外の他
    の金属材料により第２コーティング層として形成するボ
    ンディングパッド形成工程とを備えることを特徴とする
    半導体パッケージの製造方法。
  2. 【請求項２】 前記絶縁基板は、ガラスエポキシ、ガラ
    スポリイミド及びＢＴ樹脂中何れか一つであることを特
    徴とする請求項１記載の半導体パッケージの製造方法。
  3. 【請求項３】 前記複数のパターン形成板は、開口部の
    大きさが夫々異なることを特徴とする請求項１記載の半
    導体パッケージの製造方法。
  4. 【請求項４】 前記第１コーティング層は、ニッケル金
    メッキ層であることを特徴とする請求項１記載の半導体
    パッケージの製造方法。
  5. 【請求項５】 前記ニッケル金メッキ層は、厚さが１μ
    ｍ以下に形成されることを特徴とする請求項４記載の多
    層基板のパッド形成方法。
  6. 【請求項６】 前記積層体は、前記各形成板の開口部が
    上方側に至るほど大きく形成されることを特徴とする請
    求項１記載の半導体パッケージの製造方法。
  7. 【請求項７】 前記スルーホールには、導電性ペースト
    及び樹脂材料中、何れか一つの充填材が充填されること
    を特徴とする請求項１記載の半導体パッケージの製造方
    法。
  8. 【請求項８】 前記第２コーティング層は、ニッケル金
    メッキ層であることを特徴とする請求項１記載の半導体
    パッケージの製造方法。
  9. 【請求項９】 内外面部に複数の回路パターンが多段に
    形成されて、半導体チップが装着されるキャビティが形
    成され、そのキャビティには、半導体に連結するための
    ボンディングパッド用回路パターンが形成された半導体
    パッケージの製造方法であって、 前記ボンディングパッド用回路パターンに銅以外の他の
    金属材料によりコーティング層を形成した後に銅メッキ
    を施すことで、複数の回路パターンが電気的に連結され
    ることを特徴とする半導体パッケージの製造方法。
  10. 【請求項１０】 前記コーティング層に形成された銅メ
    ッキを除去した後、追加して同一金属材料によりコーテ
    ィング層を形成することを特徴とする請求項９記載の半
    導体パッケージの製造方法。
  11. 【請求項１１】 絶縁基板の上下面に形成された銅箔に
    銅箔パターンを形成し、その銅箔パターンが形成された
    絶縁基板の中央部を切削除去して開口部を形成したパタ
    ーン形成板を複数製造する工程と、 それらパターン形成板中、少なくとも一つの形成板開口
    部の周辺にボンディングパッド用パターンを銅以外の他
    の金属材料により第１コーティング層として形成する工
    程と、 前記複数のパターン形成板を夫々積層して積層体を形成
    する工程と、 その積層体にスルーホールを切削形成し、そのスルーホ
    ールと前記第１コーティング層に銅メッキを施して銅メ
    ッキ層を形成するスルーホール形成工程と、 前記第１コーティング層に形成された銅メッキ層を除去
    した後、連結線で半導体チップを連結するためのボンデ
    ィングパッドを、前記第１コーティング層に銅以外の他
    の金属材料により第２コーティング層として形成する工
    程と、 前記キャビティに半導体チップを装着して、前記半導体
    チップ及び前記ボンディングパッドを夫々連結線により
    連結した後、前記キャビティを充填材により充填する工
    程とを備えることを特徴とする半導体パッケージの製造
    方法。
JP2002346956A 2001-12-18 2002-11-29 半導体パッケージの製造方法 Expired - Fee Related JP3872422B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2001-80826 2001-12-18
KR10-2001-0080826A KR100430001B1 (ko) 2001-12-18 2001-12-18 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법

Publications (2)

Publication Number Publication Date
JP2003297968A true JP2003297968A (ja) 2003-10-17
JP3872422B2 JP3872422B2 (ja) 2007-01-24

Family

ID=19717196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002346956A Expired - Fee Related JP3872422B2 (ja) 2001-12-18 2002-11-29 半導体パッケージの製造方法

Country Status (5)

Country Link
US (2) US6706564B2 (ja)
JP (1) JP3872422B2 (ja)
KR (1) KR100430001B1 (ja)
CN (1) CN1327499C (ja)
TW (1) TW571371B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005217079A (ja) * 2004-01-28 2005-08-11 Kyocera Corp 半導体素子収納用パッケージおよびその製造方法

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6833619B1 (en) * 2003-04-28 2004-12-21 Amkor Technology, Inc. Thin profile semiconductor package which reduces warpage and damage during laser markings
DE10339770B4 (de) * 2003-08-27 2007-08-30 Infineon Technologies Ag Verfahren zum Herstellen einer FBGA-Anordnung
DE10348620A1 (de) * 2003-10-15 2005-06-02 Infineon Technologies Ag Halbleitermodul mit Gehäusedurchkontakten
US20050270748A1 (en) * 2003-12-16 2005-12-08 Phoenix Precision Technology Corporation Substrate structure integrated with passive components
TWI232608B (en) * 2004-03-26 2005-05-11 Nan Ya Printed Circuit Board Flat panel direct methanol fuel cell and method of making the same
KR101187403B1 (ko) * 2004-06-02 2012-10-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
US7008820B2 (en) * 2004-06-10 2006-03-07 St Assembly Test Services Ltd. Chip scale package with open substrate
EP1800348A4 (en) * 2004-08-23 2015-09-16 Semiconductor Energy Lab Wireless chip and manufacturing method thereof
JP2006073651A (ja) * 2004-08-31 2006-03-16 Fujitsu Ltd 半導体装置
TWI253161B (en) * 2004-09-10 2006-04-11 Via Tech Inc Chip carrier and chip package structure thereof
US20060081970A1 (en) * 2004-10-19 2006-04-20 Wu Yuang C Memory card module with an inlay design
US20080024998A1 (en) * 2005-07-20 2008-01-31 Shih-Ping Hsu Substrate structure integrated with passive components
US20080023821A1 (en) * 2005-07-20 2008-01-31 Shih-Ping Hsu Substrate structure integrated with passive components
KR100663549B1 (ko) * 2005-12-21 2007-01-02 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR100743020B1 (ko) * 2006-09-19 2007-07-26 삼성전기주식회사 패키지용 인쇄회로기판 및 그 제조방법
TWI304719B (en) * 2006-10-25 2008-12-21 Phoenix Prec Technology Corp Circuit board structure having embedded compacitor and fabrication method thereof
TWI352406B (en) * 2006-11-16 2011-11-11 Nan Ya Printed Circuit Board Corp Embedded chip package with improved heat dissipati
EP1970952A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1970951A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1976001A3 (en) * 2007-03-26 2012-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP1976000A3 (en) * 2007-03-26 2009-05-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2001047A1 (en) * 2007-06-07 2008-12-10 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
EP2019425A1 (en) * 2007-07-27 2009-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5248240B2 (ja) * 2007-08-30 2013-07-31 株式会社半導体エネルギー研究所 半導体装置
WO2009031482A1 (en) 2007-09-07 2009-03-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN101460018B (zh) * 2007-12-14 2011-02-16 华为技术有限公司 一种印制电路板及其制造方法、射频装置
KR100890217B1 (ko) 2007-12-20 2009-03-25 삼성전기주식회사 기판 제조방법
JP5301299B2 (ja) * 2008-01-31 2013-09-25 株式会社半導体エネルギー研究所 半導体装置
JP2009205669A (ja) * 2008-01-31 2009-09-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP5376961B2 (ja) * 2008-02-01 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
US8049292B2 (en) 2008-03-27 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2009131132A1 (en) 2008-04-25 2009-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2009139282A1 (en) 2008-05-12 2009-11-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
EP2297778A1 (en) * 2008-05-23 2011-03-23 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
WO2009142310A1 (en) * 2008-05-23 2009-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20110027760A (ko) * 2008-06-06 2011-03-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US8053253B2 (en) * 2008-06-06 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5248412B2 (ja) * 2008-06-06 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8044499B2 (en) * 2008-06-10 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Wiring substrate, manufacturing method thereof, semiconductor device, and manufacturing method thereof
JP5473413B2 (ja) * 2008-06-20 2014-04-16 株式会社半導体エネルギー研究所 配線基板の作製方法、アンテナの作製方法及び半導体装置の作製方法
US8563397B2 (en) * 2008-07-09 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5358324B2 (ja) * 2008-07-10 2013-12-04 株式会社半導体エネルギー研究所 電子ペーパー
TWI475282B (zh) * 2008-07-10 2015-03-01 Semiconductor Energy Lab 液晶顯示裝置和其製造方法
KR101925772B1 (ko) 2008-07-10 2018-12-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
JP2010041040A (ja) * 2008-07-10 2010-02-18 Semiconductor Energy Lab Co Ltd 光電変換装置および光電変換装置の製造方法
JP5216716B2 (ja) 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP2010073767A (ja) * 2008-09-17 2010-04-02 Jtekt Corp 多層回路基板
WO2010032611A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2010035627A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2010038599A1 (en) * 2008-10-01 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5583951B2 (ja) 2008-11-11 2014-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI389228B (zh) * 2009-01-23 2013-03-11 億光電子工業股份有限公司 電子元件
CN102405692A (zh) * 2009-04-02 2012-04-04 松下电器产业株式会社 电路基板的控制方法及电路基板
WO2010140539A1 (en) * 2009-06-05 2010-12-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for manufacturing the same
CN102460721B (zh) * 2009-06-05 2015-07-01 株式会社半导体能源研究所 光电转换装置及其制造方法
KR101732397B1 (ko) * 2009-06-05 2017-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광전 변환 장치 및 그의 제작 방법
KR101070098B1 (ko) * 2009-09-15 2011-10-04 삼성전기주식회사 인쇄회로기판 및 그의 제조 방법
KR101563630B1 (ko) * 2009-09-17 2015-10-28 에스케이하이닉스 주식회사 반도체 패키지
JP5719560B2 (ja) * 2009-10-21 2015-05-20 株式会社半導体エネルギー研究所 端子構造の作製方法
KR20110085481A (ko) * 2010-01-20 2011-07-27 삼성전자주식회사 적층 반도체 패키지
TWI513385B (zh) * 2010-02-12 2015-12-11 Lg Innotek Co Ltd 具有孔洞的印刷電路板及其製造方法
US8703546B2 (en) * 2010-05-20 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Activation treatments in plating processes
CN102905470B (zh) * 2011-07-28 2015-07-29 景硕科技股份有限公司 电路载板的散热结构的成型方法
US8312624B1 (en) * 2011-11-24 2012-11-20 Kinsus Interconnect Technology Corp. Method for manufacturing a heat dissipation structure of a printed circuit board
TWI523587B (zh) * 2012-12-14 2016-02-21 相互股份有限公司 封裝基板與電子組裝體
US10182494B1 (en) * 2017-09-07 2019-01-15 Flex Ltd. Landless via concept
CN107734839A (zh) * 2017-11-21 2018-02-23 生益电子股份有限公司 一种pcb
CN107896422A (zh) * 2017-11-21 2018-04-10 生益电子股份有限公司 一种快速散热的pcb

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05167218A (ja) * 1991-12-17 1993-07-02 Oki Electric Ind Co Ltd 電力増幅器の実装構造
JPH0897560A (ja) * 1994-09-27 1996-04-12 Matsushita Electric Works Ltd 多層プリント配線板の製造方法
US5804422A (en) * 1995-09-20 1998-09-08 Shinko Electric Industries Co., Ltd. Process for producing a semiconductor package
JPH09246724A (ja) * 1996-03-04 1997-09-19 Hitachi Chem Co Ltd 多層プリント配線板の製造方法
JPH09266268A (ja) * 1996-03-28 1997-10-07 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置のパッケージ
KR100222295B1 (ko) * 1996-10-05 1999-10-01 윤종용 고방열 패키지용 인쇄 배선 기판의 제조 방법
JPH10223800A (ja) * 1997-02-12 1998-08-21 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法
KR100243023B1 (ko) * 1997-09-26 2000-02-01 김영환 반도체 패키지와 그 제조방법 및 그 적층방법
KR100393271B1 (ko) * 1997-11-19 2003-07-31 이비덴 가부시키가이샤 다층 전자부품탑재용 기판의 제조 방법
KR100303393B1 (ko) * 1998-11-16 2001-09-24 마이클 디. 오브라이언 반도체패키지의 회로기판 구조 및 그 제조방법
KR100298897B1 (ko) * 1998-12-23 2001-09-22 이형도 인쇄회로기판제조방법
KR20030010887A (ko) * 2001-07-27 2003-02-06 삼성전기주식회사 비지에이 기판의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005217079A (ja) * 2004-01-28 2005-08-11 Kyocera Corp 半導体素子収納用パッケージおよびその製造方法

Also Published As

Publication number Publication date
KR100430001B1 (ko) 2004-05-03
US20030113955A1 (en) 2003-06-19
CN1428829A (zh) 2003-07-09
CN1327499C (zh) 2007-07-18
US7049178B2 (en) 2006-05-23
JP3872422B2 (ja) 2007-01-24
KR20030050400A (ko) 2003-06-25
US20040135246A1 (en) 2004-07-15
TW571371B (en) 2004-01-11
US6706564B2 (en) 2004-03-16

Similar Documents

Publication Publication Date Title
JP2003297968A (ja) 半導体パッケージの製造方法
US8181342B2 (en) Method for manufacturing a coreless packaging substrate
US5744758A (en) Multilayer circuit board and process of production thereof
JP3297879B2 (ja) 連続して形成した集積回路パッケージ
CN1329968C (zh) 利用无引线电镀工艺制造的封装基片及其制造方法
US5689091A (en) Multi-layer substrate structure
CN100481357C (zh) 制造具有凹腔的基板的方法
US20040150080A1 (en) Package substrate for electrolytic leadless plating and manufacturing method thereof
US20080122079A1 (en) Package substrate and manufacturing method thereof
CN100521124C (zh) 承载器及其制造方法
WO1997022146A1 (en) Semiconductor package with multilayered circuit and semiconductor device
TWI890739B (zh) 半導體封裝
JP4171499B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
KR100257926B1 (ko) 회로기판형성용다층필름 및 이를 사용한 다층회로기판 및 반도체장치용패키지
JP2016063130A (ja) プリント配線板および半導体パッケージ
CN103681359A (zh) 层叠封装结构及其制作方法
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
JP2003318327A (ja) プリント配線板および積層パッケージ
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP4170266B2 (ja) 配線基板の製造方法
CN1059982C (zh) 制造集成电路封装电路板的方法
JPH098175A (ja) 多層プリント基板のボンディング用棚形成方法
JP4638657B2 (ja) 電子部品内蔵型多層基板
JP2007088477A (ja) キャビティを備えた基板の製造方法
JP4549693B2 (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041020

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050406

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050411

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20050513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060824

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061019

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091027

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101027

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111027

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111027

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313114

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111027

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111027

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121027

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131027

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees