CN106922200A - N沟道氮化镓晶体管 - Google Patents

N沟道氮化镓晶体管 Download PDF

Info

Publication number
CN106922200A
CN106922200A CN201480083467.5A CN201480083467A CN106922200A CN 106922200 A CN106922200 A CN 106922200A CN 201480083467 A CN201480083467 A CN 201480083467A CN 106922200 A CN106922200 A CN 106922200A
Authority
CN
China
Prior art keywords
layer
gallium nitride
gate
gate electrode
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480083467.5A
Other languages
English (en)
Other versions
CN106922200B (zh
Inventor
H·W·田
S·达斯古普塔
M·拉多萨夫列维奇
S·K·加德纳
S·H·宋
R·S·周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN106922200A publication Critical patent/CN106922200A/zh
Application granted granted Critical
Publication of CN106922200B publication Critical patent/CN106922200B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本说明书涉及包括凹陷的栅极电极的n沟道氮化镓晶体管，其中在栅极电极与氮化镓层之间的极化层小于大约1nm。在另外的实施例中，n沟道氮化镓晶体管可以具有非对称配置，其中栅极至漏极长度大于栅极至源极长度。在另一实施例中，当与使用基于硅的晶体管的无线功率/充电设备相比时，为了提高的效率、更长的传输距离和更小的形状因子，可以在无线功率/充电设备中利用n沟道氮化镓晶体管。

Description

N沟道氮化镓晶体管
技术领域
本说明书的实施例总体上涉及微电子设备领域，且更具体而言，涉及形成n沟道氮化镓晶体管及其在无线功率/充电设备中的使用。
背景技术
微电子工业不断地努力生产用于在各种电子产品——包括但不限于计算机服务器产品和便携式产品(例如膝上型/上网本计算机、电子平板计算机、智能电话、数字相机等)——中使用的越来越快和越来越小的微电子封装。实现这些目标的一个途径是制造片上系统(SoC)设备，其中电子系统的所有部件被制造在单个芯片上。在这样的SoC设备中，功率管理集成电路(PMIC)和射频集成电路(RFIC)是重要的功能块，并且在确定这样的SoC设备的功率效率和形状因子时与逻辑和存储器集成电路一样重要。而且，对于给移动设备无线地供电和/或充电有不断增长的需求。对于采用硅功率金属半导体场效应晶体管(MOSFET)的无线功率/充电设备的解决方案已经在市场上出现。然而，这些硅功率MOSFET由于它们的高导通状态电阻和大电容而需要相当大的功率并消耗可观的功率，其否则可以以无线传输的方式用于给移动设备供电和/或充电。因此，正在有不断的努力以按比例缩小和/或提高这样的无线功率/充电设备的效率。
附图说明
在本说明书的结尾部分中特别指出并明确主张本公开的主题。根据结合附图进行的以下描述和所附权利要求，本公开的前述和其它特征将变得更显而易见。应理解的是，附图仅示出根据本公开的几个实施例，且因此不应被视为限制其范围。将通过附图的使用以额外的特殊性和细节来描述本公开，从而可以更容易确定本公开的优点，其中：
图1是根据本说明书的实施例的氮化镓晶体管的侧截面图。
图2-13是根据本说明书的实施例的非对称n沟道氮化镓晶体管的制造的侧截面图。
图14是根据本说明书的实施例的制造非对称n沟道氮化镓晶体管的过程的流程图。
图15和16是根据本说明书的实施例的无线功率/充电设备的示意图。
具体实施方式
在以下的详细描述中，参考以例示方式示出特定实施例的附图，可以在所述实施例中实施所要求保护的主题。足够详细地描述这些实施例以使本领域技术人员能够实施主题。应理解的是，各种实施例虽然是不同的，但不一定是相互排斥的。例如，在本文中结合一个实施例描述述的特定特证、结构或特性可以在其它实施例中实施，而不偏离所要求保护的主题的精神和范围。在本说明书中提及“一个实施例”或“实施例”意指在本说明书中包含的至少一个实施方式中包括结合实施例描述的特定特征、结构或特性。因此，短语“一个实施例”或“在实施例中”的使用并不一定指同一实施例。此外，应理解的是，可以修改每个所公开的实施例中的单独元件的位置或布置，而不偏离所要求保护的主题的精神和范围。因此，以下的详细描述不应被理解为是限制性的，并且主题的范围仅由被适当解释的所附权利要求连同所附权利要求享有的等同物的全部范围来限定。在附图中，相似的附图标记在全部几个示图中表示相同或相似的元件或功能，并且在其中示出的元件不一定彼此按比例，更确切地，单独的元件可以放大或减小，以便更容易在本说明书的上下文中理解元件。
如在本文中使用的术语“在…之上”、“到”、“在…之间”和“在…上”可以指一层相对于另一层的相对位置。另一层“之上”或另一层“上”或结合“到”另一层的一层可以与另一层直接接触或可以具有一个或多个中间层。层“之间”的一层可以与那些层直接接触或可以具有一个或多个中间层。
本说明书的实施例涉及包括凹陷的栅极电极的n沟道氮化镓晶体管，其中栅极电极与氮化镓层之间的极化层小于大约1nm。在另外的实施例中，n沟道氮化镓晶体管可以具有非对称配置，其中栅极至漏极长度大于栅极至源极长度。在另一实施例中，当与使用基于硅的晶体管的无线功率/充电设备相比时为了提高的效率、更长的传输距离和更小的形状因子，可以在无线功率/充电设备中利用n沟道氮化镓晶体管。
图1示出根据本说明书的实施例的n沟道氮化镓晶体管100。n沟道氮化镓晶体管100可以包括氮化镓层102，其具有形成在其中的源极结构104和相对的漏极结构106。可以在源极结构104和漏极结构106之间延伸的氮化镓层102(晶体管宽度W)上形成电荷诱导层108，这在氮化镓层102内形成2D电子气(用虚线112示出)。在一个实施例中，电荷诱导层108可以包括形成在晶体过渡层116上的极化层114，其中晶体过渡层116邻接氮化镓层102。极化层114可以具有形成2D电子气112的三元晶体结构，但可以抑制氮化镓层102的二元晶体结构内的电子迁移率。因此，晶体过渡层116可以是用作极化层114与氮化镓层102之间的过渡的二元晶体结构。应理解的是，虽然电荷诱导层108被示为具有两层(即极化层114和晶体过渡层116)，但是其可以被制造为单层(即仅极化层114)或具有两个以上的层。
在一个实施例中，n沟道氮化镓晶体管100为增强模式晶体管。因此，如图1所示，可以去除极化层114的一部分，紧接着形成在栅极电极122的期望位置上的凹槽120以中断2D电子气112，使得其不延伸穿过n沟道氮化镓晶体管100的栅极长度Lg，以实现增强模式操作。
如所示出的，可以在极化层114之上形成栅极电介质层118，并且可以在栅极电介质层118上形成栅极电极122，使得栅极电介质层118将栅极电极122与极化层114电隔离。此外，源极接触部124和漏极接触部126可以分别形成在源极结构104和漏极结构106上，并且可以用于通过互连结构(未示出)的形成来与外部部件(未示出)形成电连接，如本领域技术人员将理解的。
如在图1中进一步示出的，n沟道氮化镓晶体管100可以包括栅极至漏极长度LGD(即从栅极至漏极结构106)和栅极至源极长度LGS(即从栅极至源极结构104)。在一个实施例中，栅极至漏极长度LGD的范围可以从大约120nm到大约400nm。在另一实施例中，栅极至源极长度LGS的范围可以从大约5nm到大约400nm。在又一实施例中，栅极长度LG的范围可以从大约20nm到大约500nm。在一个实施例中，n沟道氮化镓晶体管100可以具有非对称结构，其中栅极至漏极长度LGD(即从栅极至漏极结构106)大于栅极至源极长度LGS(即从栅极至源极结构104)，这将使跨栅极至源极长度LGS之间的电阻最小化，如本领域技术人员将理解的。
极化层114可以包括但不限于氮化铝镓、氮化铝铟和氮化铟镓。在一个实施例中，极化层114是Al0.83In0.17N。在一个实施例中，极化层114可以在栅极至漏极长度LGD区域之上和在栅极至源极长度LGS区域之上具有大约5nm与10nm之间的厚度T1，这可以实现低导通状态电阻。在另一实施例中，极化层114可以在栅极长度LG区域之上具有小于大约1nm的厚度T2，这可以实现增强模式操作。在另一实施例中，晶体过渡层116可以包括但不限于氮化铟和氮化铝，并且可以具有小于大约1nm的厚度T3。
栅极电介质层118可以由任何公知的栅极电介质材料形成，包括但不限于二氧化硅(SiO2)、氮氧化硅(SiOxNy)、氮化硅(Si3N4)和高k电介质材料，例如氧化铪、氧化硅铪、氧化镧、氧化镧铝、氧化锆、氧化硅锆、氧化钽、氧化硅钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽和铌锌酸铅。注意，高k栅极电介质层118对实现低栅极泄漏可能是有利的。栅极电介质层118可以由公知技术形成，例如化学气相沉积(“CVD”)、物理气相沉积(“PVD”)、原子层沉积(“ALD”)。
栅极电极122可以由任何适当的栅极电极材料形成。在本公开的实施例中，栅极电极122可以由包括但不限于多晶硅、钨、钌、钯、铂、钴、镍、铪、锆、钛、钽、铝、碳化钛、碳化锆、碳化钽、碳化铪、碳化铝、其它金属碳化物、金属氮化物和金属氧化物的材料形成。可以通过公知技术，例如通过毯状沉积栅极电极材料并接着利用公知的光刻和蚀刻技术图案化栅极电极材料，来形成栅极电极122，如本领域技术人员将理解的。
当与硅的带隙(大约1.1eV)相比时，氮化镓具有相对宽的带隙(例如大约3.4eV)。因此，当与类似尺寸的基于硅的晶体管相比时，n沟道氮化镓晶体管100可以在遭受击穿之前经受住大电场，例如外加电压、漏极电压等。这也使n沟道氮化镓晶体管100能够在相同的供电电压下操作时缩放到更加小的物理尺寸；因此，实现小导通状态电阻和更小的电容，这可以导致减小的功耗并因而导致更高的电路效率。此外，如本领域技术人员将理解的，n沟道氮化镓晶体管100采用2D电子气112作为其电子传输通道以用于其操作。在通过自发和压电极化在氮化镓层102上沉积电荷诱导层108而形成的陡峭的异质界面处形成2D电子气112，如本领域技术人员将理解的。可以通过这样的机制形成高达每cm2大约2E13的非常高的电荷密度，而不使用掺杂剂剂，这允许高电子迁移率，例如大于大约1000cm2/Vs(LGD和LGS区域处的低薄层电阻)。如本领域技术人员将理解的，n沟道氮化镓晶体管100可由于不存在带间隧穿的、低栅极诱导漏极泄漏(GIDL)以及通过来自热电子的碰撞电离产生的电子-空穴对较少而实现低寄生泄漏。
图2-13示出根据本说明书的一个实施例的用于形成n沟道氮化镓晶体管的镜像对的过程。如图2所示，可以形成包括形成在氮化镓层102上的电荷诱导层108的堆叠衬底130。如关于图1讨论的，在一个实施例中，电荷诱导层108可以包括形成在晶体过渡层116上的极化层114，其中晶体过渡层116邻接氮化镓层102。
如图3所示，可以通过任何已知的技术(例如光刻)在极化层114上图案化硬掩模132，例如氮化硅、氧化硅等。硬掩模132可以限定用于待形成的n沟道氮化镓晶体管的镜像对的共享漏极的区域。
如图4所示，可以在硬掩模132和氮化镓层102之上沉积第一间隔物材料142，如图5所示，可以对第一间隔物材料142(参见图4)进行蚀刻以暴露硬掩模132的顶表面134并暴露部分极化层114，由此在硬掩模132的相对侧136上形成第一间隔物144。第一间隔物144的宽度W1可以限定待形成的n沟道氮化镓晶体管对中的每个n沟道氮化镓晶体管的栅极至漏极长度LGD(参见图1)。
如图6所示，可以在硬掩模顶表面134、第一间隔物144和极化层114之上沉积第二间隔物材料152。如图7所示，可以对第二间隔物材料152(参见图6)进行蚀刻以暴露硬掩模顶表面134、第一间隔物144的顶表面146并暴露部分极化层114，由此在相对的硬掩模侧136上邻接第一间隔物144形成第二间隔物154。第二间隔物154的宽度W2可限定n沟道氮化镓晶体管对中的每个n沟道氮化镓晶体管的沟道或栅极长度LG(参见图1)。
如图8所示，可以在硬掩模顶表面134、第一间隔物144、第二间隔物154和极化层114之上沉积第三间隔物材料162。如图9所示，可以对第三间隔物材料162(参见图8)进行蚀刻以暴露硬掩模顶表面134、第一间隔物顶表面146、第二间隔物154的顶表面156和部分极化层114，由此在相对的硬掩模侧面136上邻接第二间隔物154形成第三间隔物164。第三间隔物164的宽度W3可以限定待形成的n沟道氮化镓晶体管对中的每个n沟道氮化镓晶体管的栅极至源极长度LGS(参见图1)。
如图10所示，可以去除硬掩模132(参见图9)，并且使用第一间隔物144、第二间隔物154和第三间隔物164作为蚀刻掩模，可以通过任何已知的技术(例如蚀刻)来形成凹陷172以延伸穿过电荷诱导层108(例如极化层114和晶体过渡层116)并进入到氮化镓层102中。在一个实施例中，可以在基于氯的化学成分中利用等离子体蚀刻来形成凹陷172。
如图11所示，可以通过从氮化镓层102的外延再生长形成源极结构104和共享漏极结构106，例如N+氮化铟镓、N+氮化镓、N+氮化铟及其任何渐变组合。在一个实施例中，再生长过程可以包括外延晶体生长技术，例如金属有机化学气相沉积(MOCVD)或分子束外延(MBE)。
如图12所示，可以去除第二间隔物154以及极化层114的一部分以形成极化层114中的栅极凹陷174，其如前面讨论的那样中断2D电子气112，使得其不延伸穿过栅极长度Lg(先前以宽度W2进行标记)以实现增强模式操作。
如图13所示，可以在凹陷174(参见图12)内的极化层114上形成栅极电介质层118，并且可以在栅极电介质层118上形成栅极电极122，使得栅极电介质层118将栅极电极122与极化层114电隔离以形成n沟道氮化镓晶体管1001和1002。此外，可以分别在源极结构104和漏极结构106上形成源极接触部124和漏极接触部126。如本领域技术人员将理解的，将在n沟道氮化镓晶体管1001和1002之上形成互连结构(未示出)以适当地将栅极电极122、源极接触部124和漏极接触部126与外部部件(未示出)连接。然而，为了简洁和简明起见，未示出互连结构。
图14是根据本说明书的实施例的制造n沟道氮化镓晶体管的过程200的流程图。如在块202中阐述的，可以形成氮化镓层。可以在氮化镓层上形成电荷诱导层以在氮化镓层内形成2D电子气，如在块204中阐述的。如在块206中阐述的，可以在氮化镓层中形成源极结构和漏极结构。可以在源极结构和漏极结构之间的极化层内形成凹陷，其中极化层在凹陷与氮化镓层之间的部分的厚度小于大约1nm，如在块208中阐述的。如在块210中阐述的，可以在凹陷中形成栅极电介质。可以相邻于栅极电介质形成栅极电极，如在块212中阐述的。
图15示出根据本说明书的实施例的无线功率/充电设备300。无线功率/充电设备300可以包括发射模块310和接收模块330。发射模块310可以包括功率单元312(例如AC至DC转换器)、发射器314、线圈组件316、控制器318和通信单元322(例如用于由箭头324所示出的射频通信)。接收模块330(例如移动设备内的部件或插入移动设备中的设备)可以包括包含电压调节器和电池的负载单元332、整流器334、线圈组件336、控制器338和通信单元342(例如用于由箭头344所示出的射频通信)。这样的无线功率/充电设备300的特定互连和部件操作在本领域中是公知的，并且为了简洁和简明起见将不在本文中讨论。在本说明书的实施例中，可以利用高电压n沟道氮化镓晶体管100(参见图1)来代替硅功率MOSFET，因为n沟道氮化镓晶体管在40V的给定击穿电压下具有好大约3倍的导通状态电阻。
在本说明书的一个实施例中，可以在发射模块310的发射器314中利用n沟道氮化镓晶体管(参见图1)。如图16所示，发射器314(即全桥逆变器)可以具有四个n沟道氮化镓晶体管T1、T2、T3和T4。这样的配置，n沟道氮化镓晶体管T1、T2、T3和T4可以实现比硅晶体管高至少10％的DC至AC转换效率。此外，n沟道氮化镓晶体管T1、T2、T3和T4的使用可以实现在空中10MH或更高频率下的无线功率传输，这相较于可比的硅晶体管而言高出100倍以上的频率，并实现高达2米的距离传输(用箭头350示出)，这相较于可比的硅晶体管而言长出25倍以上。而且，利用更高的无线功率传输频率，发射模块的线圈组件316和接收模块的线圈组件336的形状因子可以薄10倍。
在另一实施例中，在接收模块的负载单元332的电压调节器中利用n沟道氮化镓晶体管100(参见图1)可以导致相较于具有硅晶体管的电压调节器而言接收模块330的形状因子小100倍而效率高出达7％。预料通过在发射模块310和接收模块330中利用本说明书的n沟道氮化镓晶体管100(参见图1)总的无线功率传输效率提高14％。电压调节器的电路设计在本领域中是公知的，且因此为了简洁和简明起见而没有特别示出。
应理解的是，本说明书的主题不一定限于图1-16所示的特定应用。主题可以应用于其它微电子设备和组件应用以及任何其它适当的晶体管应用，如本领域技术人员将理解的。
以下示例涉及另外的实施例，其中示例1是一种n沟道氮化镓晶体管，其包括：氮化镓层；形成在所述氮化镓层中的源极结构和漏极结构；电荷诱导层，其包括在所述结构与所述漏极结构之间延伸的极化层；2D电子气，其位于所述氮化镓层内；以及栅极电极，其至少部分地延伸到所述极化层中，其中所述极化层在所述栅极电极与所述氮化镓层之间的部分的厚度小于大约1nm。
在示例2中，示例1的主题可以可选地包括布置在所述栅极电极与所述极化层之间的栅极电介质。
在示例3中，示例1或2中的任一个的主题可以可选地包括：所述极化层不在所述栅极电极与所述氮化镓层之间的部分在大约5nm与10nm之间。
在示例4中，示例1至3中的任一个的主题可以可选地包括：所述极化层选自由氮化铝镓、氮化铝铟和氮化铟镓组成的组。
在示例5中，示例1至4中的任一个的主题可以可选地包括布置在所述氮化镓层与所述极化层之间的晶体过渡层。
在示例6中，示例5的主题可以可选地包括：所述晶体过渡层选自由氮化铟和氮化铝组成的组。
在示例7中，示例1至6中的任一个的主题可以可选地包括在大约120nm到大约400nm之间的栅极至漏极长度和在大约5nm到大约400nm之间的栅极至源极长度。
在示例8中，示例7的主题可以可选地包括：所述栅极至漏极长度大于所述栅极至源极长度。
以下示例涉及另外的实施例，其中示例9是一种形成n沟道氮化镓晶体管的方法，其包括：形成氮化镓层；在所述氮化镓层上形成包括极化层的电荷诱导层以在所述氮化镓层内形成2D电子气；形成在所述氮化镓层中形成的源极结构和漏极结构；在所述源极结构与所述漏极结构之间的所述极化层内形成凹陷，其中所述极化层在所述凹陷与所述氮化镓层之间的部分的厚度小于大约1nm；形成具有不同宽度的非对称电介质间隔物；在所述凹陷内形成栅极电介质；以及形成相邻于所述栅极电介质的栅极电极。
在示例10中，示例9的主题可以可选地包括：在所述氮化镓层上形成包括所述极化层的所述电荷诱导层包括形成包括具有在大约5nm与10nm之间的厚度的所述极化层的所述电荷诱导层。
在示例11中，示例9或10中的任一个的主题可以可选地包括形成选自由氮化铝镓、氮化铝铟和氮化铟镓组成的组的所述极化层。
在示例12中，例子9至11中的任一个的主题可以可选地包括在所述氮化镓层与所述极化层之间形成晶体过渡层。
在示例13中，示例12的主题可以可选地包括由选自由氮化铟和氮化铝组成的组的材料形成所述晶体过渡层。
在示例14中，示例9至13中的任一个的主题可以可选地包括形成在大约120nm到大约400nm之间的栅极至漏极长度以及形成在大约5nm到大约400nm之间的栅极至源极长度。
在示例15中，示例14的主题可以可选地包括：所述栅极至漏极长度大于所述栅极至源极长度。
以下示例涉及另外的实施例，其中示例16是一种无线功率/充电设备发射模块，其包括：线圈组件；以及发射器，其中所述发射器包括至少一个n沟道氮化镓晶体管，其包括：氮化镓层；形成在所述氮化镓层中的源极结构和漏极结构；电荷诱导层，其包括在所述结构与所述漏极结构之间延伸的极化层；2D电子气，其位于所述氮化镓层内；以及栅极电极，其至少部分地延伸到所述极化层中。
在示例17中，示例16的主题可以可选地包括：所述极化层在所述栅极电极与所述氮化镓层之间的部分的厚度小于大约1nm。
在示例18中，示例16或17中的任一个的主题可以可选地包括布置在所述栅极电极与所述极化层之间的栅极电介质。
在示例19中，示例16至18中的任一个的主题可以可选地包括：所述极化层在所述栅极电极与所述氮化镓层之间的部分在大约5nm与10nm之间。
在示例20中，示例16至19中的任一个的主题可以可选地包括布置在所述氮化镓层与所述极化层之间的晶体过渡层。
以下示例涉及另外的实施例，其中示例21是一种无线功率/充电设备接收模块，其包括：线圈组件；整流器；以及负载单元，其包括电压调节器和电池，其中所述电压调节器包括至少一个n沟道氮化镓晶体管，其包括：氮化镓层；形成在所述氮化镓层中的源极结构和漏极结构；电荷诱导层，其包括在所述结构与所述漏极结构之间延伸的极化层；2D电子气，其位于所述氮化镓层内；以及栅极电极，其至少部分地延伸到所述极化层中。
在示例22中，示例21的主题可以可选地包括：所述极化层在所述栅极电极与所述氮化镓层之间的部分的厚度小于大约1nm。
在示例23中，示例21或22中的任一个的主题可以可选地包括布置在所述栅极电极与所述极化层之间的栅极电介质。
在示例24中，示例21至23中的任一个的主题可以可选地包括：所述极化层在所述栅极电极与所述氮化镓层之间的部分在大约5nm与10nm之间。
在示例25中，示例21至24中的任一个的主题可以可选地包括布置在所述氮化镓层与所述极化层之间的晶体过渡层。
在这样详细描述了本说明书的实施例之后，应理解的是，由所附权利要求限定的本说明书不应由在以上描述中阐述的特定细节来限制，因为其很多明显的变化是可能的而不偏离其精神或范围。

Claims (25)

1.一种n沟道氮化镓晶体管，包括：
氮化镓层；
形成在所述氮化镓层的源极结构和漏极结构中；
电荷诱导层，其包括在所述结构与所述漏极结构之间延伸的极化层；
2D电子气，其位于所述氮化镓层内；以及
栅极电极，其至少部分地延伸到所述极化层中，其中所述极化层在所述栅极电极与所述氮化镓层之间的部分的厚度小于大约1nm。
2.如权利要求1所述的n沟道氮化镓晶体管，还包括布置在所述栅极电极与所述极化层之间的栅极电介质。
3.如权利要求1或2所述的n沟道氮化镓晶体管，还包括：所述极化层不在所述栅极电极与所述氮化镓层之间的部分在大约5nm与10nm之间。
4.如权利要求1所述的n沟道氮化镓晶体管，其中所述极化层选自由氮化铝镓、氮化铝铟和氮化铟镓组成的组。
5.如权利要求1所述的n沟道氮化镓晶体管，还包括布置在所述氮化镓层与所述极化层之间的晶体过渡层。
6.如权利要求5所述的n沟道氮化镓晶体管，其中所述晶体过渡层选自由氮化铟和氮化铝组成的组。
7.如权利要求1所述的n沟道氮化镓晶体管，还包括：在大约120nm到大约400nm之间的栅极至漏极长度和在大约5nm到大约400nm之间的栅极至源极长度。
8.如权利要求7所述的n沟道氮化镓晶体管，其中所述栅极至漏极长度大于所述栅极至源极长度。
9.一种形成n沟道氮化镓晶体管的方法，包括：
形成氮化镓层；
在所述氮化镓层上形成包括极化层的电荷诱导层以在所述氮化镓层内形成2D电子气；
形成在所述氮化镓层中形成的源极结构和漏极结构；
在所述源极结构与所述漏极结构之间的所述极化层内形成凹陷，其中所述极化层在所述凹陷与所述氮化镓层之间的部分的厚度小于大约1nm；
形成具有不同宽度的非对称电介质间隔物；
在所述凹陷内形成栅极电介质；以及
形成相邻于所述栅极电介质的栅极电极。
10.如权利要求9所述的方法，其中在所述氮化镓层上形成包括所述极化层的所述电荷诱导层包括：形成包括具有在大约5nm与10nm之间的厚度的所述极化层的所述电荷诱导层。
11.如权利要求9或10所述的方法，其中形成所述电荷诱导层包括：形成选自由氮化铝镓、氮化铝铟和氮化铟镓组成的组的所述极化层。
12.如权利要求9所述的方法，还包括在所述氮化镓层与所述极化层之间形成晶体过渡层。
13.如权利要求12所述的方法，其中形成所述晶体过渡层包括：由选自由氮化铟和氮化铝组成的组中的材料形成所述晶体过渡层。
14.如权利要求9所述的方法，还包括：形成在大约120nm到大约400nm之间的栅极至漏极长度以及形成在大约5nm到大约400nm之间的栅极至源极长度。
15.如权利要求14所述的方法，其中所述栅极至漏极长度大于所述栅极至源极长度。
16.一种无线功率/充电设备发射模块，包括：
线圈组件；以及
发射器，其中所述发射器包括至少一个n沟道氮化镓晶体管，其包括：
氮化镓层；
形成在所述氮化镓层中的源极结构和漏极结构；
电荷诱导层，其包括在所述结构与所述漏极结构之间延伸的极化层；
2D电子气，其位于所述氮化镓层内；以及
栅极电极，其至少部分地延伸到所述极化层中。
17.如权利要求16所述的无线功率/充电设备发射模块，其中所述极化层在所述栅极电极与所述氮化镓层之间的部分的厚度小于大约1nm。
18.如权利要求16或17所述的无线功率/充电设备发射模块，还包括布置在所述栅极电极与所述极化层之间的栅极电介质。
19.如权利要求16所述的无线功率/充电设备发射模块，还包括所述极化层在所述栅极电极与所述氮化镓层之间的部分在大约5nm与10nm之间。
20.如权利要求16所述的无线功率/充电设备发射模块，还包括布置在所述氮化镓层与所述极化层之间的晶体过渡层。
21.一种无线功率/充电设备接收模块，包括：
线圈组件；
整流器；以及
负载单元，其包括电压调节器和电池，其中所述电压调节器包括至少一个n沟道氮化镓晶体管，其包括：
氮化镓层；
形成在所述氮化镓层中的源极结构和漏极结构；
电荷诱导层，其包括在所述结构与所述漏极结构之间延伸的极化层；
2D电子气，其位于所述氮化镓层内；以及
栅极电极，其至少部分地延伸到所述极化层中。
22.如权利要求21所述的无线功率/充电设备接收模块，其中所述极化层在所述栅极电极与所述氮化镓层之间的部分的厚度小于大约1nm。
23.如权利要求21或22所述的无线功率/充电设备接收模块，还包括布置在所述栅极电极与所述极化层之间的栅极电介质。
24.如权利要求21所述的无线功率/充电设备接收模块，还包括所述极化层在所述栅极电极与所述氮化镓层之间的部分在大约5nm与10nm之间。
25.如权利要求21所述的无线功率/充电设备接收模块，还包括布置在所述氮化镓层与所述极化层之间的晶体过渡层。
CN201480083467.5A 2014-12-18 2014-12-18 N沟道氮化镓晶体管 Active CN106922200B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/071163 WO2016099509A1 (en) 2014-12-18 2014-12-18 N-channel gallium nitride transistors

Publications (2)

Publication Number Publication Date
CN106922200A true CN106922200A (zh) 2017-07-04
CN106922200B CN106922200B (zh) 2021-11-09

Family

ID=56127158

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480083467.5A Active CN106922200B (zh) 2014-12-18 2014-12-18 N沟道氮化镓晶体管

Country Status (6)

Country Link
US (2) US10056456B2 (zh)
EP (1) EP3235005A4 (zh)
KR (2) KR102309482B1 (zh)
CN (1) CN106922200B (zh)
TW (1) TWI680582B (zh)
WO (1) WO2016099509A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10325774B2 (en) 2014-09-18 2019-06-18 Intel Corporation Wurtzite heteroepitaxial structures with inclined sidewall facets for defect propagation control in silicon CMOS-compatible semiconductor devices
US10229991B2 (en) 2014-09-25 2019-03-12 Intel Corporation III-N epitaxial device structures on free standing silicon mesas
EP3235005A4 (en) * 2014-12-18 2018-09-12 Intel Corporation N-channel gallium nitride transistors
WO2018063224A1 (en) * 2016-09-29 2018-04-05 Intel Corporation InN TUNNEL JUNCTION CONTACTS FOR P-CHANNEL GaN
US11233053B2 (en) 2017-09-29 2022-01-25 Intel Corporation Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication
US12125888B2 (en) 2017-09-29 2024-10-22 Intel Corporation Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication
KR102887318B1 (ko) 2020-12-30 2025-11-18 삼성전자주식회사 비대칭 활성 영역을 포함하는 이미지 센서 및 반도체 소자
KR20230037346A (ko) 2021-09-09 2023-03-16 삼성전자주식회사 반도체 소자
KR20240050587A (ko) * 2022-10-12 2024-04-19 주식회사 디비하이텍 질화물계 반도체 소자 및 그 제조방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070045670A1 (en) * 2005-08-31 2007-03-01 Kabushiki Kaisha Toshiba Nitride-based semiconductor device and method of manufacturing the same
US20100270559A1 (en) * 2007-11-19 2010-10-28 Nec Corporation Field effect transistor and process for manufacturing same
CN102017160A (zh) * 2008-04-23 2011-04-13 特兰斯夫公司 增强模式ⅲ-n的hemt
CN102292896A (zh) * 2009-01-22 2011-12-21 高通股份有限公司 用于无线充电的自适应电力控制
US20120112202A1 (en) * 2010-11-05 2012-05-10 Samsung Electronics Co., Ltd. E-Mode High Electron Mobility Transistors And Methods Of Manufacturing The Same
CN102893532A (zh) * 2010-05-13 2013-01-23 高通股份有限公司 无线电力系统内的谐振检测和控制
US20130334538A1 (en) * 2011-10-26 2013-12-19 Triquint Semiconductor, Inc. High electron mobility transistor structure and method

Family Cites Families (124)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5538658A (en) 1978-09-09 1980-03-18 Sony Corp Recording and reproducing device
JPS5851575A (ja) 1981-09-22 1983-03-26 Fujitsu Ltd 半導体装置の製造方法
EP0283278B1 (en) 1987-03-18 1993-06-23 Fujitsu Limited Compound semiconductor device having nonalloyed ohmic contacts
FR2689683B1 (fr) 1992-04-07 1994-05-20 Thomson Composants Microondes Dispositif semiconducteur a transistors complementaires.
US5818078A (en) 1994-08-29 1998-10-06 Fujitsu Limited Semiconductor device having a regrowth crystal region
JP2907128B2 (ja) 1996-07-01 1999-06-21 日本電気株式会社 電界効果型トランジスタ及びその製造方法
JP3813740B2 (ja) 1997-07-11 2006-08-23 Ｔｄｋ株式会社 電子デバイス用基板
FR2769924B1 (fr) 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
US6608327B1 (en) 1998-02-27 2003-08-19 North Carolina State University Gallium nitride semiconductor structure including laterally offset patterned layers
JP4540146B2 (ja) 1998-12-24 2010-09-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP3555500B2 (ja) 1999-05-21 2004-08-18 豊田合成株式会社 Ｉｉｉ族窒化物半導体及びその製造方法
US6521514B1 (en) 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
JP4667556B2 (ja) 2000-02-18 2011-04-13 古河電気工業株式会社 縦型ＧａＮ系電界効果トランジスタ、バイポーラトランジスタと縦型ＧａＮ系電界効果トランジスタの製造方法
US6261929B1 (en) 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
JP2002249400A (ja) 2001-02-22 2002-09-06 Mitsubishi Chemicals Corp 化合物半導体単結晶の製造方法およびその利用
US20040029365A1 (en) 2001-05-07 2004-02-12 Linthicum Kevin J. Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
WO2002099859A1 (en) 2001-06-04 2002-12-12 Toyoda Gosei Co., Ltd. Method of producing iii nitride compound semiconductor
JP2003069010A (ja) 2001-08-24 2003-03-07 Sharp Corp 半導体装置およびその製造方法
JP2003077847A (ja) 2001-09-06 2003-03-14 Sumitomo Chem Co Ltd ３−５族化合物半導体の製造方法
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
JP5194334B2 (ja) 2004-05-18 2013-05-08 住友電気工業株式会社 Ｉｉｉ族窒化物半導体デバイスの製造方法
JP4571476B2 (ja) 2004-10-18 2010-10-27 ローム株式会社 半導体装置の製造方法
US7834380B2 (en) 2004-12-09 2010-11-16 Panasonic Corporation Field effect transistor and method for fabricating the same
JP4697397B2 (ja) 2005-02-16 2011-06-08 サンケン電気株式会社 複合半導体装置
US20060197129A1 (en) 2005-03-03 2006-09-07 Triquint Semiconductor, Inc. Buried and bulk channel finFET and method of making the same
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
JP2007165431A (ja) 2005-12-12 2007-06-28 Nippon Telegr & Teleph Corp <Ntt> 電界効果型トランジスタおよびその製造方法
KR101019941B1 (ko) 2006-03-10 2011-03-09 에스티씨. 유엔엠 Ｇａｎ 나노선의 펄스 성장 및 ⅲ 족 질화물 반도체 기판 물질과 디바이스에서의 어플리케이션
US7777250B2 (en) 2006-03-24 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
JP5179023B2 (ja) 2006-05-31 2013-04-10 パナソニック株式会社 電界効果トランジスタ
JP2008004720A (ja) 2006-06-22 2008-01-10 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体を用いたヘテロ構造電界効果トランジスタ
US7803690B2 (en) 2006-06-23 2010-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxy silicon on insulator (ESOI)
US8188573B2 (en) 2006-08-31 2012-05-29 Industrial Technology Research Institute Nitride semiconductor structure
US8173551B2 (en) 2006-09-07 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Defect reduction using aspect ratio trapping
WO2008036256A1 (en) 2006-09-18 2008-03-27 Amberwave Systems Corporation Aspect ratio trapping for mixed signal applications
WO2008051503A2 (en) 2006-10-19 2008-05-02 Amberwave Systems Corporation Light-emitter-based devices with lattice-mismatched semiconductor structures
US7692198B2 (en) 2007-02-19 2010-04-06 Alcatel-Lucent Usa Inc. Wide-bandgap semiconductor devices
JP2008305816A (ja) 2007-06-05 2008-12-18 Mitsubishi Electric Corp 半導体装置及びその製造方法
US20090278233A1 (en) 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
JP5348364B2 (ja) 2007-08-27 2013-11-20 サンケン電気株式会社 ヘテロ接合型電界効果半導体装置
JP4784609B2 (ja) 2008-01-21 2011-10-05 Ｔｄｋ株式会社 電子デバイス用基板
US7952150B1 (en) 2008-06-05 2011-05-31 Rf Micro Devices, Inc. Enhancement mode MOSFET and depletion mode FET on a common group III-V substrate
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US8309987B2 (en) 2008-07-15 2012-11-13 Imec Enhancement mode semiconductor device
TWI425558B (zh) 2008-08-11 2014-02-01 台灣積體電路製造股份有限公司 形成電路結構的方法
US8367520B2 (en) 2008-09-22 2013-02-05 Soitec Methods and structures for altering strain in III-nitride materials
US20100140735A1 (en) 2008-12-10 2010-06-10 Epir Technologies, Inc. Nanostructures for dislocation blocking in group ii-vi semiconductor devices
JP5487615B2 (ja) * 2008-12-24 2014-05-07 サンケン電気株式会社 電界効果半導体装置及びその製造方法
JP5737948B2 (ja) 2008-12-26 2015-06-17 ルネサスエレクトロニクス株式会社 ヘテロ接合電界効果トランジスタ、ヘテロ接合電界トランジスタの製造方法、および電子装置
US8313967B1 (en) 2009-01-21 2012-11-20 Stc.Unm Cubic phase, nitrogen-based compound semiconductor films epitaxially grown on a grooved Si <001> substrate
JP5469098B2 (ja) 2009-01-22 2014-04-09 パナソニック株式会社 電界効果トランジスタ及びその製造方法
US20100219452A1 (en) * 2009-02-27 2010-09-02 Brierley Steven K GaN HIGH ELECTRON MOBILITY TRANSISTOR (HEMT) STRUCTURES
US8507304B2 (en) 2009-07-17 2013-08-13 Applied Materials, Inc. Method of forming a group III-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (HVPE)
JP5529595B2 (ja) 2009-07-30 2014-06-25 住友電気工業株式会社 半導体装置及びその製造方法
KR101640830B1 (ko) 2009-08-17 2016-07-22 삼성전자주식회사 기판 구조체 및 그 제조 방법
JP5609055B2 (ja) 2009-10-02 2014-10-22 富士通株式会社 化合物半導体装置及びその製造方法
CN102598215A (zh) 2009-11-26 2012-07-18 住友化学株式会社 半导体基板及半导体基板的制造方法
JP5590874B2 (ja) 2009-12-18 2014-09-17 パナソニック株式会社 窒化物半導体素子
JP5505698B2 (ja) 2010-02-01 2014-05-28 日本電信電話株式会社 半導体装置
US20110210377A1 (en) 2010-02-26 2011-09-01 Infineon Technologies Austria Ag Nitride semiconductor device
GB2482308A (en) 2010-07-28 2012-02-01 Univ Sheffield Super junction silicon devices
US8389348B2 (en) 2010-09-14 2013-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanism of forming SiC crystalline on Si substrates to allow integration of GaN and Si electronics
US8709921B2 (en) 2010-11-15 2014-04-29 Applied Materials, Inc. Method for forming a semiconductor device using selective epitaxy of group III-nitride
US8383471B1 (en) * 2011-04-11 2013-02-26 Hrl Laboratories, Llc Self aligned sidewall gate GaN HEMT
TWI544628B (zh) 2011-05-16 2016-08-01 瑞薩電子股份有限公司 Field effect transistor and semiconductor device
US8835988B2 (en) 2011-06-06 2014-09-16 Eta Semiconductor Inc. Hybrid monolithic integration
TW201306235A (zh) 2011-06-10 2013-02-01 住友化學股份有限公司 半導體裝置、半導體基板、半導體基板之製造方法及半導體裝置之製造方法
JP5942204B2 (ja) 2011-07-01 2016-06-29 パナソニックＩｐマネジメント株式会社 半導体装置
US9087741B2 (en) 2011-07-11 2015-07-21 International Business Machines Corporation CMOS with dual raised source and drain for NMOS and PMOS
US8507920B2 (en) 2011-07-11 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming the same
JP2013041986A (ja) 2011-08-16 2013-02-28 Advanced Power Device Research Association ＧａＮ系半導体装置
US9112048B2 (en) 2011-08-17 2015-08-18 Ramgoss Inc. Vertical field effect transistor on oxide semiconductor substrate
JP5757195B2 (ja) 2011-08-23 2015-07-29 セイコーエプソン株式会社 半導体装置、電気光学装置、電力変換装置及び電子機器
KR101890749B1 (ko) * 2011-10-27 2018-08-23 삼성전자주식회사 전극구조체, 이를 포함하는 질화갈륨계 반도체소자 및 이들의 제조방법
US8841703B2 (en) 2011-10-31 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
JP5953706B2 (ja) 2011-11-02 2016-07-20 富士通株式会社 化合物半導体装置及びその製造方法
US8530978B1 (en) 2011-12-06 2013-09-10 Hrl Laboratories, Llc High current high voltage GaN field effect transistors and method of fabricating same
US9240410B2 (en) 2011-12-19 2016-01-19 Intel Corporation Group III-N nanowire transistors
KR101681396B1 (ko) 2011-12-19 2016-11-30 인텔 코포레이션 고전압 트랜지스터와 그 제조방법, 고전압 트랜지스터를 포함하는 시스템 온 칩 및 고전압 트랜지스터를 포함하는 이동 컴퓨팅 장치
CN107275287B (zh) 2011-12-19 2021-08-13 英特尔公司 用于集成有功率管理和射频电路的片上系统(soc)结构的iii族-n晶体管
KR20140097464A (ko) 2011-12-20 2014-08-06 인텔 코오퍼레이션 ｎ-형 및 ｐ-형 ＭＯＳ 소스-드레인 콘택들을 위한 III-V 층들
US9000464B2 (en) 2012-03-01 2015-04-07 Design Express Limited Semiconductor structure for substrate separation and method for manufacturing the same
US8836016B2 (en) 2012-03-08 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
US9111905B2 (en) 2012-03-29 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
US9142649B2 (en) 2012-04-23 2015-09-22 United Microelectronics Corp. Semiconductor structure with metal gate and method of fabricating the same
US20130313561A1 (en) 2012-05-25 2013-11-28 Triquint Semiconductor, Inc. Group iii-nitride transistor with charge-inducing layer
JP5972065B2 (ja) 2012-06-20 2016-08-17 富士フイルム株式会社 薄膜トランジスタの製造方法
US8975664B2 (en) * 2012-06-27 2015-03-10 Triquint Semiconductor, Inc. Group III-nitride transistor using a regrown structure
US8772786B2 (en) 2012-07-13 2014-07-08 Raytheon Company Gallium nitride devices having low ohmic contact resistance
US8912570B2 (en) 2012-08-09 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
KR101927411B1 (ko) 2012-09-28 2018-12-10 삼성전자주식회사 2ｄｅｇ와 2ｄｈｇ를 이용한 반도체 소자 및 제조방법
US9583574B2 (en) 2012-09-28 2017-02-28 Intel Corporation Epitaxial buffer layers for group III-N transistors on silicon substrates
US9099490B2 (en) 2012-09-28 2015-08-04 Intel Corporation Self-aligned structures and methods for asymmetric GaN transistors and enhancement mode operation
US9064709B2 (en) 2012-09-28 2015-06-23 Intel Corporation High breakdown voltage III-N depletion mode MOS capacitors
JP2014078653A (ja) 2012-10-12 2014-05-01 Waseda Univ Ｉｉｉ族窒化物半導体層の製造方法
EP2743965B1 (en) 2012-12-13 2015-07-08 Imec Method for manufacturing semiconductor devices
US9196709B2 (en) 2013-02-01 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming semiconductor regions in trenches
US9331244B2 (en) 2013-02-25 2016-05-03 Sensor Electronic Technology, Inc. Semiconductor structure with inhomogeneous regions
KR102036349B1 (ko) 2013-03-08 2019-10-24 삼성전자 주식회사 고 전자이동도 트랜지스터
US9012261B2 (en) 2013-03-13 2015-04-21 Intermolecular, Inc. High productivity combinatorial screening for stable metal oxide TFTs
US9129889B2 (en) 2013-03-15 2015-09-08 Semiconductor Components Industries, Llc High electron mobility semiconductor device and method therefor
US9006791B2 (en) 2013-03-15 2015-04-14 The Government Of The United States Of America, As Represented By The Secretary Of The Navy III-nitride P-channel field effect transistor with hole carriers in the channel
JP5954831B2 (ja) 2013-03-26 2016-07-20 トヨタ自動車株式会社 半導体装置の製造方法
JP6197422B2 (ja) 2013-07-11 2017-09-20 富士通セミコンダクター株式会社 半導体装置の製造方法および支持基板付きウェハ
JP6179266B2 (ja) 2013-08-12 2017-08-16 富士通株式会社 半導体装置及び半導体装置の製造方法
US20150041820A1 (en) 2013-08-12 2015-02-12 Philippe Renaud Complementary gallium nitride integrated circuits and methods of their fabrication
GB2517697A (en) 2013-08-27 2015-03-04 Ibm Compound semiconductor structure
TWI521664B (zh) 2013-09-03 2016-02-11 瑞昱半導體股份有限公司 金屬溝渠去耦合電容結構與形成金屬溝渠去耦合電容結構的方法
KR102130460B1 (ko) 2013-09-27 2020-07-07 인텔 코포레이션 Si 웨이퍼들 상의 ⅲ-ⅴ 디바이스들의 집적화
US9324802B2 (en) 2013-10-31 2016-04-26 Infineon Technologies Austria Spacer supported lateral channel FET
WO2015077647A2 (en) 2013-11-22 2015-05-28 Cambridge Electronics, Inc. Electric field management for a group iii-nitride semiconductor
JP6240778B2 (ja) 2013-12-06 2017-11-29 ポスコＰｏｓｃｏ 極低温衝撃靭性に優れた高強度溶接継手部及びこのためのフラックスコアードアーク溶接用ワイヤ
US9640422B2 (en) 2014-01-23 2017-05-02 Intel Corporation III-N devices in Si trenches
WO2015125471A1 (ja) 2014-02-21 2015-08-27 パナソニック株式会社 電界効果トランジスタ
JP6302303B2 (ja) 2014-03-17 2018-03-28 株式会社東芝 半導体発光素子
US9666708B2 (en) 2014-03-26 2017-05-30 Intel Corporation III-N transistors with enhanced breakdown voltage
US9331076B2 (en) 2014-05-02 2016-05-03 International Business Machines Corporation Group III nitride integration with CMOS technology
US10325774B2 (en) 2014-09-18 2019-06-18 Intel Corporation Wurtzite heteroepitaxial structures with inclined sidewall facets for defect propagation control in silicon CMOS-compatible semiconductor devices
US10229991B2 (en) 2014-09-25 2019-03-12 Intel Corporation III-N epitaxial device structures on free standing silicon mesas
US9496379B2 (en) 2014-10-20 2016-11-15 International Business Machines Corporation Method and structure for III-V FinFET
KR102238547B1 (ko) 2014-10-30 2021-04-09 인텔 코포레이션 질화 갈륨 트랜지스터에서 2d 전자 가스에 대한 낮은 접촉 저항을 위한 소스/드레인 재성장
EP3235005A4 (en) * 2014-12-18 2018-09-12 Intel Corporation N-channel gallium nitride transistors
CN107660313B (zh) 2015-06-26 2022-09-13 英特尔公司 在衬底上的氮化镓(GaN)晶体管结构

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070045670A1 (en) * 2005-08-31 2007-03-01 Kabushiki Kaisha Toshiba Nitride-based semiconductor device and method of manufacturing the same
US20100270559A1 (en) * 2007-11-19 2010-10-28 Nec Corporation Field effect transistor and process for manufacturing same
CN102017160A (zh) * 2008-04-23 2011-04-13 特兰斯夫公司 增强模式ⅲ-n的hemt
CN102292896A (zh) * 2009-01-22 2011-12-21 高通股份有限公司 用于无线充电的自适应电力控制
CN102893532A (zh) * 2010-05-13 2013-01-23 高通股份有限公司 无线电力系统内的谐振检测和控制
US20120112202A1 (en) * 2010-11-05 2012-05-10 Samsung Electronics Co., Ltd. E-Mode High Electron Mobility Transistors And Methods Of Manufacturing The Same
US20130334538A1 (en) * 2011-10-26 2013-12-19 Triquint Semiconductor, Inc. High electron mobility transistor structure and method

Also Published As

Publication number Publication date
KR102423219B1 (ko) 2022-07-20
US10056456B2 (en) 2018-08-21
WO2016099509A1 (en) 2016-06-23
CN106922200B (zh) 2021-11-09
TWI680582B (zh) 2019-12-21
KR102309482B1 (ko) 2021-10-07
US10756183B2 (en) 2020-08-25
US20180350911A1 (en) 2018-12-06
KR20170097611A (ko) 2017-08-28
TW201633543A (zh) 2016-09-16
US20180026097A1 (en) 2018-01-25
EP3235005A1 (en) 2017-10-25
EP3235005A4 (en) 2018-09-12
KR20210122906A (ko) 2021-10-12

Similar Documents

Publication Publication Date Title
US10756183B2 (en) N-channel gallium nitride transistors
CN104584219B (zh) 用于非对称GaN晶体管和增强模式操作的自对准结构和方法
CN103999216B (zh) 用于集成有功率管理和射频电路的片上系统(soc)结构的iii族‑n晶体管
CN103930997B (zh) 具有凹陷电极结构的半导体器件
CN104813476B (zh) 纳米尺度模板结构上的ⅲ族‑n晶体管
KR102238547B1 (ko) 질화 갈륨 트랜지스터에서 2d 전자 가스에 대한 낮은 접촉 저항을 위한 소스/드레인 재성장
US10573647B2 (en) CMOS circuits using n-channel and p-channel gallium nitride transistors
US20110186927A1 (en) Power semiconductor device
US20160276347A1 (en) Dual strained cladding layers for semiconductor devices
CN105474401A (zh) 用于增强型GaN半导体器件的复合高K金属栅极堆叠体
CN109994471B (zh) 半导体器件及其形成方法
Lei et al. Charge-modulated Schottky Barrier lowering effect in GaN double-channel lateral power SBDs with gated anode

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant