CN1101596C - 制备半导体器件的方法 - Google Patents

制备半导体器件的方法 Download PDF

Info

Publication number
CN1101596C
CN1101596C CN98109612A CN98109612A CN1101596C CN 1101596 C CN1101596 C CN 1101596C CN 98109612 A CN98109612 A CN 98109612A CN 98109612 A CN98109612 A CN 98109612A CN 1101596 C CN1101596 C CN 1101596C
Authority
CN
China
Prior art keywords
thin film
silicon thin
silicon
hsg
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN98109612A
Other languages
English (en)
Other versions
CN1202005A (zh
Inventor
广田俊幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1202005A publication Critical patent/CN1202005A/zh
Application granted granted Critical
Publication of CN1101596C publication Critical patent/CN1101596C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/712—Electrodes having non-planar surfaces, e.g. formed by texturisation being rough surfaces, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

根据本发明，提供了一种方法，该方法可以确保形成DRAM中的半球形硅晶颗粒，其中DRAM具有堆栈电容器结构，而该结构中具有半球形硅晶颗粒，该方法可以将足量的杂质引入半球形硅晶颗粒，并可以防止耗尽引起的电容器退化。在本发明中，第一硅薄膜制作在具有MOS晶体管的半导体衬底上，并制成预定形状，然后在第一硅薄膜表面形成自生氧化层。顺次地，形成含有杂质的第二硅薄膜和不含杂质的第三硅薄膜，然后在不将其暴露在空气中的条件下，进行退火处理，形成半球形硅晶颗粒。此后，利用深腐蚀工艺将电极彼此分离，形成存储电极，最后形成介质薄膜和平板电极，制成电容器。

Description

制备半导体器件的方法
技术领域
本发明涉及半导体器件，具体地讲，涉及制备具有电容器的半导体器件的方法，例如DRAM(动态随机访问存储器)。
发明背景
通过使存储器单元微型化，由一个三极管和一个电容器构成其存储器的DRAM被高度地集成在一起。
随着存储器单元面积的减少，电容器占据的面积也随之减小，因此，很难获得软误差阻抗(soft error resistance)所需的电荷储存能力(大约25fF)。
现在，称为堆栈类型(stack type)的存储电极得到广泛的应用，在存储电极表面形成微小的半球形硅晶颗粒，即HSG-Si(半球形颗粒硅)，以便增加电极的有效表面积的技术也得到应用。
通过在非晶态-晶态转变温度范围内对清洁的非晶硅薄膜表面进行退火处理，使非晶硅薄膜表面上形成晶核，然后利用硅原子的表面迁移作用使晶核生长，进而完成了HSG-Si的制备过程。
因此，要求作为母体的非晶硅薄膜表面是一个清洁的、没有自生氧化层和有机杂质的表面，还要求制备HSG-Si的退火环境是高真空环境或者是非氧化环境。
此外，结晶硅表面比非晶硅表面更稳定，在结晶硅表面，很少发生硅原子的表面迁移现象，所以不会形成任何HSG-Si。因此，形成HSG-Si的表面必须是非晶硅表面。
根据薄膜生成的原理，生成HSG-Si的技术可以分为选择性HSG方法和掩蔽式HSG方法，这些方法分别具有下述优点和缺点。
在选择性HSG方法中，HSG选择性地只形成在先前形成的存储电极的表面上，在薄膜形成之后，与掩蔽式HSG方法相比，不再需要深腐蚀步骤。因此，选择性HSG方法具有操作步骤较少的优点。
日本专利申请Laid-open第315543/1993号介绍了一种方法，该方法包括利用选择性HSG方法形成存储电极图形，淀积非晶硅，进行深腐蚀使电极相互分离，最后形成HSG-Si。
此外，在选择性HSG方法中，存储电极的形状不受深腐蚀步骤的限制，因此，选择性HSG方法具有可以用于制备复杂形状存储电极的优点，例如柱形或鳍形。
然而，利用选择性HSG方法形成HSG的过程对电极表面的状态特别敏感，特别是，由于自生氧化层的存在和有机物的污染，很容易出现不会形成任何HSG的问题。
与此相反，在掩蔽式HSG方法中，如其名字表明的，HSG是整体形成的。首先，整体地形成作为母体的非晶硅薄膜，然后，在不将非晶硅薄膜暴露在环境中的条件下，进行退火，以便形成HSG。
因此，掩蔽式HSG方法具有不会产生任何自生氧化层和不受任何有机物污染的优点。然而，由于形成了整体的薄膜，需要利用一些技术，例如深腐蚀技术，将存储电极彼此隔离开，电极的形状受深腐蚀步骤的限制。
下面，主要根据掩蔽式HSG方法，参照图3(a)至图3(e)，描述传统的技术。
首先，如图3(a)所示，在含有MOS-FET等的半导体衬底的漏极2上制备接触孔，然后，利用已知的真空化学汽相生长方法，形成非晶态的、含有磷作为杂质的第一硅薄膜9。
然后，如图3(b)所示，利用已知的光刻技术，将第一硅薄膜9制成预期的形状，以便形成部分存储电极。在图3(b)中，只示出了单个存储电极，而实际上，存储电极的形状是哑铃形。
此后，利用稀释的氢氟酸或类似溶液，除去第一硅薄膜9上的自生氧化层，如图3(c)所示，利用真空化学汽相生长方法，由含有硅烷(SiH4)或乙硅烷(Si2H6)的气体系统整体地形成第二硅薄膜15。此时，薄膜的形成条件保证第二硅薄膜15处于非晶态。
相应地，在不将第二硅薄膜15暴露在空气中的高真空环境或非氧化环境中进行退火处理，由此使半球形硅晶颗粒13开始在第二硅溥膜15的表面上生长，如图3(d)所示。
再次，利用已知的各向异性的干法刻蚀技术进行深腐蚀，将存储电极彼此隔离开，如图3(e)所示。
然后，形成介质薄膜和平板电极，进而制备出电容器。
掩蔽式HSG方法对存储电极表面上的自生氧化层和有机污染物不敏感，它具有很宽的容限。由此，掩蔽式HSG方法是很好的方法。
然而，在掩蔽式HSG方法中，随着第一硅薄膜9的薄膜厚度的增加，将会发生存储电极部分未转变为HSG或生长尺寸不足的问题。
未转变为HSG的存储电极缺乏电容量，因此，其缺点是不可能进行正常操作和发生位失效。
根据调查的结果，已经阐明部分第一硅薄膜8发生结晶，因此，在生长HSG-Si之前，第二硅薄膜15也发生结晶。如上所讨论的，在结晶表面上不会生成任何HSG-Si。
失效的发生率随第一硅薄膜9的厚度增加而增加的原因是由于延长了表面的形成时间而延长了受热历程，因此，在薄膜内部或薄膜与底衬之间很容易形成晶核。
可以理解，由于薄膜中晶体的生长速率高于非晶硅的形成速率，结晶化现象将到达表面。
在传统的技术中，认为电气连接是重要的，因此，在除去存储电极表面上的自生氧化层之后，形成第二硅薄膜15。因此，如图4所示，可以假设，当第一硅薄膜发生结晶时，这一事实还将使第二硅薄膜15结晶。
因此，在形成第二硅薄膜15之前，通过利用氨水和过氧化氢溶液的混合溶液处理表面，使致密的自生氧化层覆盖表面以避免第一硅薄膜9结晶化产生的影响，可以显著地降低未获得HSG之类的失效。
另一方面，还存在着另一个引入到形成的HSG中的杂质数目不足的问题，因此，由于耗尽效应，电空量不能如预期的那样显著地增加。
只要不对形成的HSG进行任何处理，它就不包含任何杂质。因此，应当使用某种装置将杂质引入其中。
在传统技术中，第一硅薄膜9中的杂质是透过第二硅薄膜15热扩散到HSG-Si中的，但是，显然的是，在第二硅薄膜15形成之前形成的自生氧化层起到了杂质扩散势垒或杂质扩散陷阱的作用，因此，引入到HSG-Si的杂质数量不足。
因此，为了便于将杂质引HSG-Si，尝试着在第二硅薄膜15中添加杂质，然后形成HSG-Si。然而，在这种情况下，HSG-S的生长速率很低，不可能获得足够大的HSG-Si。图5示例了在565℃下退火时间和HSG-Si的颗粒尺寸之间的关系。
当HSG-Si的尺寸调整到例如70nm时，对于掺杂浓度为2.03E20[atoms/cc]的掺杂非晶硅(图5中用″大约50分钟的退火时间，尽管对于非掺杂非晶硅(图5中用″·″的曲线)，只需5分钟的退火时间。
在作为母体的非晶硅薄膜中含有磷作为杂质的情况下，硅原子的表面迁移效应由磷的消减决定，杂质浓度越高，HSG-Si的生长速率就越低。
与此相反，当杂质浓度很高时，薄膜中晶体的生长更加容易，如果第二硅薄膜15中的晶体在HSG-Si充分地生长之前开始生长，并到达表面，HSG-Si的生长将会停止。因此，仅仅通过延长退火时间并不能获得较大的颗粒。
如上所述，利用传统技术，很难在抑制由于结晶而造成的HSG-Si生长失败的同时，将足量的杂质引入HSG-Si，获得高电容值。
发明内容
本发明的目的是提供一种制备半导体器件的方法，该方法没有上述的问题，并可以防止伴随结晶产生的HSG-Si生长失败，还很容易控制HSG-Si的生长速率，可以将足量的杂质引入HSG-Si，可以克服耗尽效应引起的电容退化。
利用下述的本发明可以实现上述的目的。
也就是说，本发明公开了制备具有电容器的半导体器件的方法，其中电容器具有上层电极、介质薄膜和下层电极，其中下层电极通过以下步骤形成：形成第一硅薄膜的步骤，该硅薄膜包含杂质并通过真空化学汽相生长的方法以非晶态或多晶态的形式生长在半导体衬底的一个主表面上；将第一硅薄膜制成预定形状的步骤；在第一硅薄膜表面形成自生氧化层的步骤；形成第二硅薄膜的步骤，该硅薄膜含有杂质并通过真空化学汽相生长的方法以非晶态的形式生长；形成第三硅薄膜的步骤，该硅薄膜不含杂质并通过真空化学汽相生长的方法，在不将同一部分暴露在空气中的条件下，以非晶态的形式生长；在不将同一部分暴露在空气中的非氧化环境里对第三硅薄膜进行退火处理的步骤，使第三硅薄膜结晶，因此形成半球形硅晶颗粒；和利用各向异性的刻蚀技术进行深腐蚀的步骤。还公开了利用该制造方法获得的半导体器件。
制造本发明半导体器件的方法是一种制备具有电容器的半导体器件的方法，电容器具有上层电极、介质薄膜和下层电极，其中下层电极通过以下步骤形成：形成第一硅薄膜的步骤，该硅薄膜包含杂质并通过真空化学汽相生长的方法以非晶态或多晶态的形式生长在半导体衬底的一个主表面上；将第一硅薄膜制成预定形状的步骤：在第一硅薄膜表面形成自生氧化层的步骤；形成第二硅薄膜的步骤，该硅薄膜含有杂质并通过真空化学汽相生长的方法以非晶态的形式生长；形成第三硅薄膜的步骤，该硅薄膜不含杂质并通过真空化学汽相生长的方法，在不将同一部分暴露在空气中的条件下，以非晶态的形式生长；在不将同一部分暴露在空气中的非氧化环境里对第三硅薄膜进行退火处理的步骤，使第三硅薄膜结晶，因此形成半球形硅晶颗粒；和利用各向异性的刻蚀技术进行深腐蚀的步骤。
制备本发明半导体器件的方法的特征在于第一硅薄膜表面上的自生氧化层的厚度为2nm或更小，制备本发明半导体器件的方法的特征还在于引入第二硅薄膜的杂质是磷，磷的浓度范围是1E20到3E20[atoms/cc]。
此外，制备本发明半导体器件的方法的特征在于第二硅薄膜的厚度在10至70nm之间，制备本发明半导体器件的方法的特征还在于第三硅薄膜的厚度在5至60nm之间。
附图说明
图1是关于本发明第一和第二实施方案的工艺说明图。
图2是关于本发明第一和第二实施方案的剖面略图。
图3是关于传统技术的工艺说明图。
图4是显示了传统技术造成的HSG-Si生长失败的剖面略图。
图5是HSG-Si的颗粒尺寸和退火时间之间的关系曲线。
具体实施方式
在这些附图中，1表示半导体衬底，2表示漏极，3表示源极，4表示栅极，5表示场氧化层，6表示第一层间绝缘层，7表示位线(bitline)，8表示第二层间绝缘层，9a表示结晶化的第一硅薄膜，10表示自生氧化薄膜，11表示第二硅薄膜(本发明)，12表示第三硅薄膜(本发明)，12a表示结晶化的第二硅薄膜(传统技术)，13表示半球形硅晶颗粒(HSG-Si)，14表示深腐蚀产生的非均匀性，15表示第二硅薄膜(传统技术)。
下面，参照附图，根据各种实例详细描述本发明，但是本发明的范围并不受这些实例的限制。
实例1
参照图1(a)至图1(e)描述本发明的第一实施方案。首先，如图1(a)所示，在含有MOS-FET等的半导体衬底的漏极2上制备接触孔，然后，利用已知的真空化学汽相生长方法，形成非晶态的、含有磷作为杂质的第一硅薄膜9。
然后，如图1(b)所示，利用已知的光刻技术，将第一硅薄膜9制成预期的形状，以便形成部分存储电极。到该步骤为止的顺次操作与传统技术相同。
此后，将衬底在氨水和氢氟酸组成的60℃的混合溶液中浸泡3分钟，去除颗粒，同时在第一硅薄膜9的表面形成致密的自生氧化层10。
在该实施方案中，采用了氨水-氢氟酸(APM冲洗)技术，但是还可以采用任何其它方法，例如利用硫酸-氢氟酸(SPM冲洗)，只要能够形成大约2nm厚的致密氧化膜。这些方法是半导体制备工艺中十分普通的冲洗方法。
自生氧化层应足够地薄，以便毫无问题地通过隧道电流实现电气连接。另一种方法，例如低温氧化或快速热氧化，可以形成极薄的热氧化层，但是，如果层厚超过3nm，就不能再忽略氧化层自身的阻抗。因此，应当更加注意薄膜的厚度。
利用致密自生氧化层以这种方法覆盖第一硅薄膜9，如图2所示，顺次地形成的第二硅薄膜11和第三硅薄膜12将受到保护，避免由作为底衬的第一硅薄膜9中产生的晶体引起的结晶化。
然后，如图1(c)所示，利用真空化学汽相生长方法，由含有硅烷(SiH4)或乙硅烷(Si2H6)的气体系统形成含有磷作为杂质的第二硅薄膜11。
薄膜中的磷浓度在1.0E20至3.0E20[atoms/cc]之间。如果浓度小于该范围，则在HSG-Si引入的磷不足，如果超过该范围，则在薄膜内容易产生结晶。
第二硅薄膜11的厚度大约在10nm至70nm之间。如果第二硅薄膜11的厚度小于10nm，那么在随后的加热步骤中很难将足量的杂质扩散到HSG-Si中。
然后，顺序地形成第三硅薄膜12，其厚度大约在5nm至60nm之间，由含有硅烷(SiH4)或乙硅烷(Si2H6)的气体系统在不将同一部分暴露在空气中的条件下形成。
如果第三硅薄膜12的厚度小于5nm，那么在后续的退火步骤中，由于HSG-Si的生长，第三硅薄膜12将很快地被耗尽，由此，不能获得足够尺寸的HSG。如果厚度超过60nm，则很难从第二硅薄膜热扩散杂质。
第二硅薄膜11和第三硅薄膜12的薄膜形成条件应保证它们均处于非晶态，当薄膜形成温度为在530至590℃之间，薄膜形成压力在0.2至80 Torr之间时，形成这种非晶态是可能的。通常，在薄膜形成温度较低和薄膜形成压力较高的条件下，容易产生非晶态。
通过以这种方法形成含有杂质的第二硅薄膜11和不含杂质的第三硅薄膜12，在后续的步骤中，可以将足量的杂质引入HSG，而不会降低HSG的生长速率，同时可以防止结晶化引起的HSG生长失败，并可以解决耗尽引起的电容量退化的问题。
下一步，停止供气，然后，在非晶态-结晶态转变温度附近，在不将其暴露在空气中的条件下，进行退火处理，形成HSG-Si，如图1(d)所示。
退火温度优选地在550至580℃之间。图5显示了在利用厚度为30nm、含有浓度为2.0E20[atoms/cc]的磷作为杂质的非晶硅制作第二硅薄膜11，利用厚度为20nm、未掺杂非晶硅制作第三硅薄膜12的条件下，退火时间和HSG-Si的颗粒尺寸间的关系(图5中用A表示的曲线)。
当颗粒尺寸大于60nm时，曲线A的生长速率突然下降的原因是由于HSG-Si的生长而将第三硅薄膜耗尽，由此，第二硅薄膜暴露出来。
在一选择的晶粒尺寸处，晶粒的生长速率能够被降低，如果利用这一现象，可以很容易地控制晶粒尺寸(图1(e)和图2分别显示了一种还有第三硅薄膜12剩余的情况)。
然后，利用各向异性的干法刻蚀技术进行深腐蚀，将存储电极相互隔离，如图1(e)所示。
下一步，形成介质薄膜和平板电极，制成电容器(未示出)。
这里，介质薄膜具有氧化物薄膜-氮化物薄膜结构，通过在850℃下高温氧化20分钟，并利用真空化学汽相生长方法形成部分硅氮薄膜表面，而形成该结构。通过这次加热历程，杂质热扩散到HSG-Si中。
实例2
本发明的第二实施方案是制备图1(a)中的多晶态第一硅薄膜9。在本发明中，如图1(b)所示，在形成第二硅薄膜11(见图1(c))之前，用致密的自生氧化层10覆盖第一硅薄膜9的表面。因此，即使第一硅薄膜9发生结晶，这种结晶也不会对第二硅薄膜11产生任何影响。
因此，在形成第一硅薄膜并刻以图形之后，通过POCl3的热扩散引入磷。
在该情况下，利用稀释后的氢氟酸或类似溶液除去磷玻璃层，然后在硫酸和过氧化氢的混合溶液中浸泡5分钟，最终形成自生氧化层。此后，利用与上述的第一实施方案相同的处理过程形成电容器。
根据本发明，如上所述，第一硅薄膜表面覆盖了致密的自生氧化薄膜，因此可以避免结晶引起的HSG-Si生长失败。此外，作为HSG形成母体的非晶硅薄膜分为含有杂质的第二硅薄膜和第三硅薄膜，因此，可以很容易地控制HSG-Si的生长速度，可以将足量的杂质引入HSG-Si，并可以避免耗尽引起的电容器退化。

Claims (6)

1.一种制备具有电容器的半导体器件的方法，电容器具有上层电极、介质薄膜和下层电极，其中下层电极通过以下步骤形成：形成第一硅薄膜的步骤，该硅薄膜包含杂质并通过真空化学汽相生长的方法以非晶态或多晶态的形式生长在半导体衬底的一个主表面上；将第一硅薄膜制成预定形状的步骤；在第一硅薄膜表面形成自生氧化层的步骤；形成第二硅薄膜的步骤，该硅薄膜含有杂质并通过真空化学汽相生长的方法以非晶态的形式生长；形成第三硅薄膜的步骤，该硅薄膜不含杂质并通过真空化学汽相生长的方法，在不将同一部分暴露在空气中的条件下，以非晶态的形式生长；在不将同一部分暴露在空气中的非氧化环境里对第三硅薄膜进行退火处理的步骤，使第三硅薄膜结晶，由此形成半球形硅晶颗粒；和利用各向异性的刻蚀技术进行深腐蚀的步骤。
2.根据权利要求1的制作半导体器件的方法，其中第一硅薄膜表面上的自生氧化层厚度是2nm或更小。
3.根据权利要求1的制作半导体器件的方法，其中掺杂到第二硅薄膜中的杂质是磷。
4.根据权利要求3的制作半导体器件的方法，其中掺杂到第二硅薄膜中的磷浓度在1E20至3E20[atoms/cc]之间。
5.根据权利要求1的制作半导体器件的方法，其中第二硅薄膜的厚度在10至70nm之间。
6.根据权利要求1的制作半导体器件的方法，其中第三硅薄膜的厚度在5至60nm之间。
CN98109612A 1997-06-05 1998-06-04 制备半导体器件的方法 Expired - Fee Related CN1101596C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP14812397A JP3149910B2 (ja) 1997-06-05 1997-06-05 半導体装置の製造方法
JP148123/97 1997-06-05
JP148123/1997 1997-06-05

Publications (2)

Publication Number Publication Date
CN1202005A CN1202005A (zh) 1998-12-16
CN1101596C true CN1101596C (zh) 2003-02-12

Family

ID=15445780

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98109612A Expired - Fee Related CN1101596C (zh) 1997-06-05 1998-06-04 制备半导体器件的方法

Country Status (5)

Country Link
US (1) US6046082A (zh)
JP (1) JP3149910B2 (zh)
KR (1) KR100262927B1 (zh)
CN (1) CN1101596C (zh)
GB (1) GB2326024B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1324650C (zh) * 2003-10-31 2007-07-04 海力士半导体有限公司 制造半导体器件中的电容器的方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4024940B2 (ja) * 1998-09-04 2007-12-19 株式会社ルネサステクノロジ 半導体装置の製造方法
US6127221A (en) * 1998-09-10 2000-10-03 Vanguard International Semiconductor Corporation In situ, one step, formation of selective hemispherical grain silicon layer, and a nitride-oxide dielectric capacitor layer, for a DRAM application
KR100277909B1 (ko) * 1998-12-23 2001-02-01 김영환 커패시터의 구조 및 제조 방법
KR100334960B1 (ko) * 1998-12-26 2002-06-20 박종섭 커패시터의 전하저장전극 형성방법
JP2001111002A (ja) * 1999-10-13 2001-04-20 Matsushita Electronics Industry Corp 半導体記憶容量素子のストレージノード及びその製造方法
KR100338822B1 (ko) * 1999-12-30 2002-05-31 박종섭 반도체장치의 스토리지노드 전극 제조방법
JP2002026289A (ja) * 2000-07-03 2002-01-25 Mitsubishi Electric Corp 半導体装置の製造方法
KR100379505B1 (ko) * 2000-07-19 2003-04-10 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US20050171015A1 (en) * 2003-10-31 2005-08-04 Crabtree Gerald R. Methods and agents for enhancing bone formation or preventing bone loss
EP1932181A4 (en) * 2005-09-16 2009-06-17 Univ California N-polar aluminum gallium nitride/gallium nitride enhancement-mode field effect transistor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03272165A (ja) * 1990-03-20 1991-12-03 Nec Corp 半導体素子及びその製造方法
JPH05315543A (ja) * 1992-05-08 1993-11-26 Nec Corp 半導体装置およびその製造方法
EP0630055A2 (en) * 1990-03-20 1994-12-21 Nec Corporation Method for fabricating polycrystalline silicon having micro roughness on the surface

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100219482B1 (ko) * 1996-05-23 1999-09-01 윤종용 반도체 메모리 장치의 커패시터 제조 방법
US5976931A (en) * 1996-08-30 1999-11-02 United Microelectronics Corp. Method for increasing capacitance
TW359868B (en) * 1997-08-21 1999-06-01 United Microelectronics Corp DRAM capacitors and production process therefor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03272165A (ja) * 1990-03-20 1991-12-03 Nec Corp 半導体素子及びその製造方法
EP0630055A2 (en) * 1990-03-20 1994-12-21 Nec Corporation Method for fabricating polycrystalline silicon having micro roughness on the surface
JPH05315543A (ja) * 1992-05-08 1993-11-26 Nec Corp 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1324650C (zh) * 2003-10-31 2007-07-04 海力士半导体有限公司 制造半导体器件中的电容器的方法

Also Published As

Publication number Publication date
CN1202005A (zh) 1998-12-16
KR100262927B1 (ko) 2000-09-01
JPH10335607A (ja) 1998-12-18
KR19990006654A (ko) 1999-01-25
GB9811880D0 (en) 1998-07-29
US6046082A (en) 2000-04-04
GB2326024A (en) 1998-12-09
GB2326024B (en) 2002-01-16
JP3149910B2 (ja) 2001-03-26

Similar Documents

Publication Publication Date Title
CN1113395C (zh) 制造半导体器件的清洗组合物和用其制备该器件的方法
CN1151545C (zh) 带半球形晶粒的电容器下电极的制造方法
US7157327B2 (en) Void free, silicon filled trenches in semiconductors
US6743681B2 (en) Methods of Fabricating Gate and Storage Dielectric Stacks having Silicon-Rich-Nitride
CN1129171C (zh) 半导体器件的电容器的形成方法
CN1122306C (zh) 制造半导体器件电容器的方法
CN1101596C (zh) 制备半导体器件的方法
JP2001510945A (ja) 半球粒状ポリシリコン半導体構造及びその製造方法
JPH08139288A (ja) 半導体装置および半導体装置の製造方法
CN1193404C (zh) 具有受吸气层保护的氢退化介电层的集成电容器件
CN1307359A (zh) 半导体装置的电容器的制造方法
JP3125770B2 (ja) 容量素子の形成方法
TW471161B (en) Method of manufacturing capacitor of semiconductor device
US6503810B2 (en) Method for forming a capacitor for semiconductor devices with an amorphous LixTa1-xO3 dieletric layer having a perovskite structure
US6004858A (en) Methods of forming hemispherical grained silicon (HSG-Si) capacitor structures including protective layers
US7153739B2 (en) Method for manufacturing a capacitor of a semiconductor device
JP2002368133A (ja) 半導体装置およびその製造方法
JP3324579B2 (ja) 半導体記憶装置の製造方法
CN1115730C (zh) 一种半导体器件及其制造方法
KR100826756B1 (ko) 반도체 장치의 제조 방법
JP2001007301A (ja) 半導体装置およびその製造方法
JP2000200883A (ja) メモリセル用キャパシタの製作方法及び基板処理装置
JPH11163282A (ja) 半導体装置の製造方法
JP3019803B2 (ja) 半導体装置の製造方法
CN1787173A (zh) 沟槽式电容器及其制造工艺

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030404

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20030404

Address after: Kawasaki, Kanagawa, Japan

Patentee after: NEC Corp.

Address before: Tokyo, Japan

Patentee before: NEC Corp.

ASS Succession or assignment of patent right

Owner name: ERBIDA MEMORY CO., LTD.

Free format text: FORMER OWNER: NEC ELECTRONICS TAIWAN LTD.

Effective date: 20040806

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20040806

Address after: Tokyo, Japan

Patentee after: Elpida Memory Inc.

Address before: Kawasaki, Kanagawa, Japan

Patentee before: NEC Corp.

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee