CN1108018A - 用来控制锁相环中的振荡器的数/模转换器 - Google Patents

Abstract

一种锁相环电路，具有一个比特率倍增器式的数 /模转换器(60，61，62，63)。转换器的输入字(PH- ER)在电视信号的每一个水平周期(H)更新一次。 保留比特率倍增器输出信号(BRM)在一个水平周期 (H)中获得的相位信息用以影响下一个水平周期的 相位。

Description

本发明涉及锁相环（PLL），更具体地说，涉及一种用以产生反馈环中可控制振荡器的相位/频率控制信号的设备。

锁相环是通信技术中周知的电路，用来使可变频率本机振荡器与传输信号分量的相位和/或频率同步。通常，这种电路有一鉴相器，根据传输信号和本机振荡器的输出而产生正比于传输信号分量与振荡器输出之间的差值的相位误差信号。该相位误差信号经耦合，用来控制可变频率振荡器的振荡频率。

以Canfield等人的名义提出的题为“自适应锁相环”的美国专利5，159，292介绍了一种用以使压控振荡器（VCO）与复合视频信号各水平行正程中的副载波脉冲串分量同步的锁相环。该锁相环用数/模转换器将以并行相位误差数据字表示的数字形式的相位误差信号转换为其大小取决于相位误差字值的模拟信号。该模拟信号经过积分，用来控制VCO的相位/频率。

有一种现有技术，采用脉宽调制器（PWM）作为这种数/模转换器。在每一个水平行扫描的过程中，当需要进行相应校正时，PWM产生单脉冲，该脉冲的宽度由相位误差数据字的值调制。经调制的脉冲加到一个电荷抽运装置上。电荷抽运装置在脉冲过程中给一个积分电容器充/放电。电容电压的变化取决于脉冲宽度，即相位误差字的值。该电容电压控制着VCO的频率。这种方法的缺点在于，由于在每次水平行扫描过程中只发生单脉冲，因而积分电容器的体积可能相当大。

为减少积分电容器的体积，作为本发明的一个特点，采用了比特率倍增器作为数/模转换器。这种比特率倍增器产生的脉冲的频率高于水平扫描频率。比特率倍增器有一个存储器。该存储器存储从每一水平扫描行到其下一个水平扫描行的脉冲的相位信息。这种方案可以避免模拟信号中的误差。

体现本发明的一个方面的锁相环电路产生锁相到一输入信号的同步分量信号的振荡信号。该振荡信号由一个可控制振荡器产生。产生表示振荡信号相位误差的相位误差信号。还产生脉冲相等的第一控制信号，但其频率则随相位误差信号的大小变化。

图1示出了体现了本发明有一个数/模转换器的锁相环电路的一个方案。

图2a-2d示出了用以说明图1转换器的工作过程的波形图。

图3示出了图1转换器的第二实施例。

参看图1。来自例如电视机频道选择器（图中未示出）的模拟视频信号加到模/数转换器（ADC）30上。数字化形式的模拟信号从ADC30的输出端耦合到水平同步信号分离器31和鉴相器32上，分离器31产生水平同步脉冲耦合到鉴相器32上，以便控制鉴相器，使其在色度基准脉冲串期间以相位测定方式工作。鉴相器32根据在鉴相器32中经比较的数字化视频信号产生相位误差信号PHER。信号PHER是具有呈符号一幅值（sigh-magnitute）格式的8比特二进制字。

信号PHER耦合到数/模转换器132上，该转换器体现了本发明的一个方面，它有一个电荷泵133。电荷泵133给积分电容器C充/放电，以便在电容器C上产生模拟信号133a。信号133a用来控制压控振荡器（VCO）35的相对相位。最后VCO35产生例如四倍副载频的主时钟信号CK，供操纵其它电路元件之用。在NTSC制中，这类频率等于4×3.58兆赫。具体地说，主时钟信号的脉冲时间确定了ADC30产生模拟信号的数字样本的时刻。

二进制字信号PHER产生的方式可以与Canfild等人的专利中所述的类似。信号PHER在各水平行扫描时间H在由分离器31中产生的色同步选通信号控制的预定时刻更新一次。色同步选通信号表示有脉冲分量出现。

二进制信号PHER的七个信号幅值位，比特0-6，耦合到二进制加法器60的输入端口60a上，它的第8位，即最高有效位，为零。加法器60的8比特输出信号60b耦合到存储器或锁存器61的输入端口上。锁存器61在时钟信号CKA的每个周期更新一次。锁存器61的的具有8比特输出二进制字的信号61a耦合回加法器60的输入端口60c上。信号61a等于信号PHER和信号61a的幅值部分的总和。

信号61a的最高有效位信号MSB耦合到一个比特锁存器62上。锁存器61和锁存器62都以输出时钟信号CKA的频率计时。时钟信号CKA由四分频器84根据信号CK产生，其周期约为280纳秒。

信号MSB耦合到“异”门63时延迟相当于信号CKA的周期的一段时间，也可以不延迟，由此产生比特率倍增了的信号BRM。锁存器62和门63在信号CKA整个周期在信号MSB变化之后的激活“高”态下产生信号BRM。若信号MSB的状态没有任何变化，则信号BRM在信号CKA的下一个周期内处于非激活状态或“低”态。幅值比特数为N时（在图1的实例中N＝7），信号BRM的最大周期等于2个时钟信号CKA的周期。

第一实例是一个极端情况下的实例，其中相位误差信号PHER的幅值极小，所有的比特处于“低态”。在此表示相位误差为零的情况下，字信号60b在各周期H保持不变，信号MSB没有什么变化。因此，信号BRM保持非激活的“低态”。

第二实例是另一个极端情况的实例。假设信号PHER处于其最大值，或者所有幅值比特都处于“高”态。该情况下的幅值为127，表示相位误差最大。在此情况下，信号MSB的状态在信号CKA的每一连续的128个周期内，除其中一个周期例外，会因加法器的“覆盖”作用而变化。因此，信号BRM在信号CKA    128个周期的每一个周期，除其中一个周期例外，都保持处于“高”态。

在第三实例中，为进行说明起见，假设信号PHER的幅值比特值等于64或用信号PHER所能表示的最大幅值的一半。在此情况下，信号BRM在信号CKA的每一个周期之后会交替处于“高”态和“低”态。因此，在给定的时间例如周期H下，信号BRM处于“高”态时与周期H之间平均的“导通”比与信号PHER的幅值成正比。

图2a-2d示出了信号BRM的频率的四个实例，这些BRM信号分别来自幅值为0、1、2和3的信号PHER。为说明起见，图2a-2d相当于与图1类似的方案，只是幅值比特值N等于3而不是如图1实例的7。图1和图2a-2d中类似的符号和编号表示类似的器件或功能。

当图2d的信号PHER的幅值为3时，在信号BRM处于高态时与周期H之间的给定时间的平均“导通”比为3/8。此比值相当于比值3/2N，其中N＝3表示幅值比特数。

上面说过，图1的信号PHER在每一个水平行扫描周期H更新一次。但信号PHER的更新并不是伴随着锁存器61的初始化的。因此，锁存器61包括有信号BRM从一个水平周期H转入下一个水平周期H的相位信息。

按照本发明的特点，通过对信号BRM相位信息的转换和不对锁存器61进行初始化，可以得到上述平均“导通”的比，而和信号BRM的最大周期（等于7比特信号CKA的128周期）与连续更新信号PHER之间的周期（等于水平周期H）的比值无关。可以看出，当诸如周期H等的更新周期不等于信号BRM最大周期的整数倍时，锁存器61在各更新周期H的初始化可能会给模拟信号133a带来误差。

图3示出了图1的数/模转换器的一部分的第二实施例。图1、2a-2d和3中的类似符号和编号表示类似的器件或功能，带撇号的符号例外。图3中，信号PHER′表示2的补数而不表示符号-幅值。信号BRM′是作为加法器60′的进位输出信号求出的。

当图1的信号BRM处于“高”态且表示信号PHER的符号的信号SIGN处于高态时，“与”门65促使正电流源88给电容器C充电。另一方面，当信号SIGN处于“低”态且信号PHER处于“高”态时，“与”门64促使负电流源89使电容器C放电。只要信号BRM处于“低”态，则两电流源88和89都不起作用，于是电容器C既不充电也不放电。当例如相位误差信号PHER的幅值大时，信号BRM的频率高于水平扫描频率。因此有这样的好处，即电容器的体积无需象现有技术的那样大，在先有技术中，数/模转换器作为脉宽调制器式工作，而不是如本发明图1的方案那样作为比特率倍增器式工作。

电容器C的值已知时，可以减小峰-峰VCO控制电压的波纹。减小波纹可以使时钟频率在整个水平行扫描期间更加稳定或减少色调失真。本方案还可以使根据锁相环的所期望的带宽来选择积分电容器具有更大的自由度，因为本方案中对VCO控制电压波纹的滤除工作较少。这样，可以提高锁相环的工作速度而无需牺牲VCO控制电压的波纹。

Claims (9)

1、一种锁相环电路，用以产生锁相到一输入信号的同步分量信号的振荡信号(CK)，包括：

可控振荡器(35)，用以产生所述振荡信号；

相位误差信号发生装置(32)，用以根据所述分量的振荡信号产生表示所述振荡信号的相位误差的相位误差信号(PHER)；其特征在于：

第一控制信号发生装置(62，63，60，61)，用以根据所述相位误差信号产生第一控制信号(BRM)，第一控制信号的脉冲宽度都相等，频率则随所述相位误差信号的幅值变化；和

滤波器(C)，用以根据所述第一控制信号产生耦合到所述振荡器以改变所述振荡信号的相位的经滤波的控制信号(133a)。

2、根据权利要求1所述的锁相环电路，其特征在于，所述误差信号（PHER）以数字形式出现，且所述第一控制信号发生装置（60，61）有一个比特率倍增器（60，61）。

3、根据权利要求2所述的锁相环电路，其特征在于，所述比特率倍增器（60，61）耦合到一个电荷抽运装置（88，89），形成数/模转换器。

4、根据权利要求2所述的锁相环电路，其特征在于，所述第一控制信号发生装置（60，61，62，63）包括：累加器（61），根据时钟信号（CKA）以所述时钟信号的频率确定的速率累加所述误差信号（PHER）的数据;和发生装置（62，63），第一控制信号给定脉冲的，它响应于所述累加器中累加的数据信号（61a）、在该累加的数据信号处于预定幅值（MSB的改变）时产生所述第一控制信号的一给定脉冲（BRM）。

5、根据权利要求4所述的锁相环电路，其特征在于，所述误差信号（PHER）在其周期出现的各程序中加以更新，其中，所述累加器（61）将某给定的更新程序之后加到所述累加器的经更新的误差信号与所述累加的数据信号（61a）组合起来，而无需清除所述经累加的数据信号。

6、根据权利要求5所述的锁相环电路，其特征在于，由于不清除所述经累加的数据信号（61a），因而减小了所述经滤波的控制信号（133a）对各更新程序之间的时间（H水平扫描周期）的长短与所述第一控制信号（BRM）的周期之间的比值的依赖性。

7、根据权利要求5所述的锁相环电路，其特征在于，所述误差信号（PHER）在电视信号的-水平周期（H）期间更新一次。

8、一种锁相环电路，用以产生锁相到输入信号的同步分量信号（BURST）的振荡信号（CK），包括：

可控振荡器（35），用以产生所述振荡信号;

相位误差信号发生装置（32），用以产生表示所述振荡信号的相位误差且根据时钟信号（BURST GATE）定期加以更新的相位误差信号（PHER）;其特征在于：

第一控制信号发生装置，用以根据所述经更新的相位误差信号（PHER）产生第一控制信号（BRM），所述第一控制信号的脉冲，其频率随所述经更新的相位误差信号变化，从而使所述脉冲在某给定更新程序之后的相位由与所述给定更新程序有关的所述经更新的相位误差信号（PHER）以及与前更新程序有关的所述经更新的相位误差信号（PHER）确定;和

滤波器（C），用以根据所述第一控制信号产生经滤波的控制信号（133a）耦合到所述振荡器上以改变所述振荡信号的相位。

9、根据权利要求8所述的锁相环电路，其特征在于，所述脉冲（BRM）的脉冲宽度都相等。