CN112906339B - 物理设计布线和优化方法、系统、设备和介质 - Google Patents

物理设计布线和优化方法、系统、设备和介质 Download PDF

Info

Publication number
CN112906339B
CN112906339B CN202110343384.7A CN202110343384A CN112906339B CN 112906339 B CN112906339 B CN 112906339B CN 202110343384 A CN202110343384 A CN 202110343384A CN 112906339 B CN112906339 B CN 112906339B
Authority
CN
China
Prior art keywords
physical design
lines
weight
line
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110343384.7A
Other languages
English (en)
Other versions
CN112906339A (zh
Inventor
栾晓琨
黄薇
边少鲜
邓宇
蒋剑锋
孙永丰
陈占之
金文江
王翠娜
唐涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phytium Technology Co Ltd
Original Assignee
Phytium Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phytium Technology Co Ltd filed Critical Phytium Technology Co Ltd
Priority to CN202110343384.7A priority Critical patent/CN112906339B/zh
Publication of CN112906339A publication Critical patent/CN112906339A/zh
Priority to EP22165160.7A priority patent/EP4068144A3/en
Priority to US17/708,483 priority patent/US12373629B2/en
Application granted granted Critical
Publication of CN112906339B publication Critical patent/CN112906339B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/396—Clock trees
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/12—Timing analysis or timing optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

公开了集成电路物理设计布线和优化方法、系统和介质。方法包括：在第一次物理设计布线过程中，通过将一个或多个信号线的权重设置为a且将一个或多个时钟线的权重设置为b来进行物理设计布线，其中a小于或等于b，其中线的权重越大，对该线设置的线宽越大，且/或线之间的间距越大，且/或该线所处的布线层越高；提取在第一次物理设计布线过程中时序违例的违例信号线；在第二次物理设计布线过程中，对违例信号线的权重设置为c来对违例信号线、其他信号线和时钟线重新进行物理设计布线，其中，c大于a。本方案可以对时钟线和违例的信号线用更好的布线方式，使得信号线的违例被消除或减轻，且满足芯片时序、面积等设计要求。

Description

物理设计布线和优化方法、系统、设备和介质
技术领域
本申请涉及集成电路领域，且更具体地，涉及集成电路物理设计布线和优化方法、系统、设备、介质和程序。
背景技术
随着集成电路制造技术的不断进步，集成电路芯片的尺寸不断缩小，同时芯片的规模不断增加，设计复杂度也不断增加。
集成电路中芯片设计流程包括前端功能设计和后端物理实现阶段。前端功能设计包括逻辑设计与综合等，后端物理实现阶段包括芯片布局、时钟综合以及布线等。在后端物理实现的布线阶段，需要对时钟线、信号线进行合理的布线和优化，且满足芯片的面积等的要求。
仍存在改进和优化集成电路物理设计布线的需求。
发明内容
根据本发明的一个方面，提供一种集成电路物理设计布线和优化方法，包括：在第一次物理设计布线过程中，通过将一个或多个信号线的权重设置为a且将一个或多个时钟线的权重设置为b来进行物理设计布线，其中a小于或等于b，其中线的权重越大，在物理设计布线过程中，对该线设置的线宽越大，且/或线之间的间距越大，且/或该线所处的布线层越高；提取在第一次物理设计布线过程中时序违例的违例信号线；在第二次物理设计布线过程中，对违例信号线的权重设置为c来对违例信号线、其他信号线和时钟线重新进行物理设计布线，其中，c大于a。
在一个实施例中，在a等于b的情况下，在第二次物理设计布线过程中，还对一个或多个时钟线的权重设置为d来进行所述物理设计布线，且d大于 a且大于或等于c。
在一个实施例中，在a小于b的情况下，在第二次物理设计布线过程中，对违例信号线的权重设置为c来对违例信号线、其他信号线和时钟线重新进行物理设计布线，其中，c大于a且小于或等于b。
在一个实施例中，在a小于b的情况下，在第二次物理设计布线过程中，对违例信号线的权重设置为c来对违例信号线、其他信号线和时钟线重新进行物理设计布线，其中，c大于a且大于b。
根据本发明的另一方面，提供一种集成电路物理设计布线和优化系统，包括：处理器；存储介质，存储计算机可执行程序，包括计算机可执行代码，在被处理器运行时执行如下步骤：在第一次物理设计布线过程中，通过将一个或多个信号线的权重设置为a且将一个或多个时钟线的权重设置为b来进行物理设计布线，其中a小于或等于b，其中线的权重越大，在物理设计布线过程中，对该线设置的线宽越大，且/或线之间的间距越大，且/或该线所处的布线层越高；提取在第一次物理设计布线过程中时序违例的违例信号线；在第二次物理设计布线过程中，对违例信号线的权重设置为c来对违例信号线、其他信号线和时钟线重新进行物理设计布线，其中，c大于a。
在一个实施例中，在a等于b的情况下，在第二次物理设计布线过程中，还对一个或多个时钟线的权重设置为d来进行所述物理设计布线，且d大于 a且大于或等于c。
在一个实施例中，在a小于b的情况下，在第二次物理设计布线过程中，对违例信号线的权重设置为c来对违例信号线、其他信号线和时钟线重新进行物理设计布线，其中，c大于a且小于或等于b。
在一个实施例中，在a小于b的情况下，在第二次物理设计布线过程中，对违例信号线的权重设置为c来对违例信号线、其他信号线和时钟线重新进行物理设计布线，其中，c大于a且大于b。
根据本发明的另一方面，提供一种集成电路物理设计布线和优化设备，包括：第一布线装置，在第一次物理设计布线过程中，通过将一个或多个信号线的权重设置为a且将一个或多个时钟线的权重设置为b来进行物理设计布线，其中a小于或等于b，其中线的权重越大，在物理设计布线过程中，对该线设置的线宽越大，且/或线之间的间距越大，且/或该线所处的布线层越高；提取装置，提取在第一次物理设计布线过程中时序违例的违例信号线；第二布线装置，在第二次物理设计布线过程中，对违例信号线的权重设置为c来对违例信号线、其他信号线和时钟线重新进行物理设计布线，其中，c大于a。
根据本发明的另一方面，提供一种计算机可读介质，存储计算机可执行程序，包括计算机可执行代码，在被处理器运行时执行集成电路物理设计布线和优化的方法。
根据本发明的另一方面，提供一种计算机可执行程序产品，包括计算机可执行代码，在被处理器运行时执行集成电路物理设计布线和优化的方法。
本方案提出两次物理设计布线方式，在第一次物理设计布线完成后，进行时序分析，提取时序违反路径里的信号线，然后在第二次物理设计布线时，将违例的信号线和时钟线一起进行特殊设置，例如双倍线宽，双倍间距、最高布线层等。这样重新布线后，可以对时钟线和违例的信号线用更好的布线方式，使得信号线的违例被消除或减轻，且满足芯片时序、面积等设计要求。
附图说明
图1示出了根据本公开的实施例的一种集成电路物理设计布线和优化方法的流程图。
图2示出了根据本发明的实施例的一种集成电路物理设计布线和优化系统的方框图。
图3示出了根据本发明的实施例的一种集成电路物理设计布线和优化设备
具体实施方式
现在将详细参照本发明的具体实施例，在附图中例示了本发明的例子。尽管将结合具体实施例描述本发明，但将理解，不是想要将本发明限于描述的实施例。相反，想要覆盖由所附权利要求限定的在本发明的精神和范围内包括的变更、修改和等价物。应注意，这里描述的方法步骤都可以由任何功能块或功能布置来实现，且任何功能块或功能布置可被实现为物理实体或逻辑实体、或者两者的组合。
在集成电路物理设计过程中，需要对时钟线和信号线进行物理设计布线并进行时序分析。通常会优先考虑时钟线，并对时钟线的布线进行特殊设置，例如双倍线宽，双倍间距等，待时钟线布完，再对其他信号线(数据)进行布线，只采用普通线宽，普通间距。
但是，而在实际的工程中，常常会遇到因为普通信号线延时过长导致的时序违反。而现有技术只会在优先考虑并固定时钟线的设计的情况下调整普通信号线的布线，往往使得普通信号线可能没有调整到位。
本方案提出两次物理设计布线方式，在第一次物理设计布线完成后，进行时序分析，提取时序违反路径里的信号线，然后在第二次物理设计布线时，将违例的信号线和时钟线一起进行特殊设置，例如双倍线宽，双倍间距、最高布线层等。这样重新布线后，可以对时钟线和违例的信号线用更好的布线方式，使得信号线的违例被消除或减轻，且满足芯片时序、面积等设计要求。
图1示出了根据本公开的实施例的一种集成电路物理设计布线和优化方法100的流程图，包括：步骤101，在第一次物理设计布线过程中，通过将一个或多个信号线的权重设置为a且将一个或多个时钟线的权重设置为b来进行物理设计布线，其中a小于或等于b，其中线的权重越大，在物理设计布线过程中，对该线设置的线宽越大，且/或线之间的间距越大，且/或该线所处的布线层越高；步骤102，提取在第一次物理设计布线过程中时序违例的违例信号线；步骤103，在第二次物理设计布线过程中，对违例信号线的权重设置为 c来对违例信号线、其他信号线和时钟线重新进行物理设计布线，其中，c大于a。
其中，在第一物理设计布线过程中，将信号线的权重a设置为小于或等于时钟线的权重来进行物理设计布线。
例如，当a<b时，通常物理设计布线时，由于时钟线是保证整个芯片的时序要求的重要一环，因此通常对时钟线的布线权重都会设置得比信号线更大。线的权重越大，意味着在物理设计布线过程中，对该线设置的线宽越大，且/或线之间的间距越大，且/或该线所处的布线层越高。也就是说，在此次物理设计布线中，可以按时钟线较为重要的方式来进行设计。得到的设计芯片然后进行时序分析，从而在时序分析阶段，提取在第一次物理设计布线过程中时序违例的违例信号线。
当然，在另一实施例中，a也可以等于b，即，在第一物理设计布线过程中，将信号线和时钟线看的同样重要来进行物理设计布线。得到的设计芯片然后进行时序分析，从而在时序分析阶段，提取在第一次物理设计布线过程中时序违例的违例信号线。
如果此时如现有技术那样固定时钟线的设计的情况下只调整普通信号线的布线，往往使得普通信号线可能没有调整到位，或者无论怎么调整也满足不了芯片面积、时序收敛等要求。本方案并不单独只调整或优化违例的信号线，而是在第二次物理设计布线中，重新将违例的信号线作为较为重要的方式、与普通信号线、时钟线一起进行物理设计布线和优化，则可以整体对所有线进行调整和优化，从而在消除时序违例的情况下更能满足芯片面积等设计需求。
具体地，在在第二次物理设计布线过程中，对违例信号线的权重设置为c 来对违例信号线、其他信号线和时钟线重新进行物理设计布线，其中，c大于 a。即，此时，提高违例信号线的权重再进行一次全局的物理设计布线。如前阐述的，线的权重越大，意味着在物理设计布线过程中，对该线设置的线宽越大，且/或线之间的间距越大，且/或该线所处的布线层越高。可以在提高违例信号线的权重的情况下整体对所有线进行调整和优化，从而在消除时序违例的情况下更能满足芯片面积等设计需求。
注意，线的权重的取值可以与该线设置的线宽、线之间的间距和该线所处的布线层相关联。例如权重为2，则对该线设置2倍线宽，线之间的间距为 2倍间距，所处的布线层为最高。例如，权重为1.5，则对该线设置1.5倍线宽，线之间的间距为1.5倍间距，所处的布线层为次高。例如，权重为1，则对该线设置1倍线宽，线之间的间距为1倍间距，所处的布线层为第三高。当然，这只是线的权重的取值与该线设置的线宽、线之间的间距和该线所处的布线层的一种关联关系。在实际中，也可以设置其他关联关系，来使得线的权重越大，对该线设置的线宽越大，且/或线之间的间距越大，且/或该线所处的布线层越高。
在一个实施例中，在a等于b的情况下，在第二次物理设计布线过程中，还对一个或多个时钟线的权重设置为d来进行所述物理设计布线，且d大于 a且大于或等于c。
具体地，假设在第一次物理设计布线过程中，给信号线和时钟线都设置了1的权重，即a＝b＝1。在第二次物理设计布线过程中，对违例信号线的权重设置为c来对违例信号线、其他信号线和时钟线重新进行物理设计布线，其中，c大于a，假设c为1.5，此时对时钟线的权重也可以与第一次物理布线过程中的不同，即从1变成2，d＝2大于a＝1且大于c＝1.5。也就是说，在第二次物理设计布线过程中除了提高违例信号线的权重，还进一步提高时钟线的权重使得其权重比违例信号线的权重还高，也就是说最优先满足时钟线的设计要求。当然d也可以取等于c的值，例如d＝c＝1.5。也就是说，在第二次物理设计布线过程中将违例信号线的权重和时钟线的权重设置为相同地高于普通信号线的权重，也就是说违例信号线和时钟线同等重要，都需要满足设计要求。
在一个实施例中，在a小于b的情况下，在第二次物理设计布线过程中，对违例信号线的权重设置为c来对违例信号线、其他信号线和时钟线重新进行物理设计布线，其中，c大于a且小于或等于b。
具体地，假设在第一次物理设计布线过程中，给信号线设置权重a＝1，对时钟线设置了b＝2的权重，即a<b，表示此时已经对时钟线设置了比信号线更高的权重来进行物理设计布线，此时的物理设计布线以及后续的时序违例应该是比较符合客观情况的，即，时钟线的权重通常应该更高，所以在第一次物理设计布线时就把时钟线的权重提高，可以客观地得出通常情况下违例的信号线。在第二次物理设计布线过程中，对违例信号线的权重设置为c来对违例信号线、其他信号线和时钟线重新进行物理设计布线，其中，c大于a 且小于或等于b。例如c也可以设置为2，即c>a且c＝b＝2，也就是说将违例信号线与时钟线同等重要地对待。例如c也可以设置为1.5，即，c>a且c<b，也就是说，时钟线的物理设计还是最重要的，而违例信号线的重要性比时钟线低，但仍然比普通信号线高。
在一个实施例中，在a小于b的情况下，在第二次物理设计布线过程中，对违例信号线的权重设置为c来对违例信号线、其他信号线和时钟线重新进行物理设计布线，其中，c大于a且大于b。
具体地，假设在第一次物理设计布线过程中，给信号线设置权重a＝1，对时钟线设置了b＝2的权重。在第二次物理设计布线过程中，对违例信号线的权重设置为c来对违例信号线、其他信号线和时钟线重新进行物理设计布线，其中，c大于a且大于b。例如c也可以设置为2.5，即c>a且c>b，也就是说将违例信号线比时钟线更重要地对待。如此，相比于时钟线和普通信号线，最优先满足违例信号线的设计要求。
注意，上述a、b、c、d为实数，当然也可以限定它们为正整数，只要能体现相互的大小关系来指示权重的高低即可。
传统的对于时钟线的特殊布线要求也可以用在具有高权重的违例信号线上。例如：
(1)时钟线避免与敏感信号线长距离平行布线；
(2)单层、双层或四层板时钟线要包地，包地均匀打过孔与地平面连接；
(3)时钟线建议过孔不超过两个，且避免在布线中间打过孔；
(4)时钟信号要有良好参考平面(参考平面是指信号路径下面的由参考路径以平面形式构成的平面，可以是地平面，也可以是直接电源平面)，如果布线较长，建议布内层、带状线布线；
(5)时钟线尽量布线宽度一致，保证布线阻抗匹配；
(6)差分时钟布线要同层、等长、布线间距一致，也就是要对称；
(7)差分时钟差分对中间避免出现任何布线；
(8)时钟线布线换层时，如果参考平面从一个地层换到另一个地层，在换层的过孔附近打接地过孔；
(9)时钟布线换层时，如果参考平面从电源平面换到地平面，在换层过孔附近加电容连接两个平面；
(10)时钟布线避免跨越参考平面分割；
(11)时钟布线如果不可避免跨越参考平面分割，如果跨越地平面分割，建议加跟随地线、地桥连接两个地平面；
(12)时钟布线跨越电源平面分割时，在跨越电源平面分割处加去耦合电容；
(13)晶体、晶振、时钟驱动，即时钟区域不要布其他无关走线。
当然，具体的布线规则也可以根据设计人员的经验来制定。总之，本申请通过提高违例信号线的权重，使得在如此重新布线后，可以对时钟线和违例的信号线用更好的布线方式，使得信号线的违例被消除或减轻，且满足芯片时序、面积等设计要求。
图2示出了根据本发明的实施例的一种集成电路物理设计布线和优化系统200的方框图。集成电路物理设计布线和优化系统200包括：处理器H1；存储介质H2，存储计算机可执行程序，包括计算机可执行代码，在被处理器 H1运行时执行如下步骤：在第一次物理设计布线过程中，通过将一个或多个信号线的权重设置为a且将一个或多个时钟线的权重设置为b来进行物理设计布线，其中a小于或等于b，其中线的权重越大，在物理设计布线过程中，对该线设置的线宽越大，且/或线之间的间距越大，且/或该线所处的布线层越高；提取在第一次物理设计布线过程中时序违例的违例信号线；在第二次物理设计布线过程中，对违例信号线的权重设置为c来对违例信号线、其他信号线和时钟线重新进行物理设计布线，其中，c大于a。
在一个实施例中，在a等于b的情况下，在第二次物理设计布线过程中，还对一个或多个时钟线的权重设置为d来进行所述物理设计布线，且d大于 a且大于或等于c。
在一个实施例中，在a小于b的情况下，在第二次物理设计布线过程中，对违例信号线的权重设置为c来对违例信号线、其他信号线和时钟线重新进行物理设计布线，其中，c大于a且小于或等于b。
在一个实施例中，在a小于b的情况下，在第二次物理设计布线过程中，对违例信号线的权重设置为c来对违例信号线、其他信号线和时钟线重新进行物理设计布线，其中，c大于a且大于b。
存储介质(H2)可以包括但不限于例如，随机存取存储器(RAM)、只读存储器(ROM)、快闪存储器、EPROM存储器、EEPROM存储器、寄存器、计算机存储介质(例如硬碟、软碟、固态硬盘、可移动碟、CD-ROM、DVD- ROM、蓝光盘等)。
除此之外，该计算机系统还可以包括数据总线(H3)、输入/输出(I/O) 总线(H4)，显示器(H5)以及输入/输出设备(H6)(例如，键盘、鼠标、扬声器等)等。
处理器(H1)可以通过I/O总线(H4)经由有线或无线网络(未示出) 与外部设备(H5、H6等)通信。
存储介质(H2)还可以存储至少一个计算机可执行指令，用于在由处理器(H1)运行时执行本技术所描述的实施例中的各个功能和/或方法的步骤。
在一个实施例中，该至少一个计算机可执行指令也可以被编译为或组成一种计算机可执行程序产品，其中所述一个或多个计算机可执行指令被处理器运行时执行本技术所描述的实施例中的各个功能和/或方法的步骤。
图3示出了根据本发明的实施例的一种集成电路物理设计布线和优化设备300，包括：第一布线装置301，在第一次物理设计布线过程中，通过将一个或多个信号线的权重设置为a且将一个或多个时钟线的权重设置为b来进行物理设计布线，其中a小于或等于b，其中线的权重越大，在物理设计布线过程中，对该线设置的线宽越大，且/或线之间的间距越大，且/或该线所处的布线层越高；提取装置302，提取在第一次物理设计布线过程中时序违例的违例信号线；第二布线装置303，在第二次物理设计布线过程中，对违例信号线的权重设置为c来对违例信号线、其他信号线和时钟线重新进行物理设计布线，其中，c大于a。
在一个实施例中，第二布线装置303被配置为在a等于b的情况下，在第二次物理设计布线过程中，还对一个或多个时钟线的权重设置为d来进行所述物理设计布线，且d大于a且大于或等于c。
在一个实施例中，第二布线装置303被配置为在a小于b的情况下，在第二次物理设计布线过程中，对违例信号线的权重设置为c来对违例信号线、其他信号线和时钟线重新进行物理设计布线，其中，c大于a且小于或等于b。
在一个实施例中，第二布线装置303被配置为在a小于b的情况下，在第二次物理设计布线过程中，对违例信号线的权重设置为c来对违例信号线、其他信号线和时钟线重新进行物理设计布线，其中，c大于a且大于b。
本方案提出两次物理设计布线方式，在第一次物理设计布线完成后，进行时序分析，提取时序违反路径里的信号线，然后在第二次物理设计布线时，将违例的信号线和时钟线一起进行特殊设置，例如双倍线宽，双倍间距、最高布线层等。这样重新布线后，可以对时钟线和违例的信号线用更好的布线方式，使得信号线的违例被消除或减轻，且满足芯片时序、面积等设计要求。
当然，上述的具体实施例仅是例子而非限制，且本领域技术人员可以根据本发明的构思从上述分开描述的各个实施例中合并和组合一些步骤和装置来实现本发明的效果，这种合并和组合而成的实施例也被包括在本发明中，在此不一一描述这种合并和组合。
注意，在本公开中提及的优点、优势、效果等仅是示例而非限制，不能认为这些优点、优势、效果等是本发明的各个实施例必须具备的。另外，上述公开的具体细节仅是为了示例的作用和便于理解的作用，而非限制，上述细节并不限制本发明为必须采用上述具体的细节来实现。
本公开中涉及的器件、装置、设备、系统的方框图仅作为例示性的例子并且不意图要求或暗示必须按照方框图示出的方式进行连接、布置、配置。如本领域技术人员将认识到的，可以按任意方式连接、布置、配置这些器件、装置、设备、系统。诸如“包括”、“包含”、“具有”等等的词语是开放性词汇，指“包括但不限于”，且可与其互换使用。这里所使用的词汇“或”和“和”指词汇“和/或”，且可与其互换使用，除非上下文明确指示不是如此。这里所使用的词汇“诸如”指词组“诸如但不限于”，且可与其互换使用。
本公开中的步骤流程图以及以上方法描述仅作为例示性的例子并且不意图要求或暗示必须按照给出的顺序进行各个实施例的步骤。如本领域技术人员将认识到的，可以按任意顺序进行以上实施例中的步骤的顺序。诸如“其后”、“然后”、“接下来”等等的词语不意图限制步骤的顺序；这些词语仅用于引导读者通读这些方法的描述。此外，例如使用冠词“一个”、“一”或者“该”对于单数的要素的任何引用不被解释为将该要素限制为单数。
另外，本文中的各个实施例中的步骤和装置并非仅限定于某个实施例中实行，事实上，可以根据本发明的概念来结合本文中的各个实施例中相关的部分步骤和部分装置以构思新的实施例，而这些新的实施例也包括在本发明的范围内。
以上描述的方法的各个操作可以通过能够进行相应的功能的任何适当的手段而进行。该手段可以包括各种硬件和/或软件组件和/或模块，包括但不限于硬件的电路、专用集成电路(ASIC)或处理器。
可以利用被设计用于进行在此描述的功能的通用处理器、数字信号处理器(DSP)、ASIC、场可编程门阵列信号(FPGA)或其他可编程逻辑器件(PLD)、离散门或晶体管逻辑、离散的硬件组件或者其任意组合而实现或进行描述的各个例示的逻辑块、模块和电路。通用处理器可以是微处理器，但是作为替换，该处理器可以是任何商业上可获得的处理器、控制器、微控制器或状态机。处理器还可以实现为计算设备的组合，例如DSP和微处理器的组合，多个微处理器、与DSP核协作的微处理器或任何其他这样的配置。
结合本公开描述的方法或算法的步骤可以直接嵌入在硬件中、处理器执行的软件模块中或者这两种的组合中。软件模块可以存在于任何形式的有形存储介质中。可以使用的存储介质的一些例子包括随机存取存储器(RAM)、只读存储器(ROM)、快闪存储器、EPROM存储器、EEPROM存储器、寄存器、硬碟、可移动碟、CD-ROM等。存储介质可以耦接到处理器以便该处理器可以从该存储介质读取信息以及向该存储介质写信息。在替换方式中，存储介质可以与处理器是整体的。软件模块可以是单个指令或者许多指令，并且可以分布在几个不同的代码段上、不同的程序之间以及跨过多个存储介质。
在此公开的方法包括用于实现描述的方法的动作。方法和/或动作可以彼此互换而不脱离权利要求的范围。换句话说，除非指定了动作的具体顺序，否则可以修改具体动作的顺序和/或使用而不脱离权利要求的范围。
上述功能可以按硬件、软件、固件或其任意组合而实现。如果以软件实现，功能可以作为指令存储在切实的计算机可读介质上。存储介质可以是可以由计算机访问的任何可用的切实介质。通过例子而不是限制，这样的计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其他光碟存储、磁碟存储或其他磁存储器件或者可以用于携带或存储指令或数据结构形式的期望的程序代码并且可以由计算机访问的任何其他切实介质。如在此使用的，碟(disk)和盘(disc)包括紧凑盘(CD)、激光盘、光盘、数字通用盘(DVD)、软碟和蓝光盘，其中碟通常磁地再现数据，而盘利用激光光学地再现数据。
因此，计算机程序产品可以进行在此给出的操作。例如，这样的计算机程序产品可以是具有有形存储(和/或编码)在其上的指令的计算机可读的有形介质，该指令可由处理器执行以进行在此描述的操作。计算机程序产品可以包括包装的材料。
软件或指令也可以通过传输介质而传输。例如，可以使用诸如同轴电缆、光纤光缆、双绞线、数字订户线(DSL)或诸如红外、无线电或微波的无线技术的传输介质从网站、服务器或者其他远程源传输软件。
此外，用于进行在此描述的方法和技术的模块和/或其他适当的手段可以在适当时由用户终端和/或基站下载和/或其他方式获得。例如，这样的设备可以耦接到服务器以促进用于进行在此描述的方法的手段的传送。或者，在此描述的各种方法可以经由存储部件(例如RAM、ROM、诸如CD或软碟等的物理存储介质)提供，以便用户终端和/或基站可以在耦接到该设备或者向该设备提供存储部件时获得各种方法。此外，可以利用用于将在此描述的方法和技术提供给设备的任何其他适当的技术。
其他例子和实现方式在本公开和所附权利要求的范围和精神内。例如，由于软件的本质，以上描述的功能可以使用由处理器、硬件、固件、硬连线或这些的任意的组合执行的软件实现。实现功能的特征也可以物理地位于各个位置，包括被分发以便功能的部分在不同的物理位置处实现。而且，如在此使用的，包括在权利要求中使用的，在以“至少一个”开始的项的列举中使用的“或”指示分离的列举，以便例如“A、B或C的至少一个”的列举意味着 A或B或C，或AB或AC或BC，或ABC(即A和B和C)。此外，措辞“示例的”不意味着描述的例子是优选的或者比其他例子更好。
可以不脱离由所附权利要求定义的教导的技术而进行对在此描述的技术的各种改变、替换和更改。此外，本公开的权利要求的范围不限于以上描述的处理、机器、制造、事件的组成、手段、方法和动作的具体方面。可以利用与在此描述的相应方面进行基本相同的功能或者实现基本相同的结果的当前存在的或者稍后要开发的处理、机器、制造、事件的组成、手段、方法或动作。因而，所附权利要求包括在其范围内的这样的处理、机器、制造、事件的组成、手段、方法或动作。
提供所公开的方面的以上描述以使本领域的任何技术人员能够做出或者使用本发明。对这些方面的各种修改对于本领域技术人员而言是非常显而易见的，并且在此定义的一般原理可以应用于其他方面而不脱离本发明的范围。因此，本发明不意图被限制到在此示出的方面，而是按照与在此公开的原理和新颖的特征一致的最宽范围。
为了例示和描述的目的已经给出了以上描述。此外，此描述不意图将本发明的实施例限制到在此公开的形式。尽管以上已经讨论了多个示例方面和实施例，但是本领域技术人员将认识到其某些变型、修改、改变、添加和子组合。

Claims (10)

1.一种集成电路物理设计布线和优化方法，包括：
在第一次物理设计布线过程中，通过将一个或多个信号线的权重设置为a且将一个或多个时钟线的权重设置为b来进行物理设计布线，其中a小于或等于b，其中线的权重越大，在物理设计布线过程中，对该线设置的线宽越大，且/或线之间的间距越大，且/或该线所处的布线层越高；
提取在第一次物理设计布线过程中时序违例的违例信号线；
在第二次物理设计布线过程中，对违例信号线的权重设置为c来对违例信号线、所述一个或多个信号线中除了违例信号线以外的其他信号线和时钟线重新进行物理设计布线，其中，c大于a。
2.根据权利要求1所述的方法，其中，在a等于b的情况下，在第二次物理设计布线过程中，还对一个或多个时钟线的权重设置为d来进行所述物理设计布线，且d大于a且大于或等于c。
3.根据权利要求1所述的方法，其中在a小于b的情况下，在第二次物理设计布线过程中，对违例信号线的权重设置为c来对违例信号线、其他信号线和时钟线重新进行物理设计布线，其中，c大于a且小于或等于b。
4.根据权利要求1所述的方法，其中在a小于b的情况下，在第二次物理设计布线过程中，对违例信号线的权重设置为c来对违例信号线、其他信号线和时钟线重新进行物理设计布线，其中，c大于a且大于b。
5.一种集成电路物理设计布线和优化系统，包括：
处理器；
存储介质，存储计算机可执行程序，包括计算机可执行代码，在被处理器运行时执行如下步骤：
在第一次物理设计布线过程中，通过将一个或多个信号线的权重设置为a且将一个或多个时钟线的权重设置为b来进行物理设计布线，其中a小于或等于b，其中线的权重越大，在物理设计布线过程中，对该线设置的线宽越大，且/或线之间的间距越大，且/或该线所处的布线层越高；
提取在第一次物理设计布线过程中时序违例的违例信号线；
在第二次物理设计布线过程中，对违例信号线的权重设置为c来对违例信号线、所述一个或多个信号线中除了违例信号线以外的其他信号线和时钟线重新进行物理设计布线，其中，c大于a。
6.根据权利要求5所述的系统，其中，在a等于b的情况下，在第二次物理设计布线过程中，还对一个或多个时钟线的权重设置为d来进行所述物理设计布线，且d大于a且大于或等于c。
7.根据权利要求5所述的系统，其中在a小于b的情况下，在第二次物理设计布线过程中，对违例信号线的权重设置为c来对违例信号线、其他信号线和时钟线重新进行物理设计布线，其中，c大于a且小于或等于b。
8.根据权利要求5所述的系统，其中在a小于b的情况下，在第二次物理设计布线过程中，对违例信号线的权重设置为c来对违例信号线、其他信号线和时钟线重新进行物理设计布线，其中，c大于a且大于b。
9.一种集成电路物理设计布线和优化设备，包括：
第一布线装置，在第一次物理设计布线过程中，通过将一个或多个信号线的权重设置为a且将一个或多个时钟线的权重设置为b来进行物理设计布线，其中a小于或等于b，其中线的权重越大，在物理设计布线过程中，对该线设置的线宽越大，且/或线之间的间距越大，且/或该线所处的布线层越高；
提取装置，提取在第一次物理设计布线过程中时序违例的违例信号线；
第二布线装置，在第二次物理设计布线过程中，对违例信号线的权重设置为c来对违例信号线、所述一个或多个信号线中除了违例信号线以外的其他信号线和时钟线重新进行物理设计布线，其中，c大于a。
10.一种计算机可读介质，存储计算机可执行程序，包括计算机可执行代码，在被处理器运行时执行如权利要求1-4中任一的方法。
CN202110343384.7A 2021-03-30 2021-03-30 物理设计布线和优化方法、系统、设备和介质 Active CN112906339B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110343384.7A CN112906339B (zh) 2021-03-30 2021-03-30 物理设计布线和优化方法、系统、设备和介质
EP22165160.7A EP4068144A3 (en) 2021-03-30 2022-03-29 Method, system, apparatus, medium, and program for physical design wiring and optimization
US17/708,483 US12373629B2 (en) 2021-03-30 2022-03-30 Method, system, apparatus, medium, and program for physical design wiring and optimization

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110343384.7A CN112906339B (zh) 2021-03-30 2021-03-30 物理设计布线和优化方法、系统、设备和介质

Publications (2)

Publication Number Publication Date
CN112906339A CN112906339A (zh) 2021-06-04
CN112906339B true CN112906339B (zh) 2022-12-16

Family

ID=76109515

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110343384.7A Active CN112906339B (zh) 2021-03-30 2021-03-30 物理设计布线和优化方法、系统、设备和介质

Country Status (3)

Country Link
US (1) US12373629B2 (zh)
EP (1) EP4068144A3 (zh)
CN (1) CN112906339B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117272915B (zh) * 2023-11-17 2024-02-27 飞腾信息技术有限公司 一种集成电路设计方法、设计装置和相关设备
CN120579507A (zh) * 2025-05-22 2025-09-02 邓建儒 一种时钟绕线的优化布线方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004288206A (ja) * 2004-05-10 2004-10-14 Matsushita Electric Ind Co Ltd 半導体集積回路装置の設計方法
JP2005301799A (ja) * 2004-04-14 2005-10-27 Matsushita Electric Ind Co Ltd 半導体集積回路のレイアウト修正方法
CN112084742A (zh) * 2019-06-14 2020-12-15 瑞昱半导体股份有限公司 集成电路设计方法与其非瞬时计算机可读介质

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1173443A (ja) * 1997-08-29 1999-03-16 Fujitsu Ltd プリント配線板のパターン設計処理方法
TW518503B (en) * 2001-08-21 2003-01-21 Via Tech Inc Chip set to support plural types of CPUs and the wiring method thereof
US8095903B2 (en) * 2004-06-01 2012-01-10 Pulsic Limited Automatically routing nets with variable spacing
JP5097501B2 (ja) * 2007-10-18 2012-12-12 株式会社日立製作所 半導体集積回路装置の製造方法
US9280614B1 (en) * 2012-11-30 2016-03-08 Cadence Design Systems, Inc. Methods, systems, and apparatus for clock topology planning with reduced power consumption
US9760672B1 (en) * 2014-12-22 2017-09-12 Qualcomm Incorporated Circuitry and method for critical path timing speculation to enable process variation compensation via voltage scaling
US9767239B1 (en) * 2016-10-20 2017-09-19 International Business Machines Corporation Timing optimization driven by statistical sensitivites
CN110457849B (zh) * 2019-08-19 2023-07-07 中国科学院微电子研究所 一种可配置的数字集成电路设计方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005301799A (ja) * 2004-04-14 2005-10-27 Matsushita Electric Ind Co Ltd 半導体集積回路のレイアウト修正方法
JP2004288206A (ja) * 2004-05-10 2004-10-14 Matsushita Electric Ind Co Ltd 半導体集積回路装置の設計方法
CN112084742A (zh) * 2019-06-14 2020-12-15 瑞昱半导体股份有限公司 集成电路设计方法与其非瞬时计算机可读介质

Also Published As

Publication number Publication date
EP4068144A3 (en) 2022-11-09
CN112906339A (zh) 2021-06-04
US20220318478A1 (en) 2022-10-06
EP4068144A2 (en) 2022-10-05
US12373629B2 (en) 2025-07-29

Similar Documents

Publication Publication Date Title
CN102799698B (zh) 一种用于专用集成电路的时钟树规划的方法和系统
CN105359149B (zh) 双重结构的时钟树综合(cts)
US20100199244A1 (en) Formal Verification Of Clock Domain Crossings
CN104657537B (zh) 设计基于鳍式场效应晶体管（finfet）的电路的方法及其实施系统
US10318684B2 (en) Network flow based framework for clock tree optimization
CN101849235A (zh) 用于存储器抽象以及用于使用该存储器抽象进行字级网表简化及其验证的方法和设备
US9672306B2 (en) Preparing engineering change orders for physical design using boolean equivalence checking tools
CN104969226B (zh) 跨管线的时序瓶颈分析以利用有用偏差引导优化
CN116578451A (zh) 减少由于电压降而导致的违例的方法、系统、设备、介质
US9038009B2 (en) Early design cycle optimization
US12373629B2 (en) Method, system, apparatus, medium, and program for physical design wiring and optimization
US9064081B1 (en) Generating database for cells routable in pin layer
JP4918934B2 (ja) 半導体集積回路の遅延解析装置及び遅延解析方法並びにそのプログラム
CN114841104A (zh) 时序优化电路和方法、芯片及电子设备
Lee et al. Contango: Integrated optimization of SoC clock networks
US7346862B2 (en) Method and apparatus for optimizing a logic network in a digital circuit
CN119830841A (zh) 功耗分析工具的引脚电容动态估算方法、装置、设备及存储介质
CN114117980B (zh) 芯片设计方法、芯片设计模块、电子设备和介质
CN120951918A (zh) 片上系统设计方法及装置、片上系统、电子设备
CN119150786B (zh) 基于晶体管层设计提升集成电路效能的设计方法、系统及介质
Siang et al. An automated clock distribution topology in SoC designs
Shang et al. Study on crosstalk fault model and testing for SoC inter-core interconnects
Uttam et al. Block-Level Physical Design and Implementation of an RF IP for Bluetooth Applications
Tsai Performance Evaluation for Stacked-Layer Data Bus Based on Isolated Unit-Size Repeater Insertion
Tuuna et al. Analytical model for crosstalk and intersymbol interference in point-to-point buses

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: No.5 building, Xin'an venture Plaza, marine high tech Development Zone, Binhai New Area, Tianjin, 300450

Applicant after: Feiteng Information Technology Co.,Ltd.

Address before: No.5 building, Xin'an venture Plaza, marine high tech Development Zone, Binhai New Area, Tianjin, 300450

Applicant before: TIANJIN FEITENG INFORMATION TECHNOLOGY Co.,Ltd.

GR01 Patent grant
GR01 Patent grant