CN114709253B - 一种阳极集成肖特基超势垒辅助栅的逆导型绝缘栅双极型晶体管 - Google Patents

一种阳极集成肖特基超势垒辅助栅的逆导型绝缘栅双极型晶体管 Download PDF

Info

Publication number
CN114709253B
CN114709253B CN202210330190.8A CN202210330190A CN114709253B CN 114709253 B CN114709253 B CN 114709253B CN 202210330190 A CN202210330190 A CN 202210330190A CN 114709253 B CN114709253 B CN 114709253B
Authority
CN
China
Prior art keywords
anode
region
conductivity type
covers
cathode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210330190.8A
Other languages
English (en)
Other versions
CN114709253A (zh
Inventor
陈文锁
简鹏
王玉莹
张澳航
李剑
廖瑞金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing University
Original Assignee
Chongqing University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing University filed Critical Chongqing University
Priority to CN202210330190.8A priority Critical patent/CN114709253B/zh
Publication of CN114709253A publication Critical patent/CN114709253A/zh
Application granted granted Critical
Publication of CN114709253B publication Critical patent/CN114709253B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Abstract

本发明公开一种阳极集成肖特基超势垒辅助栅的逆导型绝缘栅双极型晶体管，包括阳极接触区(1)、重掺杂第二导电类型阳极区(2)、第一导电类型阳极缓冲区(3)、第一导电类型漂移区(4)、第二导电类型阴极阱区(5)、重掺杂第一导电类型阴极区(6)、重掺杂第二导电类型阴极区(7)、阴极接触区(8)、栅极介质层(9)、栅极接触区(10)、阳极辅助栅介质层(13)、阳极辅助栅接触区(14)和阳极肖特基接触区(15)；本发明可以消除器件导通时的负阻效应，提高器件的工作稳定性，获得更好的导通态损耗与关断态损耗之间的折衷关系；实现器件的逆向导通能力。

Description

一种阳极集成肖特基超势垒辅助栅的逆导型绝缘栅双极型晶 体管
技术领域
本发明涉及半导体电力电子器件技术领域中的电导调制型高压功率器件领域，具体是一种阳极集成肖特基超势垒辅助栅的逆导型绝缘栅双极型晶体管。
背景技术
绝缘栅双极型晶体管(IGBT：LateralInsulatedGateBipolarTransistor)具有驱动简单，电流能力大，耐压能力高的优点，但是其关断速度远比双扩散金属-氧化物-半导体效应晶体管(DMOS，Double-diffusedMOSFET)的关断速度慢，导致其开关损耗较大，这影响了缘栅双极性晶体管在电力电子系统中的应用。
提高IGBT器件关断速度从而减小开关损耗的方法主要有三类：
一是降低漂移区内非平衡载流子的寿命，增加复合速率，以提高关断速度。事实上降低漂移区内非平衡载流子寿命的同时，其非平衡载流子总数也会减小，这将导致导通电阻增大，所以这种方法存在关断速度与导通电阻之间的折衷问题；
二是控制从阳极到漂移区的少数载流子注入水平，以达到导通电阻和关断时间的折衷；
三是在阳极区提供非平衡载流子抽出通道，在关断时迅速减少漂移区内非平衡载流子的总数，以提高器件的关断速度。非平衡载流子抽出通道的结构通常会影响少数载流子注入效率，即影响导通时漂移区内非平衡载流子总数，从而影响导通电阻。并且，在器件正向开启过程中，由于载流子从DMOS导通模式向IGBT导通模式的转换，导通过程中容易出现负阻效应。
针对通过在阳极区提供非平衡载流子抽出通道来提高IGBT器件关断速度的方法，现有技术中比较典型的器件结构包括如图1所示的常规阳极短路结构、如图2所示的阳极辅助栅、如图3所示的集成超势垒整流器阳极结构、如图4所示的自驱动阳极辅助栅结构等。现有结构中要么器件正向导通能力弱，要么需要复杂的外部驱动电路，要么不能实现逆向导通性能，此外，导通态损耗和关断态损耗之间的折中关系也需要进一步优化。
发明内容
本发明的目的是提供一种阳极集成肖特基超势垒辅助栅的逆导型绝缘栅双极型晶体管，包括阳极接触区、重掺杂第二导电类型阳极区、第一导电类型阳极缓冲区、第一导电类型漂移区、第二导电类型阴极阱区、重掺杂第一导电类型阴极区、重掺杂第二导电类型阴极区、阴极接触区、栅极介质层、栅极接触区、阳极辅助栅介质层、阳极辅助栅接触区和阳极肖特基接触区。
所述第一导电类型漂移区覆盖于第一导电类型阳极缓冲区之上。
所述第二导电类型阴极阱区覆盖于第一导电类型漂移区之上。
所述重掺杂第一导电类型阴极区和重掺杂第二导电类型阴极区覆盖于第二导电类型阴极阱区之上。
所述阴极接触区覆盖于重掺杂第二导电类型阴极区之上。
所述栅极介质层覆盖于第二导电类型阴极阱区之上。
所述栅极接触区覆盖于栅极介质层之上。
所述重掺杂第二导电类型阳极区覆盖于第一导电类型阳极缓冲区之下。
所述阳极辅助栅介质层覆盖于第一导电类型阳极缓冲区之下的部分表面。所述阳极辅助栅接触区覆盖于阳极辅助栅介质层之下。
所述阳极接触区覆盖于第二导电类型阳极区之下。
所述阳极肖特基接触区覆盖于阳极辅助栅接触区之下，所述阳极肖特基接触区还覆盖于第一导电类型阳极缓冲区之下的部分表面。
所述阳极接触区和阳极肖特基接触区共同引出阳极电极。
所述阳极接触区和阳极肖特基接触区并列间隔排布。
所述第二导电类型阴极阱区覆盖于第一导电类型漂移区之上的部分表面。
所述重掺杂第一导电类型阴极区和重掺杂第二导电类型阴极区覆盖于第二导电类型阴极阱区之上的部分表面。
所述阴极接触区还覆盖于重掺杂第一导电类型阴极区之上的部分表面。
所述栅极介质层还覆盖于重掺杂第一导电类型阴极区之上的部分表面和第一导电类型漂移区之上的部分表面。
所述栅极介质层覆盖于第二导电类型阴极阱区之上的部分表面。
所述重掺杂第二导电类型阳极区覆盖于第一导电类型阳极缓冲区之下的部分表面。
优选的，所述阳极接触区和阳极肖特基接触区彼此接触。
优选的，所述阳极接触区和阳极肖特基接触区彼此不接触。
一种阳极集成肖特基超势垒辅助栅的逆导型绝缘栅双极型晶体管，包括阳极接触区、重掺杂第二导电类型阳极区、第一导电类型阳极缓冲区、第一导电类型漂移区、第二导电类型阴极阱区、重掺杂第一导电类型阴极区、重掺杂第二导电类型阴极区、阴极接触区、栅极介质层、栅极接触区、阳极辅助栅介质层和阳极肖特基接触区。
所述第一导电类型漂移区覆盖于第一导电类型阳极缓冲区之上。
所述第二导电类型阴极阱区覆盖于第一导电类型漂移区之上。
所述重掺杂第一导电类型阴极区和重掺杂第二导电类型阴极区覆盖于第二导电类型阴极阱区之上。
所述阴极接触区覆盖于重掺杂第二导电类型阴极区之上。
所述栅极介质层覆盖于第二导电类型阴极阱区之上。
所述栅极接触区覆盖于栅极介质层之上。
所述重掺杂第二导电类型阳极区覆盖于第一导电类型阳极缓冲区之下。
所述阳极辅助栅介质层覆盖于第一导电类型阳极缓冲区之下的部分表面。
所述阳极接触区覆盖于第二导电类型阳极区之下。
所述阳极肖特基接触区覆盖于阳极辅助栅介质层之下，所述阳极肖特基接触区还覆盖于第一导电类型阳极缓冲区之下的部分表面。
所述阳极接触区和阳极肖特基接触区共同引出阳极电极。
所述阳极接触区和阳极肖特基接触区并列间隔排布。
所述第二导电类型阴极阱区覆盖于第一导电类型漂移区之上的部分表面。
所述重掺杂第一导电类型阴极区和重掺杂第二导电类型阴极区覆盖于第二导电类型阴极阱区之上的部分表面。
所述阴极接触区还覆盖于重掺杂第一导电类型阴极区之上的部分表面。
所述栅极介质层还覆盖于重掺杂第一导电类型阴极区之上的部分表面和第一导电类型漂移区之上的部分表面。
所述栅极介质层覆盖于第二导电类型阴极阱区之上的部分表面。
所述重掺杂第二导电类型阳极区覆盖于第一导电类型阳极缓冲区之下的部分表面。
优选的，所述阳极接触区和阳极肖特基接触区彼此接触。
优选的，所述阳极接触区和阳极肖特基接触区彼此不接触。
本发明的技术效果是毋庸置疑的，本发明具有以下优点：
1)所述阳极集成肖特基超势垒辅助栅的绝缘栅双极型晶体管采用阳极集成肖特基超势垒自驱动辅助栅的设计结构；
2)与现有技术中的常规短路阳极IGBT器件、辅助栅极阳极IGBT器件、集成超势垒整流器阳极IGBT器件、自驱动阳极辅助栅IGBT器件等相比，阳极集成肖特基超势垒辅助栅的绝缘栅双极型晶体管在保证器件较小的关断时间的前提下，可以消除器件导通时的负阻效应，提高器件的工作稳定性，获得更好的导通态损耗与关断态损耗之间的折衷关系；实现器件的逆向导通能力；并且，所述阳极集成肖特基超势垒辅助栅结构采用自驱动设计，能够消除常规辅助栅极阳极结构对额外驱动电路的要求。
3)本发明所述阳极集成肖特基超势垒辅助栅的绝缘栅双极型晶体管采用阳极集成肖特基超势垒自驱动辅助栅的设计结构，在保证器件较小的关断时间的前提下，可以消除器件导通时的负阻效应，提高器件的工作稳定性，获得更好的导通态损耗与关断态损耗之间的折衷关系；实现器件的逆向导通能力；并且，所述阳极集成肖特基超势垒辅助栅结构采用自驱动设计，能够消除常规辅助栅极阳极结构对额外驱动电路的要求。
附图说明
图1为现有技术中短路阳极器件的结构示意图；
图2为现有技术中辅助栅阳极器件的结构示意图；
图3为现有技术中集成超势垒整流器阳极器件的结构示意图；
图4为现有技术中自驱动阳极辅助栅器件的结构示意图；
图5为本发明提供的IGBT器件的实施例3结构示意图；
图6为本发明提供的IGBT器件的实施例4结构意图；
图7为本发明提供的IGBT器件的实施例5结构示意图；
图8为本发明提供的IGBT器件的实施例6结构示意图；
图中：阳极接触区1、重掺杂第二导电类型阳极区2、第一导电类型阳极缓冲区3、第一导电类型漂移区4、第二导电类型阴极阱区5、重掺杂第一导电类型阴极区6、重掺杂第二导电类型阴极区7、阴极接触区8、栅极介质层9、栅极接触区10、第二导电类型阳极阱区11、重掺杂第一导电类型阳极区12、阳极辅助栅介质层13、阳极辅助栅接触区14和阳极肖特基接触区15。
具体实施方式
下面结合实施例对本发明作进一步说明，但不应该理解为本发明上述主题范围仅限于下述实施例。在不脱离本发明上述技术思想的情况下，根据本领域普通技术知识和惯用手段，做出各种替换和变更，均应包括在本发明的保护范围内。
实施例1：
一种阳极集成肖特基超势垒辅助栅的逆导型绝缘栅双极型晶体管，包括阳极接触区1、重掺杂第二导电类型阳极区2、第一导电类型阳极缓冲区3、第一导电类型漂移区4、第二导电类型阴极阱区5、重掺杂第一导电类型阴极区6、重掺杂第二导电类型阴极区7、阴极接触区8、栅极介质层9、栅极接触区10、阳极辅助栅介质层13、阳极辅助栅接触区14和阳极肖特基接触区15。
所述第一导电类型漂移区4覆盖于第一导电类型阳极缓冲区3之上。
所述第二导电类型阴极阱区5覆盖于第一导电类型漂移区4之上。
所述重掺杂第一导电类型阴极区6和重掺杂第二导电类型阴极区7覆盖于第二导电类型阴极阱区5之上。
所述阴极接触区8覆盖于重掺杂第二导电类型阴极区7之上。
所述栅极介质层9覆盖于第二导电类型阴极阱区5之上。
所述栅极接触区10覆盖于栅极介质层9之上。
所述重掺杂第二导电类型阳极区2覆盖于第一导电类型阳极缓冲区3之下。
所述阳极辅助栅介质层13覆盖于第一导电类型阳极缓冲区3之下的部分表面。所述阳极辅助栅接触区14覆盖于阳极辅助栅介质层13之下。
所述阳极接触区1覆盖于第二导电类型阳极区2之下。
所述阳极肖特基接触区15覆盖于阳极辅助栅接触区14之下，所述阳极肖特基接触区15还覆盖于第一导电类型阳极缓冲区3之下的部分表面。
所述阳极接触区1和阳极肖特基接触区15共同引出阳极电极。
所述阳极接触区1和阳极肖特基接触区15并列间隔排布。
所述第二导电类型阴极阱区5覆盖于第一导电类型漂移区4之上的部分表面。
所述重掺杂第一导电类型阴极区6和重掺杂第二导电类型阴极区7覆盖于第二导电类型阴极阱区5之上的部分表面。
所述阴极接触区8还覆盖于重掺杂第一导电类型阴极区6之上的部分表面。
所述栅极介质层9还覆盖于重掺杂第一导电类型阴极区6之上的部分表面和第一导电类型漂移区4之上的部分表面。
所述栅极介质层9覆盖于第二导电类型阴极阱区5之上的部分表面。
所述重掺杂第二导电类型阳极区2覆盖于第一导电类型阳极缓冲区3之下的部分表面。
所述阳极接触区1和阳极肖特基接触区15彼此接触。
实施例2：
一种阳极集成肖特基超势垒辅助栅的逆导型绝缘栅双极型晶体管，包括阳极接触区1、重掺杂第二导电类型阳极区2、第一导电类型阳极缓冲区3、第一导电类型漂移区4、第二导电类型阴极阱区5、重掺杂第一导电类型阴极区6、重掺杂第二导电类型阴极区7、阴极接触区8、栅极介质层9、栅极接触区10、阳极辅助栅介质层13和阳极肖特基接触区15。
所述第一导电类型漂移区4覆盖于第一导电类型阳极缓冲区3之上。
所述第二导电类型阴极阱区5覆盖于第一导电类型漂移区4之上。
所述重掺杂第一导电类型阴极区6和重掺杂第二导电类型阴极区7覆盖于第二导电类型阴极阱区5之上。
所述阴极接触区8覆盖于重掺杂第二导电类型阴极区7之上。
所述栅极介质层9覆盖于第二导电类型阴极阱区5之上。
所述栅极接触区10覆盖于栅极介质层9之上。
所述重掺杂第二导电类型阳极区2覆盖于第一导电类型阳极缓冲区3之下。
所述阳极辅助栅介质层13覆盖于第一导电类型阳极缓冲区3之下的部分表面。
所述阳极接触区1覆盖于第二导电类型阳极区2之下。
所述阳极肖特基接触区15覆盖于阳极辅助栅介质层13之下，所述阳极肖特基接触区15还覆盖于第一导电类型阳极缓冲区3之下的部分表面。
所述阳极接触区1和阳极肖特基接触区15共同引出阳极电极。
所述阳极接触区1和阳极肖特基接触区15并列间隔排布。
所述第二导电类型阴极阱区5覆盖于第一导电类型漂移区4之上的部分表面。
所述重掺杂第一导电类型阴极区6和重掺杂第二导电类型阴极区7覆盖于第二导电类型阴极阱区5之上的部分表面。
所述阴极接触区8还覆盖于重掺杂第一导电类型阴极区6之上的部分表面。
所述栅极介质层9还覆盖于重掺杂第一导电类型阴极区6之上的部分表面和第一导电类型漂移区4之上的部分表面。
所述栅极介质层9覆盖于第二导电类型阴极阱区5之上的部分表面。
所述重掺杂第二导电类型阳极区2覆盖于第一导电类型阳极缓冲区3之下的部分表面。
所述阳极接触区1和阳极肖特基接触区15彼此不接触。
实施例3：
选择第一导电类型为N型，第二导电类型为P型。
如图5所示，一种阳极集成肖特基超势垒辅助栅的逆导型绝缘栅双极型晶体管，包括阳极接触区1、阳极P+区2、N型缓冲区3、N型漂移区4、P型阴极阱区5、阴极N+区6、阴极P+区7、阴极接触区8、栅极介质层9、栅极接触区10、阳极辅助栅介质层13、阳极辅助栅接触区14和阳极肖特基接触区15；
所述N型漂移区4覆盖于N型缓冲区3之上；
所述P型阴极阱区5覆盖于N型漂移区4之上的部分表面；所述阴极N+区6和阴极P+区7覆盖于P型阴极阱区5之上的部分表面；所述阴极接触区8覆盖于阴极P+区7之上，所述阴极接触区8还覆盖于阴极N+区6之上的部分表面；
所述栅极介质层9覆盖于P型阴极阱区5之上的部分表面，所述栅极介质层9还覆盖于阴极N+区6之上的部分表面和N型漂移区4之上的部分表面；所述栅极接触区10覆盖于栅极介质层9之上；
所述阳极P+区2覆盖于N型缓冲区3之下的部分表面；
所述阳极辅助栅介质层13覆盖于N型缓冲区3之下的部分表面；所述阳极辅助栅接触区14覆盖于阳极辅助栅介质层13之下；
所述阳极接触区1覆盖于阳极P+区2之下；所述阳极肖特基接触区15覆盖于阳极辅助栅接触区14之下，所述阳极肖特基接触区15还覆盖于N型缓冲区3之下的部分表面；所述阳极接触区1和阳极肖特基接触区15共同引出阳极电极；
所述阳极接触区1和阳极肖特基接触区15并列间隔排布；所述阳极接触区1和阳极肖特基接触区15彼此接触。
本实施例给出的阳极集成肖特基超势垒辅助栅的绝缘栅双极型晶体管，在保证器件较小的关断时间的前提下，可以消除器件导通时的负阻效应，提高器件的工作稳定性，获得更好的导通态损耗与关断态损耗之间的折衷关系；实现器件的逆向导通能力；并且，所述阳极集成肖特基超势垒辅助栅结构采用自驱动设计，能够消除常规辅助栅极阳极结构对额外驱动电路的要求。
实施例4：
选择第一导电类型为N型，第二导电类型为P型。
如图6所示，一种阳极集成肖特基超势垒辅助栅的逆导型绝缘栅双极型晶体管，包括阳极接触区1、阳极P+区2、N型缓冲区3、N型漂移区4、P型阴极阱区5、阴极N+区6、阴极P+区7、阴极接触区8、栅极介质层9、栅极接触区10、阳极辅助栅介质层13、阳极辅助栅接触区14和阳极肖特基接触区15；
所述N型漂移区4覆盖于N型缓冲区3之上；
所述P型阴极阱区5覆盖于N型漂移区4之上的部分表面；所述阴极N+区6和阴极P+区7覆盖于P型阴极阱区5之上的部分表面；所述阴极接触区8覆盖于阴极P+区7之上，所述阴极接触区8还覆盖于阴极N+区6之上的部分表面；
所述栅极介质层9覆盖于P型阴极阱区5之上的部分表面，所述栅极介质层9还覆盖于阴极N+区6之上的部分表面和N型漂移区4之上的部分表面；所述栅极接触区10覆盖于栅极介质层9之上；
所述阳极P+区2覆盖于N型缓冲区3之下的部分表面；
所述阳极辅助栅介质层13覆盖于N型缓冲区3之下的部分表面；所述阳极辅助栅接触区14覆盖于阳极辅助栅介质层13之下；
所述阳极接触区1覆盖于阳极P+区2之下；所述阳极肖特基接触区15覆盖于阳极辅助栅接触区14之下，所述阳极肖特基接触区15还覆盖于N型缓冲区3之下的部分表面；所述阳极接触区1和阳极肖特基接触区15共同引出阳极电极；
所述阳极接触区1和阳极肖特基接触区15并列间隔排布；所述阳极接触区1和阳极肖特基接触区15彼此不接触。
本实施例给出的阳极集成肖特基超势垒辅助栅的绝缘栅双极型晶体管，在保证器件较小的关断时间的前提下，可以消除器件导通时的负阻效应，提高器件的工作稳定性，获得更好的导通态损耗与关断态损耗之间的折衷关系；实现器件的逆向导通能力；并且，所述阳极集成肖特基超势垒辅助栅结构采用自驱动设计，能够消除常规辅助栅极阳极结构对额外驱动电路的要求。
实施例5：
选择第一导电类型为N型，第二导电类型为P型。
如图7所示，一种阳极集成肖特基超势垒辅助栅的逆导型绝缘栅双极型晶体管，包括阳极接触区1、阳极P+区2、N型缓冲区3、N型漂移区4、P型阴极阱区5、阴极N+区6、阴极P+区7、阴极接触区8、栅极介质层9、栅极接触区10、阳极辅助栅介质层13和阳极肖特基接触区15；
所述N型漂移区4覆盖于N型缓冲区3之上；
所述P型阴极阱区5覆盖于N型漂移区4之上的部分表面；所述阴极N+区6和阴极P+区7覆盖于P型阴极阱区5之上的部分表面；所述阴极接触区8覆盖于阴极P+区7之上，所述阴极接触区8还覆盖于阴极N+区6之上的部分表面；
所述栅极介质层9覆盖于P型阴极阱区5之上的部分表面，所述栅极介质层9还覆盖于阴极N+区6之上的部分表面和N型漂移区4之上的部分表面；所述栅极接触区10覆盖于栅极介质层9之上；
所述阳极P+区2覆盖于N型缓冲区3之下的部分表面；
所述阳极辅助栅介质层13覆盖于N型缓冲区3之下的部分表面；
所述阳极接触区1覆盖于阳极P+区2之下；所述阳极肖特基接触区15覆盖于阳极辅助栅介质层13之下，所述阳极肖特基接触区15还覆盖于N型缓冲区3之下的部分表面；所述阳极接触区1和阳极肖特基接触区15共同引出阳极电极；
所述阳极接触区1和阳极肖特基接触区15并列间隔排布；所述阳极接触区1和阳极肖特基接触区15彼此接触。
本实施例给出的阳极集成肖特基超势垒辅助栅的绝缘栅双极型晶体管，在保证器件较小的关断时间的前提下，可以消除器件导通时的负阻效应，提高器件的工作稳定性，获得更好的导通态损耗与关断态损耗之间的折衷关系；实现器件的逆向导通能力；并且，所述阳极集成肖特基超势垒辅助栅结构采用自驱动设计，能够消除常规辅助栅极阳极结构对额外驱动电路的要求。
实施例6：
选择第一导电类型为N型，第二导电类型为P型。
如图8所示，一种阳极集成肖特基超势垒辅助栅的逆导型绝缘栅双极型晶体管，包括阳极接触区1、阳极P+区2、N型缓冲区3、N型漂移区4、P型阴极阱区5、阴极N+区6、阴极P+区7、阴极接触区8、栅极介质层9、栅极接触区10、阳极辅助栅介质层13和阳极肖特基接触区15；
所述N型漂移区4覆盖于N型缓冲区3之上；
所述P型阴极阱区5覆盖于N型漂移区4之上的部分表面；所述阴极N+区6和阴极P+区7覆盖于P型阴极阱区5之上的部分表面；所述阴极接触区8覆盖于阴极P+区7之上，所述阴极接触区8还覆盖于阴极N+区6之上的部分表面；
所述栅极介质层9覆盖于P型阴极阱区5之上的部分表面，所述栅极介质层9还覆盖于阴极N+区6之上的部分表面和N型漂移区4之上的部分表面；所述栅极接触区10覆盖于栅极介质层9之上；
所述阳极P+区2覆盖于N型缓冲区3之下的部分表面；
所述阳极辅助栅介质层13覆盖于N型缓冲区3之下的部分表面；
所述阳极接触区1覆盖于阳极P+区2之下；所述阳极肖特基接触区15覆盖于阳极辅助栅介质层13之下，所述阳极肖特基接触区15还覆盖于N型缓冲区3之下的部分表面；所述阳极接触区1和阳极肖特基接触区15共同引出阳极电极；
所述阳极接触区1和阳极肖特基接触区15并列间隔排布；所述阳极接触区1和阳极肖特基接触区15彼此不接触。
本实施例给出的阳极集成肖特基超势垒辅助栅的绝缘栅双极型晶体管，在保证器件较小的关断时间的前提下，可以消除器件导通时的负阻效应，提高器件的工作稳定性，获得更好的导通态损耗与关断态损耗之间的折衷关系；实现器件的逆向导通能力；并且，所述阳极集成肖特基超势垒辅助栅结构采用自驱动设计，能够消除常规辅助栅极阳极结构对额外驱动电路的要求。

Claims (7)

1.一种阳极集成肖特基超势垒辅助栅的逆导型绝缘栅双极型晶体管，其特征在于：包括阳极接触区(1)、重掺杂第二导电类型阳极区(2)、第一导电类型阳极缓冲区(3)、第一导电类型漂移区(4)、第二导电类型阴极阱区(5)、重掺杂第一导电类型阴极区(6)、重掺杂第二导电类型阴极区(7)、阴极接触区(8)、栅极介质层(9)、栅极接触区(10)、阳极辅助栅介质层(13)、阳极辅助栅接触区(14)和阳极肖特基接触区(15)；
所述第一导电类型漂移区(4)覆盖于第一导电类型阳极缓冲区(3)之上；
所述第二导电类型阴极阱区(5)覆盖于第一导电类型漂移区(4)之上；
所述第二导电类型阴极阱区(5)覆盖于第一导电类型漂移区(4)之上的部分表面；
所述重掺杂第一导电类型阴极区(6)和重掺杂第二导电类型阴极区(7)覆盖于第二导电类型阴极阱区(5)之上的部分表面；
所述阴极接触区(8)覆盖于重掺杂第二导电类型阴极区(7)之上；
所述栅极介质层(9)覆盖于第二导电类型阴极阱区(5)之上的部分表面；
所述栅极接触区(10)覆盖于栅极介质层(9)之上；
所述重掺杂第二导电类型阳极区(2)覆盖于第一导电类型阳极缓冲区(3)之下的部分表面；
所述阳极辅助栅介质层(13)覆盖于第一导电类型阳极缓冲区(3)之下的部分表面；
所述阳极辅助栅接触区(14)覆盖于阳极辅助栅介质层(13)之下；
所述阳极接触区(1)覆盖于第二导电类型阳极区(2)之下；
所述阳极肖特基接触区(15)覆盖于阳极辅助栅接触区(14)之下；
所述阳极接触区(1)和阳极肖特基接触区(15)共同引出阳极电极；
所述阳极接触区(1)和阳极肖特基接触区(15)并列间隔排布。
2.一种阳极集成肖特基超势垒辅助栅的逆导型绝缘栅双极型晶体管，其特征在于：包括阳极接触区(1)、重掺杂第二导电类型阳极区(2)、第一导电类型阳极缓冲区(3)、第一导电类型漂移区(4)、第二导电类型阴极阱区(5)、重掺杂第一导电类型阴极区(6)、重掺杂第二导电类型阴极区(7)、阴极接触区(8)、栅极介质层(9)、栅极接触区(10)、阳极辅助栅介质层(13)和阳极肖特基接触区(15)；
所述第一导电类型漂移区(4)覆盖于第一导电类型阳极缓冲区(3)之上；
所述第二导电类型阴极阱区(5)覆盖于第一导电类型漂移区(4)之上；
所述第二导电类型阴极阱区(5)覆盖于第一导电类型漂移区(4)之上的部分表面；
所述重掺杂第一导电类型阴极区(6)和重掺杂第二导电类型阴极区(7)覆盖于第二导电类型阴极阱区(5)之上的部分表面；
所述阴极接触区(8)覆盖于重掺杂第二导电类型阴极区(7)之上；
所述栅极介质层(9)覆盖于第二导电类型阴极阱区(5)之上的部分表面；
所述栅极接触区(10)覆盖于栅极介质层(9)之上；
所述重掺杂第二导电类型阳极区(2)覆盖于第一导电类型阳极缓冲区(3)之下的部分表面；
所述阳极辅助栅介质层(13)覆盖于第一导电类型阳极缓冲区(3)之下的部分表面；
所述阳极接触区(1)覆盖于第二导电类型阳极区(2)之下；
所述阳极肖特基接触区(15)覆盖于阳极辅助栅介质层(13)之下；
所述阳极接触区(1)和阳极肖特基接触区(15)共同引出阳极电极；
所述阳极接触区(1)和阳极肖特基接触区(15)并列间隔排布。
3.根据权利要求1或2所述的一种阳极集成肖特基超势垒辅助栅的逆导型绝缘栅双极型晶体管，其特征在于：所述阴极接触区(8)还覆盖于重掺杂第一导电类型阴极区(6)之上的部分表面。
4.根据权利要求1或2所述的一种阳极集成肖特基超势垒辅助栅的逆导型绝缘栅双极型晶体管，其特征在于：所述栅极介质层(9)还覆盖于重掺杂第一导电类型阴极区(6)之上的部分表面和第一导电类型漂移区(4)之上的部分表面。
5.根据权利要求1或2所述的一种阳极集成肖特基超势垒辅助栅的逆导型绝缘栅双极型晶体管，其特征在于：所述阳极肖特基接触区(15)还覆盖于第一导电类型阳极缓冲区(3)之下的部分表面。
6.根据权利要求1或2所述的一种阳极集成肖特基超势垒辅助栅的逆导型绝缘栅双极型晶体管，其特征在于：所述阳极接触区(1)和阳极肖特基接触区(15)彼此接触。
7.根据权利要求1或2所述的一种阳极集成肖特基超势垒辅助栅的逆导型绝缘栅双极型晶体管，其特征在于：所述阳极接触区(1)和阳极肖特基接触区(15)彼此不接触。
CN202210330190.8A 2022-03-28 2022-03-28 一种阳极集成肖特基超势垒辅助栅的逆导型绝缘栅双极型晶体管 Active CN114709253B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210330190.8A CN114709253B (zh) 2022-03-28 2022-03-28 一种阳极集成肖特基超势垒辅助栅的逆导型绝缘栅双极型晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210330190.8A CN114709253B (zh) 2022-03-28 2022-03-28 一种阳极集成肖特基超势垒辅助栅的逆导型绝缘栅双极型晶体管

Publications (2)

Publication Number Publication Date
CN114709253A CN114709253A (zh) 2022-07-05
CN114709253B true CN114709253B (zh) 2024-06-18

Family

ID=82170340

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210330190.8A Active CN114709253B (zh) 2022-03-28 2022-03-28 一种阳极集成肖特基超势垒辅助栅的逆导型绝缘栅双极型晶体管

Country Status (1)

Country Link
CN (1) CN114709253B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783991A (zh) * 2017-02-20 2017-05-31 重庆大学 一种快速绝缘栅双极型晶体管
CN109065607A (zh) * 2018-08-20 2018-12-21 电子科技大学 一种双极型功率半导体器件及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3935343B2 (ja) * 2001-12-05 2007-06-20 新電元工業株式会社 絶縁ゲート型バイポーラトランジスタ及びその製造方法
JP5995435B2 (ja) * 2011-08-02 2016-09-21 ローム株式会社 半導体装置およびその製造方法
JP2014103376A (ja) * 2012-09-24 2014-06-05 Toshiba Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783991A (zh) * 2017-02-20 2017-05-31 重庆大学 一种快速绝缘栅双极型晶体管
CN109065607A (zh) * 2018-08-20 2018-12-21 电子科技大学 一种双极型功率半导体器件及其制备方法

Also Published As

Publication number Publication date
CN114709253A (zh) 2022-07-05

Similar Documents

Publication Publication Date Title
US5105244A (en) Gate turn-off power semiconductor component
US20150187877A1 (en) Power semiconductor device
CN105590960B (zh) 横向绝缘栅双极型晶体管
EP2822038A1 (en) Insulated gate bipolar transistor
CN104350602B (zh) 绝缘栅型双极晶体管
CN103022089A (zh) 一种无snapback效应的逆导型绝缘栅双极晶体管
CN109585540B (zh) 一种具有载流子存储层的平面栅igbt器件
CN106505101A (zh) 一种大电流绝缘体上硅横向绝缘栅双极型晶体管器件
CN109119419B (zh) 一种集成肖特基续流二极管碳化硅槽栅mosfet
KR102585094B1 (ko) 분리 버퍼 구조를 갖는 초접합 igbt
CN109103240A (zh) 一种低导通功耗绝缘体上硅横向绝缘栅双极型晶体管
Antoniou et al. Point injection in trench insulated gate bipolar transistor for ultra low losses
CN117790553A (zh) 一种具有低功耗高短路安全工作区的槽栅双极型晶体管
CN115832036B (zh) 一种自适应性高压低损耗功率器件
CN115863388A (zh) 一种超结igbt器件及其制作方法
US20150171198A1 (en) Power semiconductor device
CN114709253B (zh) 一种阳极集成肖特基超势垒辅助栅的逆导型绝缘栅双极型晶体管
CN106941115B (zh) 一种自驱动阳极辅助栅横向绝缘栅双极型晶体管
CN115832035B (zh) 一种自适应性高压低损耗功率器件
CN111276537A (zh) 一种具有多晶硅耐压层的逆导型rc-ligbt器件
CN106783991B (zh) 一种自驱动阳极辅助栅绝缘栅双极型晶体管
US20150144993A1 (en) Power semiconductor device
CN117558743A (zh) 一种集成低损耗软恢复二极管的逆导型绝缘栅双极晶体管器件新结构
US20230246095A1 (en) Semiconductor device and three-phase inverter comprising the same
CN205508825U (zh) 一种薄硅层soi基横向绝缘栅双极型晶体管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant