CN114709255A - 基于异质结的高功率密度隧穿半导体器件及其制造工艺 - Google Patents

基于异质结的高功率密度隧穿半导体器件及其制造工艺 Download PDF

Info

Publication number
CN114709255A
CN114709255A CN202210349844.1A CN202210349844A CN114709255A CN 114709255 A CN114709255 A CN 114709255A CN 202210349844 A CN202210349844 A CN 202210349844A CN 114709255 A CN114709255 A CN 114709255A
Authority
CN
China
Prior art keywords
region
drift region
type
heterojunction
graphene
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210349844.1A
Other languages
English (en)
Other versions
CN114709255B (zh
Inventor
魏家行
付浩
王恒德
隗兆祥
刘斯扬
孙伟锋
时龙兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University-Wuxi Institute Of Integrated Circuit Technology
Southeast University
Original Assignee
Southeast University-Wuxi Institute Of Integrated Circuit Technology
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University-Wuxi Institute Of Integrated Circuit Technology, Southeast University filed Critical Southeast University-Wuxi Institute Of Integrated Circuit Technology
Priority to CN202210349844.1A priority Critical patent/CN114709255B/zh
Publication of CN114709255A publication Critical patent/CN114709255A/zh
Priority to PCT/CN2022/110104 priority patent/WO2023184812A1/zh
Application granted granted Critical
Publication of CN114709255B publication Critical patent/CN114709255B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/881—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being a two-dimensional material
    • H10D62/882—Graphene

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开一种基于异质结的高功率密度隧穿半导体器件及其制造工艺，器件元胞结构包括：N+衬底，其下设有漏极金属，其上设有N‑漂移区；在N‑漂移区内对称设有一对沟槽，槽底设有P+区，在槽内设有石墨烯源区，石墨烯源区上设有源极金属，N‑漂移区上设有与石墨烯源区部分交叠的栅介质层，栅介质层上设有多晶硅栅，多晶硅栅上设有钝化层，石墨烯源区与N‑漂移区形成异质结。本发明器件结构对注入工艺要求低，元胞尺寸小，单位面积元胞数量多，大幅提升了器件的功率密度，有效降低器件的比导通电阻、亚阈值摆幅，简化了制造工艺，降低了器件成本。器件反偏耐压时，P+区使电场峰值从异质结边界处转移到PN结边界处，提高了器件雪崩能力，增大了击穿电压。

Description

基于异质结的高功率密度隧穿半导体器件及其制造工艺
技术领域
本发明主要涉及高压功率半导体器件领域，具体来说，是一种基于异质结的高功率密度隧穿半导体器件及其制造工艺，适用于汽车电子、轨道交通、光伏逆变、航天、航空、石油勘探、核能、雷达与通信等高温、高频、大功率、强辐射等极端环境并存的应用领域。
背景技术
功率半导体器件在电力电子行业中起着举足轻重的作用，在汽车、家用电器、高铁和电网中有着广泛的应用。然而传统的功率器件有着很多缺点，如：元胞尺寸大、导通电阻大、界面态密度高、制造工艺复杂和掺杂工艺会对半导体表面产生损伤等缺点。
石墨烯材料的导带、价带对称，并且只在布里渊区的顶点处相交即相交于费米面上的一点，具有明显的可控电子带隙。根据石墨烯材料能带对称的特点，掺杂或施加外场都可以破坏能带对称性，进而打开带隙并且可以控制带隙的大小。石墨烯材料具有半导体能带的特征同时具有金属高电导率特性。石墨烯材料的迁移率高、热导率高、高温稳定性强、可以大面积制作等特点符合功率半导体器件的需求。
图1所示的是常规的碳化硅功率半导体器件，包括：N+型衬底1，在N+型衬底1的一侧连接有漏极金属10，在N+型衬底1的另一侧设有N-型漂移区2，在N-型漂移区2中对称设置一对P型基区3，N+型源区5和P+型体接触区4，在N-型漂移区2的表面设有栅氧层8，在栅氧层8的表面设有多晶硅栅9，在多晶硅栅9的上方设有钝化层6，在N+型源区5和P+型体接触区4连接有源极金属7。常规碳化硅功率半导体器件工作原理是当有足够大的正电压施加在多晶硅栅上时，P型基区3与栅氧层8的界面会产生一个反型沟道，电子可以通过沟道从N+型源区5注入到N-型漂移区2。P型基区3和N+型源区5需要掺杂来形成，然而碳化硅器件元胞尺寸受到掺杂工艺和JFET区宽度限制，导致元胞宽度极限是4-6um，无法进一步缩小，，从而影响了器件的元胞密度和器件的正向电流能力。此外，碳化硅材料的离子注入工艺还会造成N-型漂移区2表面损伤，导致N-型漂移区2表面存在大量的界面态陷阱使得反型沟道载流子有效迁移率较小，导通电阻较高。同时传统的半导体器件基于载流子热注入工作机理，亚阈值摆幅在常温下最低只能达到60mV/decade。所以急需提出一种新型的高沟道电子迁移率和高功率密度的功率器件。
发明内容
本发明针对上述问题，提出了一种基于异质结的高功率密度隧穿半导体器件及其制造工艺，该结构在保持击穿电压不变的基础上，使用石墨烯和碳化硅衬底形成异质结。当栅极施加正压时，石墨烯费米能级上移进入到导带，同时N-型漂移区电子浓度升高形成积累层，此时异质结势垒宽度变窄，发生带带隧穿效应，石墨烯价带的电子隧穿过异质结势垒进入到N-型漂移区的导带中。
同时，本发明器件的元胞尺寸比常规的碳化硅功率器件元胞小，在单位面积内大幅提升了元胞数量，有效降低了器件的比导通电阻，提升了器件的功率密度，同时降低了器件亚阈值摆幅，并且极大简化了制造工艺，降低了器件成本。
本发明采用如下技术方案：一种基于异质结的高功率密度隧穿半导体器件及其制造工艺，所述基于异质结的高功率密度隧穿功率半导体器件为轴对称结构，
包括N+衬底，其下设有漏极金属，其上设有N-漂移区；其特征在于，N-漂移区上方设有一对间隔设置的石墨烯源区，石墨烯源区上设有源极金属，N-漂移区上设有与石墨烯源区部分交叠的栅介质层，栅介质层上设有多晶硅栅，多晶硅栅上设有钝化层，多晶硅栅和栅介质层齐平，多晶硅栅与源极金属间隔设置，石墨烯源区与N-漂移区的接触处形成异质结，石墨烯源区、N-型区漂移区和栅介质层之间形成三重接触面，在三重接触面处发生隧穿效应。
进一步的，所述N-型漂移区上表面存在两个间隔的槽，石墨烯源区设置于槽内，石墨烯源区下方的N-型漂移区内设置P+型区。
进一步的，所述石墨烯源区设置于N-型漂移区的上表面，石墨烯源区下方的N-型漂移区内设置P+型区。
进一步的，所述石墨烯源区设置于N-型漂移区的上表面。
进一步的，所述N-型漂移区上表面存在两个间隔的槽，石墨烯源区设置于槽内。
进一步的，所述石墨烯源区下方的N-型漂移区内设置P+型区，栅介质层下方的N-型漂移区内设置一个第二P+型区，第二P+型区与石墨烯源区之间有一定距离。
进一步的，所述N+型衬底和N-型漂移区不受材料限制，可使用碳化硅、氧化镓、硅、金刚石或其他可形成异质结隧穿功率半导体器件衬底和漂移区的材料，所述N+型衬底和N-型漂移区的掺杂浓度也不受限制。
进一步的，所述石墨烯源区不受材料限制，可使用石墨烯、二硫化钼、多晶硅、金属或其他可形成异质结隧穿功率半导体器件源区的材料。
进一步的，所述栅介质层的厚度不受限制，并且栅介质层不受材料限制，可使用氧化硅、氧化铝、氧化铪、氧化锆或其他可形成异质结隧穿功率半导体器件栅介质层的材料。
一种基于异质结的高功率密度隧穿半导体器件的制造方法，包括如下步骤：
步骤1：在N+型衬底的表面上附上碳化硅以形成N-型漂移区；
步骤2：使用刻蚀工艺在N-型漂移区上的表面形成沟槽；
步骤3：使用掺杂工艺在沟槽底部形成P+型屏蔽层；
步骤4：在沟槽底部上形成一层石墨烯源区；
步骤5：使用沉积工艺在N-型漂移区上表面形成栅介质层；
步骤6：使用沉积工艺在栅介质层上表面沉积多晶硅并形成多晶硅栅；
步骤7：用沉积工艺在多晶硅栅上方形成隔离钝化层；
步骤8：最后，在石墨烯源区上表面形成源极金属，在N+型衬底的另一个表面上制作漏极金属。
本发明器件源极采用石墨烯材料，通过栅极施加电压，获得更低的亚阈值摆幅和更高的开态电流特性。
原理：当有足够大的正电压施加在栅极上时，N-型漂移区与栅氧化层的界面也会积累大量电子，会减小沟道区电阻和降低栅极下方的N-型漂移区的能带，N-型漂移区的能带的降低导致异质结势垒宽度变窄，更容易发生石墨烯源区的价带电子穿过禁带到达N-型漂移区导带的带带隧穿机制，使得该功率半导体器件在开态下产生如图3所示的I-V特性，其中电流路径是11，耗尽层分布为虚线10所示。
当负电压施加在栅极上时，沟道区的电子被排斥，电子浓度降低，提高了栅极下方的N-漂移区的能带。并且石墨烯的导带和价带间隙打开，异质结势垒宽度变大，极大地抑制了隧穿效应和双极效应的发生，使得该功率半导体器件在关态下有更小的漏电流。此时器件处于反向耐压状态，P+型区和N-型漂移区形成的同质PN结处于如图4所示的反向耐压状态，其中耗尽层分布为虚线10所示。
与现有技术相比，本发明具有如下优点：
(1)本发明器件源极采用石墨烯材料，石墨烯材料的导带和价带对称，并且只在布里渊区的顶点处相交即相交于费米面上的一点，具有明显的可控电子带隙。根据石墨烯能带对称的特点，掺杂或施加外电场场都可以破坏能带对称性，进而打开带隙，并且石墨烯功函数可调。因此，石墨烯具有半导体能带特征。当栅极加零压时，器件处于关闭状态，石墨烯本征载流子浓度低，呈现高阻态，。当栅极加正压时，石墨烯费米能级上移，进入到导带，异质结势垒高度降低，异质结势垒宽度变窄，发生带带隧穿效应，产生正向隧穿电流。
(2)本发明器件源极采用的石墨烯材料掺杂浓度低，几乎处于本征状态，石墨烯本征载流子浓度低时呈现高阻状态，反向耐压时漏电流小。
(3)本发明器件源极采用的石墨烯材料热导率是碳化硅六倍且厚度极薄，所以相比传统功率器件，本发明器件具有更好的散热特性。
(4)当有足够大的正电压施加在栅极上时，本发明器件的N型漂移区与栅氧层的界面会积累大量电子，减小了沟道区电阻，又因为石墨烯沟道载流子迁移率在理想状态下是20 0000cm2/(V·s)，所以沟道电阻极低，使得本发明器件在开态下有极好的正向I-V特性。
(5)在续流状态下，本发明器件采用石墨烯材料和N-漂移区形成的异质结代替了常规碳化硅功率半导体器件由离子注入掺杂工艺掺杂形成的PN同质结，由于异质结势垒更低，续流电流更大，同时可通过掺杂等手段改变石墨烯功函数获得异质结势垒可调的异质结二极管，进一步发挥了本发明器件在续流状态下的优势。
(6)本发明器件源极采用石墨烯材料，石墨烯材料和N-漂移区形成异质结，在栅极电压的控制下发生隧穿效应，沟道为石墨烯源极、N-型漂移区接触面以及栅绝缘层的三重接触面。而常规碳化硅MOS，由于碳化硅材料特性限制，只能通过离子注入掺杂工艺形成P型基区和N+型源极，然后通过栅极控制形成反型层导电沟道。但是离子注入掺杂工艺会损伤N-型漂移区表面，导致电子迁移率低。与常规功率半导体器件相比，本发明器件的沟道是由石墨烯和高浓度的电子积累区形成，不需要通过离子注入工艺来形成电子反型层导电沟道，不会对沟道区的N-漂移区表面造成损伤，并且极大简化了制造工艺，降低了器件成本，同时在单位面积内大幅提升了元胞数量。
(7)石墨烯源区、N-型区漂移区和栅介质层的三者接触，形成三重接触面，在三重接触面处发生隧穿效应，沟道密度大，电流能力强。
(8)本发明器件与传统器件工艺兼容，且石墨烯可以大面积制作，工艺难度小。
(9)本发明器件在石墨烯源区下方设有P+型区，P+型区与N-型漂移区形成PN结，石墨烯源区与N-型漂移区形成异质结。当器件反偏耐压时，没有P+型区时的电场峰值在石墨烯源区与N-型漂移区形成的异质结边界处，反向漏电流大，器件击穿电压小。当有P+型区时的电场峰值在P+型区与N-型漂移区形成的PN结边界处，提高了器件的雪崩能力，减小了反偏漏电流，增大了器件击穿电压。
附图说明
图1是常规碳化硅功率半导体器件结构主视图；
图2是根据本发明第一实施例的半导体器件元胞的主视图；
图3是根据本发明第一实施例的正向电流路径示意图；
图4是根据本发明第一实施例的反向状态耗尽层分布示意图；
图5是根据本发明第二实施例的半导体器件元胞的主视图；
图6是根据本发明第三实施例的半导体器件元胞的主视图；
图7是根据本发明第四实施例的半导体器件元胞的主视图；
图8是根据本发明第五实施例的半导体器件元胞的主视图。
具体实施方式
下面结合说明书附图对本发明作详细说明。
实施例1：
参照图2，一种基于异质结的高功率密度隧穿半导体器件，所述基于异质结的高功率密度隧穿功率半导体器件为轴对称结构，包括：N+型衬底1，在N+型衬底1的下表面连接有漏极金属8，在N+型衬底1的上表面设有N-型漂移区2，N-型漂移区2内设置一对P+型区9，在N-型漂移区2上表面设置一对石墨烯源区3，石墨烯源区3的上表面对称设置源极金属4，N-型漂移区2和石墨烯源区3上表面设有栅介质层5，栅介质层5上表面设有多晶硅栅6，多晶硅栅6上表面设有钝化层7。在N-型漂移区2上表面刻槽使得N-型漂移区2分为两部分N-型漂移区2.1和N-型漂移区2.2，在槽底即N-型漂移区2.1的上表面内设置一对P+型区9，并且在N-型漂移区2上表面的槽内对称设置一对石墨烯源区3，一对石墨烯源区3之间有一定距离，N-型漂移区2.2上设有与石墨烯源区3部分交叠的栅介质层5，多晶硅栅6和栅介质层5齐平，多晶硅栅6与源极金属4之间有一定距离，石墨烯源区3与N-型漂移区2的接触面处形成的异质结。
本发明采用如下方法来制备：
步骤1：取一个N+型衬底1，在N+型衬底1的一个表面上附上碳化硅以形成N-型漂移区2；
步骤2：使用刻蚀工艺在N-型漂移区2上的表面形成沟槽；
步骤3：使用掺杂工艺在沟槽底部形成P+型屏蔽层9；
步骤4：在沟槽底部上形成一层石墨烯源区3；
步骤5：使用沉积工艺在N-型漂移区2上表面形成栅介质层5；
步骤6：使用沉积工艺在栅介质层5上表面沉积多晶硅并形成多晶硅栅6；
步骤7：用沉积工艺在多晶硅栅6上方形成隔离钝化层7；最后，在石墨烯源区3上表面形成源极金属4，在N+型衬底1的另一个表面上制作漏极金属8。
该结构P+型区与N-型漂移区形成PN结，石墨烯源区与N-型漂移区形成异质结。在保持击穿电压不变的基础上，通过刻槽工艺增大了异质结的面积。当栅极施加正压时，石墨烯费米能级上移进入到导带，同时N-型漂移区电子浓度升高形成积累层，此时异质结势垒宽度变窄，在石墨烯源区、N-型区漂移区和栅介质层的三重接触面处发生了带带隧穿效应，石墨烯价带的电子隧穿过异质结势垒进入到N-型漂移区的导带中形成电流。电流路径11如图3所示，耗尽层10在石墨烯下方，不影响电流路径11。当器件反偏耐压时，没有P+型区时的电场峰值位于石墨烯源区与N-型漂移区形成的异质结边界处，反向漏电流大，器件击穿电压小。参照图4，当有P+型区时，耗尽层10完全覆盖了石墨烯源区3，屏蔽了异质结界面的电场，电场峰值被转移至P+型区与N-型漂移区形成的PN结边界处，减小了反偏漏电流，提高了器件的雪崩能力，增大了器件击穿电压。同时，由于本发明器件掺杂工艺简单且掺杂区域小使得本发明器件的元胞尺寸不受到掺杂工艺和JFET区的限制，所以本发明器件的元胞尺寸远小于常规的碳化硅功率器件，在单位面积内大幅提升了元胞数量，有效降低了器件的比导通电阻、提升了器件的功率密度，同时降低器件亚阈值摆幅、并且极大简化了制造工艺，降低了器件成本。
实施例2：
参照图5，一种基于异质结的高功率密度隧穿半导体器件，所述基于异质结的高功率密度隧穿功率半导体器件为轴对称结构，包括：N+型衬底1，在N+型衬底1的下表面连接有漏极金属8，在N+型衬底1的上表面设有N-型漂移区2，在N-型漂移区2的上表面内设置一对P+型区9，在N-型漂移区2的上表面对称设置一对石墨烯源区3，石墨烯源区3的上表面对称设置源极金属4，N-型漂移区2和石墨烯源区3上表面设有栅介质层5，栅介质层5上表面设有多晶硅栅6，多晶硅栅6上方设有钝化层7。N-型漂移区2的上表面内设有一对P+型区9，在N-型漂移区2上表面对称设置一对石墨烯源区3，一对石墨烯源区3之间有一定距离，N-型漂移区2上设有与石墨烯源区3部分交叠的栅介质5，多晶硅栅6和栅介质层5齐平，多晶硅栅6与源极金属4之间有一定距离，石墨烯源区3与N-型漂移区2的接触面处形成异质结。
本发明采用如下方法来制备：
步骤1：取一个N+型衬底1，在N+型衬底1的另一个表面上附上碳化硅以形成N-型漂移区2；
步骤2：使用掺杂工艺在N-型漂移区2内形成P+型屏蔽层9；
步骤3：在N-型漂移区2上形成一层石墨烯源区3；
步骤4：使用沉积工艺在N-型漂移区2上表面形成栅介质层5；
步骤5：使用沉积工艺在栅介质层5上表面沉积多晶硅并形成多晶硅栅6；
步骤6：用沉积工艺在多晶硅栅6上方形成隔离钝化层7；最后，在石墨烯源区3上表面形成源极金属4，在N+型衬底1的另一个表面上制作漏极金属8。
该结构在保持击穿电压不变的基础上，使用石墨烯和碳化硅衬底形成异质结，当栅极施加正压时石墨烯费米能级上移，进入到导带，同时N-型漂移区电子浓度升高形成积累层，此时异质结势垒宽度变窄，在石墨烯源区、N-型区漂移区和栅介质层的三重接触点处发生隧穿效应，石墨烯价带的电子隧穿过异质结势垒进入到N-型漂移区的导带中。P+型区与N-型漂移区形成PN结，石墨烯源区与N-型漂移区形成异质结，当器件反偏耐压时，没有P+型区时的电场峰值位于石墨烯源区与N-型漂移区形成的异质结边界处，反向漏电流大，器件击穿电压小。当有P+型区时的电场峰值被转移至P+型区与N-型漂移区形成的PN结边界处，提高了器件的雪崩能力，减小了反偏漏电流，增大了器件击穿电压。同时，本发明器件的元胞尺寸比常规的碳化硅功率器件元胞小，在单位面积内大幅提升了元胞数量，有效降低了器件的比导通电阻、提升了器件的功率密度，同时降低器件亚阈值摆幅、并且极大简化了制造工艺，降低了器件成本。
实施例3：
参照图6，一种基于异质结的高功率密度隧穿半导体器件，所述基于异质结的高功率密度隧穿功率半导体器件为轴对称结构，包括：N+型衬底1，在N+型衬底1的下表面连接有漏极金属8，在N+型衬底1的上表面设有N-型漂移区2，在N-型漂移区2的上表面对称设置一对石墨烯源区3，石墨烯源区3的上表面对称设置源极金属4，N-型漂移区2和石墨烯源区3上表面设有栅介质层5，栅介质层5上表面设有多晶硅栅6，多晶硅栅6上方设有钝化层7。在N-型漂移区2上表面对称设置一对石墨烯源区3，一对石墨烯源区3之间有一定距离，N-型漂移区2上设有与石墨烯源区3部分交叠的栅介质层5，多晶硅栅6和栅介质层5齐平，多晶硅栅6与源极金属4之间有一定距离，石墨烯源区3与部分N-型漂移区2的接触面处形成异质结。
本发明采用如下方法来制备：
步骤1：取一个N+型衬底1，在N+型衬底1的另一个表面上附上碳化硅以形成N-型漂移区2；
步骤2：在N-型漂移区2上形成一层石墨烯源区3；
步骤3：使用沉积工艺在N-型漂移区2上表面形成栅介质层5；
步骤4：使用沉积工艺在栅介质层5上表面沉积多晶硅并形成多晶硅栅6；
步骤5：用沉积工艺在多晶硅栅6上方形成隔离钝化层7；最后，在石墨烯源区3上表面形成源极金属4，在N+型衬底1的另一个表面上制作漏极金属8。
使用石墨烯和碳化硅衬底形成异质结，当栅极施加正压时石墨烯费米能级上移，进入到导带，同时N-型漂移区电子浓度升高形成积累层，此时异质结势垒宽度变窄，在石墨烯源区、N-型区漂移区和栅介质层的三重接触点处发生带带隧穿效应，石墨烯价带的电子隧穿过异质结势垒进入到N-型漂移区的导带中。
同时，由于本实施例无需注入掺杂工艺即可形成三端口功率器件，器件的元胞尺寸不受到掺杂工艺和JFET区的限制，所以本发明器件的元胞比常规的碳化硅功率器件元胞小，大幅提升了器件的元胞密度，有效降低了器件的比导通电阻，增大了器件的功率密度，同时降低了器件亚阈值摆幅，并且极大简化了制造工艺，降低了器件成本。
实施例4：
参照图7，一种基于异质结的高功率密度隧穿半导体器件，所述基于异质结的高功率密度隧穿功率半导体器件为轴对称结构，包括：N+型衬底1，在N+型衬底1的下表面连接有漏极金属8，在N+型衬底1的上表面设有N-型漂移区2，在N-型漂移区2的上表面对称设置一对石墨烯源区3，石墨烯源区3的上表面对称设置源极金属4，N-型漂移区2和石墨烯源区3上表面设有栅介质层5，栅介质层5上表面设有多晶硅栅6，多晶硅栅6上方设有钝化层7。在N-型漂移区2上表面刻槽，一对石墨烯源区3在N-型漂移区2的槽内对称设置，一对石墨烯源区3之间有一定距离，N-型漂移区2上设有与石墨烯源区3部分交叠的栅介质层5，多晶硅栅6和栅介质层5齐平，多晶硅栅6与源极金属4之间有一定距离，石墨烯源区3与部分N-型漂移区2的接触面处形成在功率器件中的异质结。
本发明采用如下方法来制备：
步骤1：取一个N+型衬底1，在N+型衬底1的另一个表面上附上碳化硅以形成N-型漂移区2；
步骤2：使用刻蚀工艺在N-型漂移区2上的表面形成沟槽；
步骤3：在沟槽底部上形成一层石墨烯源区3；
步骤4：使用沉积工艺在N-型漂移区2上表面形成栅介质层5；
步骤5：使用沉积工艺在栅介质层5上表面沉积多晶硅并形成多晶硅栅6；
步骤6：用沉积工艺在多晶硅栅6上方形成隔离钝化层7；最后，在石墨烯源区3上表面形成源极金属4，在N+型衬底1的另一个表面上制作漏极金属8。
使用石墨烯和碳化硅衬底形成异质结，并且通过刻槽工艺来增大异质结的面积，当栅极施加正压时石墨烯费米能级移，进入到导带，同时N-型漂移区电子浓度升高形成积累层，此时异质结势垒宽度变窄，在石墨烯源区、N-型区漂移区和栅介质层的三重接触面处发生了带带隧穿效应，石墨烯价带的电子隧穿过异质结势垒进入到N-型漂移区的导带中。该结构发生带带隧穿效应的面积更大，电流密度更大。
同时，由于本实施例无需注入掺杂工艺即可形成三端口功率器件，器件的元胞尺寸不受到掺杂工艺和JFET区的限制，所以本发明器件的元胞比常规的碳化硅功率器件元胞小，大幅提升了器件的元胞密度，有效降低了器件的比导通电阻，增大了器件的功率密度，同时降低了器件亚阈值摆幅，并且极大简化了制造工艺，降低了器件成本。
实施例5：
参照图8，一种基于异质结的高功率密度隧穿半导体器件及其制造工艺，所述基于异质结的高功率密度隧穿功率半导体器件为轴对称结构，包括：N+型衬底1，在N+型碳化硅衬底1的下表面连接有漏极金属8，在N+型衬底1的上表面设有N-型漂移区2，在N-型漂移区2的上表面对称设置一对石墨烯源区3，石墨烯源区3的上表面对称设置源极金属4。N-型漂移区2和石墨烯源区3上表面设有栅介质层5，栅介质层5上表面设有多晶硅栅6，多晶硅栅6上方设有钝化层7，在N-型漂移区2设有一对P+型区9，在栅介质层5下方的N-型漂移区2内设置一个P+型区10。在N-型漂移区2上表面刻槽，在槽底设有一对P+型区9，在N-型漂移区2的槽内对称设置一对石墨烯源区3，一对石墨烯源区3之间有一定距离，N-型漂移区2上设有与石墨烯源区3部分交叠的栅介质层5，多晶硅栅6和栅介质层5齐平，多晶硅栅6与源极金属4之间有一定距离，石墨烯源区3与N-型漂移区2的接触面处形成异质结，石墨烯源区3、N-型区漂移区2和栅介质层5的三者接触，形成三重接触点，该接触点被P+型区10与N-漂移区2的耗尽层包住。P+型区10与石墨烯源区3之间有一定距离，该距离的大小比多晶硅栅6施加负压或者零压时的P+型区10与N-漂移区2的耗尽层宽度小，此时耗尽层包住三重接触面，同时该距离的大小比多晶硅栅6施加正压时的P+型区9与N-漂移区2的耗尽层宽度大，此时耗尽层不包住三重接触点。
本发明采用如下方法来制备：
步骤1：取一个N+型衬底1，在N+型衬底1的另一个表面上附上碳化硅以形成N-型漂移区2；
步骤2：使用刻蚀工艺在N-型漂移区2上的表面形成沟槽；
步骤3：使用掺杂工艺在沟槽底部形成P+型屏蔽层9，在N-型漂移区2上表面掺杂三族元素形成P+型屏蔽层10；
步骤4：在沟槽底部上形成一层石墨烯源区3；
步骤5：使用沉积工艺在N-型漂移区2上表面形成栅介质层5；
步骤6：使用沉积工艺在栅介质层5上表面沉积多晶硅并形成多晶硅栅6；
步骤7：用沉积工艺在多晶硅栅6上方形成隔离钝化层7；最后，在石墨烯源区3上表面形成源极金属4，在N+型衬底1的另一个表面上制作漏极金属8。
使用石墨烯和碳化硅衬底形成异质结，通过栅极施加正压使石墨烯费米能级上移，进入到导带，同时N-型漂移区电子浓度升高形成积累层。电子积累区使得栅介质层下方的P+型区与N-漂移区之间的耗尽层变窄，不再包住三重接触点。这时栅极施加足够的正压，石墨烯源区、N-型区漂移区和栅介质层的三重接触面处产生带带隧穿效应，石墨烯价带的电子隧穿过异质结势垒进入到N-型漂移区的导带中。当栅极施加负压或者零压时栅介质层下方的P+型区与N-漂移区之间的耗尽层包住三重接触点。当器件反偏时，P+区9使电场峰值从异质结边界处转移到PN结边界处，提高了器件雪崩能力，减小了反偏漏电流，增大了击穿电压，P+型区10屏蔽了栅介质层5的电场，提高了器件的栅氧可靠性。
该结构在不牺牲基于异质结的高功率密度隧穿功率半导体器件的正向导电能力的情况下，提升了器件栅氧可靠性，降低了栅漏电容，提高了开关特性。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种基于异质结的高功率密度隧穿半导体器件，为轴对称结构，包括N+衬底，其下设有漏极金属，其上设有N-漂移区；其特征在于，N-漂移区上方设有一对间隔设置的石墨烯源区，石墨烯源区上设有源极金属，N-漂移区上设有与石墨烯源区部分交叠的栅介质层，栅介质层上设有多晶硅栅，多晶硅栅上设有钝化层，多晶硅栅与源极金属间隔设置，石墨烯源区与N-漂移区的接触处形成异质结，石墨烯源区、N-型区漂移区和栅介质层之间形成三重接触面，在三重接触面处发生隧穿效应。
2.根据权利要求1所述的一种基于异质结的高功率密度隧穿半导体器件，其特征在于，所述N-型漂移区(2)上表面存在两个间隔的槽，石墨烯源区(3)设置于槽内，石墨烯源区(3)下方的N-型漂移区(2)内设置P+型区(9)。
3.根据权利要求1所述的一种基于异质结的高功率密度隧穿半导体器件，其特征在于，所述石墨烯源区(3)设置于N-型漂移区(2)的上表面，石墨烯源区(3)下方的N-型漂移区(2)内设置P+型区(9)。
4.根据权利要求1所述的一种基于异质结的高功率密度隧穿半导体器件，其特征在于，所述石墨烯源区(3)设置于N-型漂移区(2)的上表面。
5.根据权利要求1所述的一种基于异质结的高功率密度隧穿半导体器件，其特征在于，所述N-型漂移区(2)上表面存在两个间隔的槽，石墨烯源区(3)设置于槽内。
6.根据权利要求1所述的一种基于异质结的高功率密度隧穿半导体器件，其特征在于，所述石墨烯源区(3)下方的N-型漂移区(2)内设置P+型区(9)，栅介质层(5)下方的N-型漂移区(2)内设置一个第二P+型区(10)，第二P+型区(10)与石墨烯源区(3)之间有一定距离。
7.根据权利要求1所述的一种基于异质结的高功率密度隧穿半导体器件，其特征在于，所述N+型衬底(1)和N-型漂移区(2)不受材料限制，可使用碳化硅、氧化镓、硅、金刚石或其他可形成异质结隧穿功率半导体器件衬底和漂移区的材料，所述N+型衬底(1)和N-型漂移区(2)的掺杂浓度也不受限制。
8.根据权利要求1所述的一种基于异质结的高功率密度隧穿半导体器件，其特征在于，所述石墨烯源区(3)不受材料限制，可使用石墨烯、二硫化钼、多晶硅、金属或其他可形成异质结隧穿功率半导体器件源区的材料。
9.根据权利要求1所述的一种基于异质结的高功率密度隧穿半导体器件及其制造工艺，其特征在于，栅介质层(5)的厚度不受限制，并且栅介质层(5)不受材料限制，可使用氧化硅、氧化铝、氧化铪、氧化锆或其他可形成异质结隧穿功率半导体器件栅介质层的材料。
10.一种基于异质结的高功率密度隧穿半导体器件的制造方法，其特征在于，包括如下步骤：
步骤1：在N+型衬底(1)的表面上附上碳化硅以形成N-型漂移区(2)；
步骤2：使用刻蚀工艺在N-型漂移区(2)上的表面形成沟槽；
步骤3：使用掺杂工艺在沟槽底部形成P+型屏蔽层(9)；
步骤4：在沟槽底部上形成一层石墨烯源区(3)；
步骤5：使用沉积工艺在N-型漂移区(2)上表面形成栅介质层(5)；
步骤6：使用沉积工艺在栅介质层(5)上表面沉积多晶硅并形成多晶硅栅(6)；
步骤7：用沉积工艺在多晶硅栅(6)上方形成隔离钝化层(7)；
步骤8：最后，在石墨烯源区(3)上表面形成源极金属(4)，在N+型衬底(1)的另一个表面上制作漏极金属(8)。
CN202210349844.1A 2022-04-02 2022-04-02 基于异质结的高功率密度隧穿半导体器件及其制造工艺 Active CN114709255B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210349844.1A CN114709255B (zh) 2022-04-02 2022-04-02 基于异质结的高功率密度隧穿半导体器件及其制造工艺
PCT/CN2022/110104 WO2023184812A1 (zh) 2022-04-02 2022-08-03 基于异质结的高功率密度隧穿半导体器件及其制造工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210349844.1A CN114709255B (zh) 2022-04-02 2022-04-02 基于异质结的高功率密度隧穿半导体器件及其制造工艺

Publications (2)

Publication Number Publication Date
CN114709255A true CN114709255A (zh) 2022-07-05
CN114709255B CN114709255B (zh) 2024-09-10

Family

ID=82172256

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210349844.1A Active CN114709255B (zh) 2022-04-02 2022-04-02 基于异质结的高功率密度隧穿半导体器件及其制造工艺

Country Status (2)

Country Link
CN (1) CN114709255B (zh)
WO (1) WO2023184812A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023184812A1 (zh) * 2022-04-02 2023-10-05 东南大学 基于异质结的高功率密度隧穿半导体器件及其制造工艺

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN119780196B (zh) * 2024-12-12 2026-01-02 常州大学 基于势垒栅结构隧穿场效应晶体管的生物传感器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070252172A1 (en) * 2006-04-28 2007-11-01 Nissan Motor Co., Ltd. Semiconductor device
DE102012204539A1 (de) * 2012-03-21 2013-09-26 Robert Bosch Gmbh Leistungstransistor und Verfahren zur Herstellung eines Leistungstransistors
US20200127130A1 (en) * 2018-10-17 2020-04-23 The Research Foundation For The State University Of New York Ballistic field-effect transistors based on bloch resonance and methods of operating a transistor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5211468B2 (ja) * 2006-11-24 2013-06-12 日産自動車株式会社 半導体装置の製造方法
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
CN108899369B (zh) * 2018-06-27 2020-11-03 东南大学 一种石墨烯沟道碳化硅功率半导体晶体管
CN111312802B (zh) * 2020-02-27 2022-01-28 电子科技大学 低开启电压和低导通电阻的碳化硅二极管及制备方法
CN114709255B (zh) * 2022-04-02 2024-09-10 东南大学 基于异质结的高功率密度隧穿半导体器件及其制造工艺

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070252172A1 (en) * 2006-04-28 2007-11-01 Nissan Motor Co., Ltd. Semiconductor device
DE102012204539A1 (de) * 2012-03-21 2013-09-26 Robert Bosch Gmbh Leistungstransistor und Verfahren zur Herstellung eines Leistungstransistors
US20200127130A1 (en) * 2018-10-17 2020-04-23 The Research Foundation For The State University Of New York Ballistic field-effect transistors based on bloch resonance and methods of operating a transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023184812A1 (zh) * 2022-04-02 2023-10-05 东南大学 基于异质结的高功率密度隧穿半导体器件及其制造工艺

Also Published As

Publication number Publication date
CN114709255B (zh) 2024-09-10
WO2023184812A1 (zh) 2023-10-05

Similar Documents

Publication Publication Date Title
CN111312802B (zh) 低开启电压和低导通电阻的碳化硅二极管及制备方法
CN114122139B (zh) 具有集成二极管的碳化硅mosfet器件及制造方法
CN110518065B (zh) 低功耗高可靠性的沟槽型碳化硅mosfet器件
CN109192772B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
CN114843332B (zh) 低功耗高可靠性半包沟槽栅mosfet器件及制备方法
CN115295547B (zh) 一种低损耗可逆导的碳化硅场效应功率晶体管器件
CN109065621B (zh) 一种绝缘栅双极晶体管及其制备方法
CN109244136B (zh) 槽底肖特基接触SiC MOSFET器件
CN114695519B (zh) 屏蔽层状态自动切换的沟槽型碳化硅igbt器件及制备方法
CN114038908B (zh) 集成二极管的沟槽栅碳化硅mosfet器件及制造方法
CN114927561B (zh) 一种碳化硅mosfet器件
CN114122123A (zh) 集成高速续流二极管的碳化硅分离栅mosfet及制备方法
CN109166917B (zh) 一种平面型绝缘栅双极晶体管及其制备方法
CN115579397A (zh) 双级沟槽栅碳化硅mosfet及其制备方法
CN114823911A (zh) 集成高速续流二极管的沟槽碳化硅mosfet及制备方法
CN115832058B (zh) 一种沟槽型碳化硅mosfet器件
CN110518058A (zh) 一种横向沟槽型绝缘栅双极晶体管及其制备方法
CN113471290A (zh) 隧穿辅助导通的硅/碳化硅异质结mosfet功率器件
CN114709255B (zh) 基于异质结的高功率密度隧穿半导体器件及其制造工艺
CN115799344A (zh) 一种碳化硅jfet元胞结构及其制作方法
CN117878142A (zh) 一种集成肖特基二极管的平面栅型mosfet及其制备方法
CN118315430B (zh) 一种宽禁带和超宽禁带槽栅mosfet器件
CN115084229A (zh) P+屏蔽层自钳位沟槽型碳化硅igbt器件及其制备方法
CN120916463A (zh) 一种集成结控二极管的沟槽型mosfet器件及方法
CN119403178A (zh) 一种提升单粒子辐射复合效率的SiC MOSFET器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant