CN115995444A - 电子组件及其制备方法 - Google Patents

电子组件及其制备方法 Download PDF

Info

Publication number
CN115995444A
CN115995444A CN202111216256.2A CN202111216256A CN115995444A CN 115995444 A CN115995444 A CN 115995444A CN 202111216256 A CN202111216256 A CN 202111216256A CN 115995444 A CN115995444 A CN 115995444A
Authority
CN
China
Prior art keywords
metal layer
metal
layer
edge
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111216256.2A
Other languages
English (en)
Inventor
郑仲淳
樊光明
许耀文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Display Corp filed Critical Innolux Display Corp
Priority to CN202111216256.2A priority Critical patent/CN115995444A/zh
Priority to US17/535,167 priority patent/US11798875B2/en
Priority to TW112138780A priority patent/TWI856841B/zh
Priority to TW113130947A priority patent/TWI895072B/zh
Priority to TW111100318A priority patent/TWI821852B/zh
Publication of CN115995444A publication Critical patent/CN115995444A/zh
Priority to US18/466,610 priority patent/US20240006295A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/08—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs
    • H10W70/09—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs extending onto an encapsulation that laterally surrounds the chip or wafer, e.g. fan-out wafer level package [FOWLP] RDLs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H10W70/614—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together the multiple chips being integrally enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/652—Cross-sectional shapes
    • H10W70/6528—Cross-sectional shapes of the portions that connect to chips, wafers or package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

本公开提供一种电子组件及其制备方法，其中该电子组件，包含：一绝缘层；以及一第一金属凸块，设置于该绝缘层上且包含：一第一金属层，设置于该绝缘层上；以及一第二金属层，设置于该第一金属层上，其中，在一剖面图中，该第一金属层具有一第一宽度，该第二金属层具有一第二宽度，且该第一宽度小于该第二宽度。

Description

电子组件及其制备方法
技术领域
本公开关于一种电子组件及其制备方法，尤其是涉及一种利于电气测试的电子组件及其制备方法。
背景技术
随着科技发展及因应消费者需求，现今电子产品大多朝向高整合度方向发展，即单一电子装置中可具有多种功能，而越多功能的电子产品伴随着越多数量的芯片需求，在线路I/O设计上将受到考验。一般可通过复合层或增层结构，例如重布层(re-distributionlayer)来改变线路I/O原有设计、或加大I/O的间距或数量等方式，以符合需求。
然而，由于需对每一重布层执行电气测试，以便利于进行后续工艺。因此，目前亟需提供一种电子组件及其制备方法，以便利于电气测试，或改善电气测试时造成的电子组件损伤。
发明内容
本公开提供一种电子组件，包含：一绝缘层；以及一第一金属凸块，设置于该绝缘层上且包含：第一金属层，设置于该绝缘层上；以及一第二金属层，设置于该第一金属层上，其中，在一剖面图中，该第一金属层具有一第一宽度，该第二金属层具有一第二宽度，且该第一宽度小于该第二宽度。
根据本公开的实施例，该第一宽度与该第二宽度的比值小于或等于0.95。
根据本公开的实施例，该第一金属凸块还包含一第三金属层，设置于该第二金属层上，该第三金属层具有一第三宽度，且该第一宽度小于该第三宽度。
根据本公开的实施例，在该剖面图中，该第一金属层具有一第一边缘，且该第一边缘位于该第二金属层下方。
根据本公开的实施例，该第一金属层包含一第一子金属层及一第二子金属层，该第一子金属层设置于该第二子金属层与该绝缘层之间，其中，该第一子金属层的宽度小于该第二子金属层的宽度。
根据本公开的实施例，该第一金属层在该绝缘层上具有一第一投影，该第二金属层在该绝缘层上具有一第二投影，且该第一投影的面积小于该第二投影的面积。
根据本公开的实施例，还包含一第二金属凸块，该第二金属凸块设置于该绝缘层上且与该第一金属凸块相邻设置；其中，在该剖面图中，该第一金属层具有一第一边缘及与该第一边缘相对的一第二边缘，该第一边缘及该第二边缘位于该第二金属层下方，且该第一边缘较该第二边缘邻近该第二金属凸块，而该第二金属层具有一第三边缘及与该第三边缘相对的一第四边缘，该第三边缘较该第四边缘邻近该第二金属凸块；其中该第一边缘与该第三边缘的距离大于该第二边缘与该第四边缘的距离。本公开也提供一种制备电子组件的方法，包含以下步骤：提供一绝缘层，其中该绝缘层包含一第一区域及一第二区域，且该绝缘层上方依序设置有：一第一金属层，设置于该绝缘层的该第一区域与该第二区域上；将一第二金属层，设置于该第一金属层上，且对应于该绝缘层的该第一区域；形成一遮罩在该第一金属层上，且该屏蔽对应于该绝缘层的该第二区域；移除部分设置于该第二区域的该第一金属层；移除该遮罩；以及移除设置于该第二区域的该第一金属层，以形成一电子组件，其中该电子组件包括：该绝缘层；及一第一金属凸块，设置于该绝缘层上且包含：该第一金属层，设置于该绝缘层上；以及该第二金属层，设置于该第一金属层上；其中，在该电子组件的一剖面图中，该第一金属层具有一第一宽度，该第二金属层具有一第二宽度，且该第一宽度小于该第二宽度。
根据本公开的实施例，该第一金属凸块还包含一第三金属层，设置于该第二金属层上，其中，在该电子组件的一剖面图中，该第三金属层具有一第三宽度，且该第一宽度小于该第三宽度。
本公开还提供一种制备电子组件的方法，包含以下步骤：提供一绝缘层，其中该绝缘层包含一第一区域及一第二区域，且该绝缘层上方依序设置有：一第一金属层，设置于该绝缘层的该第一区域上；以及一第二金属层，设置于该第一金属层上；在该绝缘层的该第二区域上形成一金属线，且该金属线与该第一金属层电性连接；以及移除该金属线，以形成一电子组件，其中该电子组件包括：该绝缘层；及一第一金属凸块，设置于该绝缘层上且包含：该第一金属层，设置于该绝缘层上；以及该第二金属层，设置于该第一金属层上。
附图说明
图1A为本公开的一实施例的电子组件的剖面图。
图1B和图1C为图1A的部分放大图。
图1D为图1B的部分放大图。
图2为本公开的一实施例的电子组件的制备方法的流程框图。
图3A至图3F为本公开的一实施例的电子组件的制备方法的剖面图。
图4为本公开的一实施例的电子组件的制备方法的流程框图。
图5A至图5D为本公开的一实施例的电子组件的制备方法的剖面图。
图6A和图6B为本公开的一实施例的电子组件的制备方法的剖面图。
附图标记说明
10 承载基板
11 离型层
2、21 绝缘层
31 第一金属层
31S、32S 表面
311 第一子金属层
312 第二子金属层
32 第二金属层
33 第三金属层
331 第三子金属层
332 第四子金属层
4 屏蔽
5 电气检测仪
6 金属线
61 第一金属线段
62 第二金属线段
7 芯片
M1、M1’ 第一金属凸块
M2 第二金属凸块
M3 第三金属凸块
M4 第四金属凸块
M5 第五金属凸块
E1 第一边缘
E2 第二边缘
E3 第三边缘
E4 第四边缘
e11、e12 边缘
W1 第一宽度
W2 第二宽度
W3 第三宽度
W11、W12 宽度
D1、D2 距离
T1 第一投影
T2 第二投影
T11、T12 投影
R1 第一区域
R2 第二区域
X、Y 方向
Z 法线方向
具体实施方式
以下为通过特定的具体实施例说明本公开的实施方式，本领域技术人员可由本说明书所公开的内容轻易地了解本公开的其他优点与功效。本公开还可通过其他不同的具体实施例加以施行或应用，本说明书中的各项细节还可针对不同观点与应用，在不悖离本公开的精神下进行各种修改与变更。
注意的是，在本文中，除了特别指明者之外，具备「一」组件不限于具备单一的该组件，而可具备一或更多的该组件。再者，说明书与权利要求中所使用的序数例如「第一」及「第二」等的用词，以修饰权利要求的组件，其本身并不意含或代表该请求组件有任何之前的序数，也不代表某一请求组件与另一请求组件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一请求组件得以和另一具有相同命名的请求组件能作出清楚区分。
本公开通篇说明书与后附的权利要求中会使用某些词汇来指称特定组件。本领域技术人员应理解，电子设备制造商可能会以不同的名称来指称相同的组件。本文并不意在区分那些功能相同但名称不同的组件。在下文说明书与权利要求书中，「包含」、「含有」、「具有」等词为开放式词语，因此其应被解释为「含有但不限定为…」之意。因此，当本公开的描述中使用术语「包含」、「含有」及/或「具有」时，其指定了相应的特征、区域、步骤、操作及/或构件的存在，但不排除一个或多个相应的特征、区域、步骤、操作及/或构件的存在。
在文中，“约”、“大约”、“实质上”、“大致上”的用语通常表示在一给定值或范围的10％内、5％内、3％之内、2％之内、1％之内或0.5％之内。在此给定的数量为大约的数量，亦即在没有特定说明“约”、“大约”、“实质上”、“大致上”的情况下，仍可隐含“约”、“大约”、“实质上”、“大致上”的含义。此外，用语“范围为第一数值至第二数值”、“范围介于第一数值至第二数值之间”表示所述范围包含第一数值、第二数值以及它们之间的其它数值。
除非另外定义，在此使用的全部用语(包含技术及科学用语)具有与此篇公开所属的本领域技术人员所通常理解的相同涵义。能理解的是这些用语，例如在通常使用的字典中定义的用语，应被解读成具有一与相关技术及本公开的背景或上下文一致的意思，而不应以一理想化或过度正式的方式解读，除非在此特别定义。
此外，实施例中可能使用相对性的用语，例如「下方」或「底部」及「上方」或「顶部」，以描述图式的一个组件对于另一组件的相对关系。能理解的是，如果将图式的装置翻转使其上下颠倒，则所叙述在「下方」侧的组件将会成为在「上方」侧的组件。当相应的构件(例如膜层或区域)被称为「在另一个构件上」时，它可以直接在另一个构件上，或者两者之间可存在有其他构件。另一方面，当构件被称为「直接在另一个构件上」时，则两者之间不存在任何构件。另外，当一构件被称为「在另一个构件上」时，两者在俯视方向上有上下关系，而此构件可在另一个构件的上方或下方，而此上下关系取决于装置的取向(orientation)。
在本公开中，厚度、长度与宽度的量测方式可以是采用光学显微镜量测而得，厚度则可以由电子显微镜中的剖面影像量测而得，但不以此为限。另外，任两个用来比较的数值或方向，可存在着一定的误差。若第一值等于第二值，其隐含着第一值与第二值之间可存在着约10％的误差；若第一方向垂直于第二方向，则第一方向与第二方向之间的角度可介于80度至100度之间；若第一方向平行于第二方向，则第一方向与第二方向之间的角度可介于0度至10度之间。
须说明的是，下文中不同实施例所提供的技术方案可相互替换、组合或混合使用，以在未违反本公开精神的情况下构成另一实施例。
图1A为本公开的一实施例的电子组件的剖面图。图1B和图1C为图1A的部分放大图。
如图1A和图1B所示，本公开的电子组件，其特征在于，包含：一绝缘层2；以及一第一金属凸块M1，设置于绝缘层2上且包含：一第一金属层31，设置于绝缘层2上；以及一第二金属层32，设置于第一金属层31上，其中，在一剖面图中，第一金属层31具有一第一宽度W1，第二金属层32具有一第二宽度W2，且第一宽度W1小于第二宽度W2。
在本公开中，绝缘层2的材料并无特别限制，例如可为有机材料、无机材料、或其组合。合适的有机材料的例子可为聚酰亚胺(PI)、感光型聚酰亚胺(Photosensitive PI；PSPI)、环氧树脂、聚苯并恶唑(Polybenzoxazole,PBO)、苯并环丁烯(Benzocyclobutene,ECB)、光阻、聚合物、或其组合，但本公开并不局限于此。合适的无机材料的例子可为氮化硅、氧化硅、氮氧化硅、碳氮化硅、或其组合，但本公开并不局限于此。
在本公开中，第一金属层31和第二金属层32的材料并无特别限制，例如可为金(Au)、银(Ag)、铜(Cu)、钯(Pd)、铂(Pt)、钌(Ru)、铝(Al)、钴(Co)、镍(Ni)、钛(Ti)、钼(Mo)、锰(Mn)、锌(Zn)、其合金、或其组合，但本公开并不局限于此。此外，可使用相同或不相同的材料来制备第一金属层31和第二金属层32。在本公开的一实施形态中，第一金属层31可为复合层，更具体地，如图1B所示，第一金属层31可包含一第一子金属层311及一第二子金属层312，第一子金属层311设置于第二子金属层312与绝缘层2之间，其中，第一子金属层311与第二子金属层312可为不相同的材料。在本公开的一实施形态中，第一子金属层311可包含钛，第二子金属层312可包含铜。在本公开的一实施形态中，第二金属层可包含铜32。
在本公开中，所述「第一宽度」是指在剖面图中，第一金属层31底部在垂直于绝缘层2的法线方向Z的方向上的宽度，即第一金属层31在Y方向上的宽度。所述「第一宽度」也可指在剖面图中，第一金属层31与绝缘层2接触的表面31S在垂直于绝缘层2的法线方向Z的方向上的宽度，即第一金属层31与绝缘层2接触的表面31S在Y方向上的宽度。或者，所述「第一宽度」也可指第一金属层31的两边缘之间的距离。相似地，在本公开中，所述「第二宽度」是指在剖面图中，第二金属层32底部在垂直于绝缘层2法线方向Z的方向上的宽度，即第二金属层32在Y方向上的宽度。所述「第二宽度」也可指在剖面图中，第二金属层32与第一金属层31接触的表面32S在垂直于绝缘层2的法线方向Z的方向上的宽度，即第二金属层32与第一金属层31接触的表面32S在Y方向上的宽度。或者，所述「第二宽度」也可指第二金属层32的两边缘之间的距离。在本公开的一实施态样中，第一宽度W1与第二宽度W2的比值小于或等于0.95(W1/W2≤0.95)。
在本公开中，第一金属凸块M1还包含一第三金属层33，设置于第二金属层32上，第三金属层33具有一第三宽度W3，且第一宽度W1小于第三宽度W3。在此，第三金属层33的材料与第一金属层31或第二金属层32相似，在此不再赘述。在本公开的一实施形态中，第三金属层33可为复合层，更具体地，如图1B所示，第三金属层33可包含一第三子金属层331及一第四子金属层332，第三子金属层331设置于第二金属层32与第四子金属层332之间，其中，第三子金属层331与第四子金属层332可为相同或不相同的材料。在本公开的一实施形态中，第三子金属层331可包含镍，第四子金属层332可包含金，但本公开并不局限于此。通过本公开所提出的第二金属层32的第二宽度W2大于第一金属层31的第一宽度W1或第三金属层33的第三宽度W3大于第一金属层31的第一宽度W1的设置方法，表示第二金属层32有效叠层在第一金属层31上或第三金属层33有效叠层在第一金属层31上，可提升电子组件的电气特性，但不局限于此。
在本公开中，如图1A所示，第一金属层31在绝缘层2上具有一第一投影T1，第二金属层32在绝缘层2上具有一第二投影T2，其中，在绝缘层2的法线方向Z上，第一投影T1与第二投影T2重叠，且第一投影T1的面积小于第二投影T2的面积。
此外，如图1B所示，在剖面图中，第一金属层31具有一第一边缘E1及与第一边缘E1相对的一第二边缘E2，且第一边缘E1和第二边缘E2位于第二金属层32下方。更具体地，第一金属层31具有一第一边缘E1及与第一边缘E1相对的一第二边缘E2，第二金属层32具有一第三边缘E3及与第三边缘E3相对的一第四边缘E4，其中，在绝缘层2的法线方向Z上，第一边缘E1可与第三边缘E3不重叠，第二边缘E2可与第四边缘E4大致重叠。在本公开的一实施形态中，第一边缘E1与第三边缘E3之间的距离D1可大于或等于0.1微米(μm)。
图1C为本公开的另一第一金属凸块M1’，其中，图1C与图1B相似，除了以下差异。
如图1C所示，另一第一金属凸块M1’的第一金属层31具有一第一边缘E1及与第一边缘E1相对的一第二边缘E2，第二金属层32具有一第三边缘E3及与第三边缘E3相对的一第四边缘E4，其中，在绝缘层2的法线方向Z上，第一边缘E1可与第三边缘E3不重叠，且第二边缘E2可与第四边缘E4不重叠。在本公开的一实施形态中，第一边缘E1与第三边缘E3之间的距离D1可大于或等于0.1μm，第二边缘E2与第四边缘E4之间的距离D2可大于或等于0μm，且第一边缘E1与第三边缘E3之间的距离D1和第二边缘E2与第四边缘E4之间的距离D2可为相同或不相同。
图1D为图1B的部分放大图，如图1D所示，在本公开中，第一金属层31可包含一第一子金属层311及一第二子金属层312，且第一子金属层311的宽度W11可不同于第二子金属层312的宽度W12，更具体地，在本公开的一实施形态中，第一子金属层311的宽度W11可小于第二子金属层312的宽度W12。因此，至少一第一子金属层311的边缘e11与第二子金属层312的边缘e12之间的距离可大于0。此外，在本公开的一实施形态中，第一子金属层311在绝缘层2上的投影T11的面积可小于第二子金属层312在绝缘层2上的投影T12的面积。
在本公开中，如图1A所示，电子组件可还包含一第二金属凸块M2，第二金属凸块M2设置在绝缘层2上且与第一金属凸块M1相邻设置；其中，在剖面图中，第一金属层31的第一边缘E1及第二边缘E2位于第二金属层32下方，且第一边缘E1较第二边缘E2邻近第二金属凸块M2，而第二金属层32的第三边缘E3较第四边缘E4邻近第二金属凸块M2；其中第一边缘E1与第三边缘E3之间的距离D1大于第二边缘E2与第四边缘E4之间的距离。在本实施例中，如图1A所示，第二边缘E2与第四边缘E4之间的距离大致上为0，但在本公开的其他实施形态中，如图1C所示，第二边缘E2与第四边缘E4之间的距离D2可不为0。
在本公开中，电子组件可还包含一第三金属凸块M3，设置于第一金属凸块M1与第二金属凸块M2下方，也就是说，绝缘层2设置于第一金属凸块M1或第二金属凸块M2与第三金属凸块M3之间。其中，第三金属凸块M3分别与第一金属凸块M1及第二金属凸块M2电性连接，因此，第一金属凸块M1可通过第三金属凸块M3与第二金属凸块M2电性连接。
此外，在本公开中，电子组件可还包含复数金属凸块，例如图1A所示的一第四金属凸块M4及一第五金属凸块M5，但本公开并不局限于此。其中，第四金属凸块M4及第五金属凸块M5设置于第三金属凸块M3下方，也就是说，第三金属凸块M3设置于绝缘层2与第四金属凸块M4及第五金属凸块M5之间，且第四金属凸块M4及第五金属凸块M5分别与第三金属凸块M3电性连接。另外，第三金属凸块M3与第四金属凸块M4及第五金属凸块M5之间可还包含另一绝缘层21，但本公开并不局限于此。
图2为本公开的一实施例的电子组件的制备方法的流程方块图。图3A至图3F为本公开的一实施例的电子组件的制备方法的剖面图。
如图3A所示，提供一承载基板10；以及一离型层11，设置于承载基板10上。接着，提供一绝缘层2，设置于承载基板10上，其中绝缘层2包含一第一区域R1及一第二区域R2，且绝缘层2上方依序设置有：一第一金属层31，设置于绝缘层2的第一区域R1与第二区域R2上；以及一第二金属层32，设置于第一金属层31上，且对应于绝缘层2的第一区域R1。
在此，所述「第一区域」是指在绝缘层2的法线方向Z上，绝缘层2与第二金属层32重叠的区域。所述「第二区域」是指在绝缘层2的法线方向Z上，绝缘层2与第二金属层32不重叠的区域。
在本公开的一实施形态中，在提供设置于承载基板10上的绝缘层2的步骤前，可还包含提供一第三金属凸块M3，设置于承载基板10上，其中，第三金属凸块M3可与第一金属层31电性连接。
在此，承载基板10的材料并无特殊限制，例如可为石英基板、玻璃基板、晶圆、蓝宝石基板、软硬混合板、树脂、环氧树脂或其他硬质基板。或者，承载基板10也可为可挠性基板或薄膜，其材料可包含聚碳酸酯(PC)、聚酰亚胺(PI)、聚丙烯(PP)、聚对苯二甲酸乙酯(PET)、或其他塑料材料，但本公开并不局限于此。离型层11可为黏着剂、环氧树脂、晶粒附接膜(Die Attach Film,DAF)、或其类似物，但本公开并不局限于此。离型层11可利于后续移除承载基板10的步骤。在本公开的一实施形态中，可不存在离型层11。
在本公开中，形成绝缘层2的方法并无特别限制，例如可使用浸涂法、旋涂法、滚筒涂布法、刮刀涂布法、喷涂法、沈积法、或前述的组合，但本公开并不局限于此。形成第一金属层31及第二金属层32的方法并无特别限制，例如可使用溅镀、电镀、化学镀(chemicalplating)、化学气相沉积等方法、或其组合，但本公开并不局限于此。此外，可使用相同或不相同的方法来分别制备第一金属层31及第二金属层32。
如图3A所示，可还形成一第三金属层33在第二金属层32上，且对应在绝缘层2的第一区域R1。在此，可使用与第一金属层31或第二金属层32相似的材料或方法来制备第三金属层33，在此不再赘述。
接着，如图3B所示，形成一屏蔽4在第一金属层31上，且屏蔽4对应在绝缘层2的第二区域R2。在此，可通过黄光工艺、喷墨微影工艺、或其组合来形成图案化的屏蔽4在第一金属层31上，以使屏蔽4形成在对应绝缘层2的第二区域R2上。
而后，如图3C所示，移除部分设置于第二区域R2的第一金属层31，更具体地，在第二区域R2中，移除未被屏蔽4覆盖的第一金属层31。接着，移除屏蔽4，以形成图案化的第一金属层31，如图3D所示。在此，可通过蚀刻法来移除部分第一金属层31，所述蚀刻法包含湿蚀刻、干蚀刻、或其组合，但本公开并不局限于此。
为了确保电子组件的电气特性是否正常，会对电子组件进行电气测试。以往会直接在金属凸块上进行测试，可能导致金属凸块损伤，而影响电子组件的性能或降低电子组件的可靠度。因此，在本公开中，如图3E所示，可以将设置在绝缘层2的第二区域R2上的第一金属层31作为参考线路，通过参考线路以电气测试仪5对电子组件进行电气测试，如此可改善电气测试时对金属凸块(例如：第一金属凸块M1及/或第二金属凸块M2)造成的损伤，进而改善电子组件的性能或可靠度。在此，电气测试仪5包含电压计、电流计、或其组合，但本公开并不局限于此。
接着，如图3F所示，移除设置于绝缘层2的第二区域R2的第一金属层31，以形成本公开的电子组件。其中，本公开的电子组件包括：绝缘层2；及一第一金属凸块M1，设置于绝缘层2上且包含：第一金属层31，设置于绝缘层2上；以及第二金属层32，设置于第一金属层31上。此外，在本公开中，绝缘层2上方可还设置有一第二金属凸块M2，且第二金属凸块M2与第一金属凸块M1相邻设置。在此，第三金属凸块M3可分别与第一金属凸块M1及第二金属凸块M2电性连接。因此，第一金属凸块M1可通过第三金属凸块M3与第二金属凸块M2电性连接。
此外，在移除设置于绝缘层2的第二区域R2的第一金属层31的步骤后，可还包含移除承载基板10及离型层11的步骤，以形成如图1A所示的电子组件，而该电子组件可应用于各种电子装置中。
在此，可通过蚀刻法来移除设置于绝缘层2的第二区域R2的第一金属层31，所述蚀刻法包含湿蚀刻、干蚀刻、或其组合，但本公开并不局限于此。由于第一金属层31经过多次蚀刻，因此，如图1B或图1C所示，在电子组件的剖面图中，第一金属层31的宽度不同于第二金属层32的宽度，更具体地，第一金属层31具有一第一宽度W1，第二金属层32具有一第二宽度W2，且第一宽度W1小于第二宽度W2。
此外，在本公开中，电子组件也可如图1D所示，即第一金属层31可包含一第一子金属层311及一第二子金属层312，第一子金属层311设置于第二子金属层312与绝缘层2之间，其中，第一子金属层311的宽度W11可小于第二子金属层312的宽度W12。此外，如图1B或1C所示，第一金属凸块M1或另一第一金属凸块M1’也可包含第三金属层33，设置于第二金属层32上，且对应绝缘层2的第一区域R1，其中，第三金属层33具有一第三宽度W3，且第一宽度W1小于第三宽度W3。
图4为本公开的一实施例的电子组件的制备方法的流程方块图。图5A至图5D为本公开的一实施例的电子组件的制备方法的剖面图。
如图5A所示，提供一承载基板10；以及一离型层11，设置于承载基板10上。接着，提供一绝缘层2，设置于承载基板10上，其中绝缘层2包含一第一区域R1及一第二区域R2，且绝缘层2上方依序设置有：一第一金属层31，设置于绝缘层2的第一区域R1上；以及一第二金属层32，设置于第一金属层31上。
在本公开中，在提供设置于承载基板10上的绝缘层2的步骤前，可还包含提供一第三金属凸块M3，设置于承载基板10上，其中，第三金属凸块M3可与第一金属层31电性连接。
在此，承载基板10、离型层11、第一金属层31、第二金属层32、及绝缘层2的材料如前所述，在此不再赘述。此外，可使用与前述方法相似的方法来制备第一金属层31、第二金属层32、及绝缘层2等，在此不再赘述。
在本公开中，可还形成一第三金属层33在第二金属层32上。在此，可使用与第一金属层31或第二金属层32相似的材料或方法来制备第三金属层33，在此不再赘述。
而后，如图5B所示，在绝缘层2的第二区域R2上形成一金属线6，且金属线6与第一金属层31电性连接。更具体地，金属线6可包含一第一金属线段61及一第二金属线段62，其中，第一金属线段61与第一金属凸块M1的第一金属层31电性连接，且第二金属线段62与第二金属凸块M2的第一金属层31电性连接。
在本公开中，金属线6的材料并无特别限制，例如可为金、银、铜、钯、铂、钌、铝、钴、镍、钛、钼、锰、锌、其合金、或其组合，但本公开并不局限于此。此外，可使用例如印刷法、溅镀、电镀、化学镀、化学气相沉积等方法、或其组合来形成金属线6，但本公开并不局限于此。
接着，如图5C所示，可以将设置于绝缘层2的第二区域R2上的金属线6作为参考线路，通过参考线路以电气测试仪5对电子组件进行电气测试，如此可改善电气测试时对金属凸块(例如：第一金属凸块M1及/或第二金属凸块M2)造成的损伤，进而改善电子组件的性能或可靠度。在此，电气测试仪5包含电压计、电流计、或其组合，但本公开并不局限于此。
而后，如图5D所示，移除金属线6，以形成本公开的另一电子组件。其中，本公开的另一电子组件包括：绝缘层2；及一第一金属凸块M1，设置于绝缘层2上且包含：第一金属层31，设置于绝缘层2上；以及第二金属层32，设置于第一金属层31上。此外，在本公开中，绝缘层2上方可还设置有一第二金属凸块M2，且第二金属凸块M2与第一金属凸块M1相邻设置。在此，第三金属凸块M3可分别与第一金属凸块M1及第二金属凸块M2电性连接。因此，第一金属凸块M1可通过第三金属凸块M3与第二金属凸块M2电性连接。
此外，虽然图未示意出，在移除金属线6的步骤后，可还包含移除承载基板10及离型层11的步骤，以将电子组件应用于各种电子装置中。
在此，可通过蚀刻法来移除金属线6，所述蚀刻法包含雷射蚀刻、湿蚀刻、干蚀刻、或其组合，但本公开并不局限于此。当以雷射蚀刻法移除金属线6时，绝缘层2上可能残留部分金属线6的材料。当以湿蚀刻法移除金属线6时，可获得如图1A所示的电子组件。
综上所述，本公开通过将部分第一金属层31或金属线6作为参考线路，可提供作为电气测试时使用，以改善电气测试时对电子组件的性能或可靠度的影响，进而改善电子装置的性能或可靠度。
在本公开中，电子组件可包含重布层、封装组件，例如扇出型封装(Fan-OutPackage on Package,FOPoP)组件、2.5D封装组件，但本公开并不局限于此。而本公开的电子组件可应用于各种电子装置中，例如可包含显示设备、天线装置、感测装置、或拼接装置，但本公开并不局限于此。
在本公开的电子组件制备方法可应用于重布层优先工艺(RDL first)或芯片优先工艺(chip first)中。芯片优先工艺又可分为芯片朝上工艺(face up)或芯片朝下工艺(face down)。芯片优先工艺的制备方法与图3A至图3F所示的制备方法相似，除了以下差异。
在本公开的一实施例中，例如在芯片优先工艺中，如图6A所示，在提供承载基板10及离型层11后，可还包含设置一芯片7在承载基板10上，接着，依序提供绝缘层2、第一金属层31以及第二金属层32等组件在承载基板10上，其中，芯片7可与第一金属层31及第二金属层32电性连接。之后，如图3B至3E所示，以部分第一金属层31作为参考线路进行电气测试后，移除部分第一金属层31，形成如图6A所示的结构。而后，移除承载基板10及离型层11，形成本实施例的芯片朝上的电子组件。
此外，在本公开的另一实施形态中，可形成芯片朝下的电子组件，如图6B所示，其中，图6B的电子组件与图6A相似，除了以下差异。
在本实施例的制备方法中，在提供承载基板10及离型层11后，设置芯片7在承载基板10上，之后移除承载基板10及离型层11。接着，依序提供绝缘层2、第一金属层31以及第二金属层32等组件在芯片7上，其中，芯片7可与第一金属层31及第二金属层32电性连接。之后，如图3B至3E所示，以部分第一金属层31作为参考线路进行电气测试后，移除部分第一金属层31，以形成本实施例的芯片朝下的电子组件，如图6B所示。
此外，虽然图未示，但在本公开的其他实施形态中，可使用如图5A至图5D所示的制备方法来进行芯片优先工艺，以通过金属线6作为参考线路来进行电气测试，在此不再赘述。
以上的具体实施例应被解释为仅仅是说明性的，而不以任何方式限制本公开的其余部分，且不同实施例间的特征，只要不互相冲突均可混合搭配使用。

Claims (10)

1.一种电子组件，其特征在于，包含：
一绝缘层；以及
一第一金属凸块，设置于该绝缘层上且包含：
一第一金属层，设置于该绝缘层上；以及
一第二金属层，设置于该第一金属层上，
其中，在一剖面图中，该第一金属层具有一第一宽度，该第二金属层具有一第二宽度，且该第一宽度小于该第二宽度。
2.根据权利要求1所述的电子组件，其特征在于，该第一宽度与该第二宽度的比值小于或等于0.95。
3.根据权利要求1所述的电子组件，其特征在于，该第一金属凸块还包含一第三金属层，设置于该第二金属层上，该第三金属层具有一第三宽度，且该第一宽度小于该第三宽度。
4.根据权利要求1所述的电子组件，其特征在于，在该剖面图中，该第一金属层具有一第一边缘，且该第一边缘位于该第二金属层下方。
5.根据权利要求1所述的电子组件，其特征在于，该第一金属层包含一第一子金属层及一第二子金属层，该第一子金属层设置于该第二子金属层与该绝缘层之间，其中，该第一子金属层的宽度小于该第二子金属层的宽度。
6.根据权利要求1所述的电子组件，其特征在于，该第一金属层在该绝缘层上具有一第一投影，该第二金属层在该绝缘层上具有一第二投影，且该第一投影的面积小于该第二投影的面积。
7.根据权利要求1所述的电子组件，其特征在于，还包含一第二金属凸块，该第二金属凸块设置于该绝缘层上且与该第一金属凸块相邻设置；其中，在该剖面图中，该第一金属层具有一第一边缘及与该第一边缘相对的一第二边缘，该第一边缘及该第二边缘位于该第二金属层下方，且该第一边缘较该第二边缘邻近该第二金属凸块，而该第二金属层具有一第三边缘及与该第三边缘相对的一第四边缘，该第三边缘较该第四边缘邻近该第二金属凸块；其中该第一边缘与该第三边缘的距离大于该第二边缘与该第四边缘的距离。
8.一种制备电子组件的方法，其特征在于，包含以下步骤：
提供一绝缘层，其中该绝缘层包含一第一区域及一第二区域，且该绝缘层上方依序设置有：
一第一金属层，设置于该绝缘层的该第一区域与该第二区域上；以及
一第二金属层，设置于该第一金属层上，且对应于该绝缘层的该第一区域；
形成一遮罩在该第一金属层上，且该屏蔽对应于该绝缘层的该第二区域；
移除部分设置于该第二区域的该第一金属层；
移除该遮罩；以及
移除设置于该第二区域的该第一金属层，以形成一电子组件，其中该电子组件包括：该绝缘层；及一第一金属凸块，设置于该绝缘层上且包含：
该第一金属层，设置于该绝缘层上；以及
该第二金属层，设置于该第一金属层上；
其中，在该电子组件的一剖面图中，该第一金属层具有一第一宽度，该第二金属层具有一第二宽度，且该第一宽度小于该第二宽度。
9.根据权利要求8所述的方法，其特征在于，该第一金属凸块还包含一第三金属层，设置于该第二金属层上，其中，在该电子组件的一剖面图中，该第三金属层具有一第三宽度，且该第一宽度小于该第三宽度。
10.一种制备电子组件的方法，其特征在于，包含以下步骤：
提供一绝缘层，其中该绝缘层包含一第一区域及一第二区域，且该绝缘层上方依序设置有：
一第一金属层，设置于该绝缘层的该第一区域上；以及
一第二金属层，设置于该第一金属层上；
在该绝缘层的该第二区域上形成一金属线，且该金属线与该第一金属层电性连接；以及
移除该金属线，以形成一电子组件，其中该电子组件包括：该绝缘层；及一第一金属凸块，设置于该绝缘层上且包含：
该第一金属层，设置于该绝缘层上；以及
该第二金属层，设置于该第一金属层上。
CN202111216256.2A 2021-10-19 2021-10-19 电子组件及其制备方法 Pending CN115995444A (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN202111216256.2A CN115995444A (zh) 2021-10-19 2021-10-19 电子组件及其制备方法
US17/535,167 US11798875B2 (en) 2021-10-19 2021-11-24 Electronic device and manufacturing method thereof
TW112138780A TWI856841B (zh) 2021-10-19 2022-01-05 電子元件及其製備方法
TW113130947A TWI895072B (zh) 2021-10-19 2022-01-05 電子元件
TW111100318A TWI821852B (zh) 2021-10-19 2022-01-05 電子元件及其製備方法
US18/466,610 US20240006295A1 (en) 2021-10-19 2023-09-13 Electronic device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111216256.2A CN115995444A (zh) 2021-10-19 2021-10-19 电子组件及其制备方法

Publications (1)

Publication Number Publication Date
CN115995444A true CN115995444A (zh) 2023-04-21

Family

ID=85981995

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111216256.2A Pending CN115995444A (zh) 2021-10-19 2021-10-19 电子组件及其制备方法

Country Status (3)

Country Link
US (2) US11798875B2 (zh)
CN (1) CN115995444A (zh)
TW (3) TWI895072B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200849428A (en) * 2007-06-13 2008-12-16 Advanced Semiconductor Eng Under bump metallurgy structure and die structure using the same and method of manufacturing die structure
US20150221605A1 (en) * 2014-02-04 2015-08-06 Globalfoundries Inc. Etching of under bump mettallization layer and resulting device
US20170005052A1 (en) * 2015-06-30 2017-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Under bump metallurgy (ubm) and methods of forming same
US20210305114A1 (en) * 2020-03-26 2021-09-30 Samsung Electronics Co., Ltd. Semiconductor packages

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE210895T1 (de) * 1995-03-20 2001-12-15 Unitive Int Ltd Löthöcker-herstellungsverfahren und strukturen mit einer titan-sperrschicht
US6015505A (en) * 1997-10-30 2000-01-18 International Business Machines Corporation Process improvements for titanium-tungsten etching in the presence of electroplated C4's
JP2003023239A (ja) * 2001-07-05 2003-01-24 Sumitomo Electric Ind Ltd 回路基板とその製造方法及び高出力モジュール
TWI404182B (zh) * 2009-04-24 2013-08-01 欣興電子股份有限公司 封裝基板及其製法暨封裝結構
US9418947B2 (en) * 2012-02-27 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming connectors with a molding compound for package on package
US10163827B1 (en) * 2017-11-14 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure with protrusion structure
US10950531B2 (en) * 2019-05-30 2021-03-16 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200849428A (en) * 2007-06-13 2008-12-16 Advanced Semiconductor Eng Under bump metallurgy structure and die structure using the same and method of manufacturing die structure
US20150221605A1 (en) * 2014-02-04 2015-08-06 Globalfoundries Inc. Etching of under bump mettallization layer and resulting device
US20170005052A1 (en) * 2015-06-30 2017-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Under bump metallurgy (ubm) and methods of forming same
US20210305114A1 (en) * 2020-03-26 2021-09-30 Samsung Electronics Co., Ltd. Semiconductor packages

Also Published As

Publication number Publication date
US11798875B2 (en) 2023-10-24
TWI895072B (zh) 2025-08-21
TW202447920A (zh) 2024-12-01
US20230119959A1 (en) 2023-04-20
TWI856841B (zh) 2024-09-21
TW202404020A (zh) 2024-01-16
TWI821852B (zh) 2023-11-11
TW202318616A (zh) 2023-05-01
US20240006295A1 (en) 2024-01-04

Similar Documents

Publication Publication Date Title
US11004809B2 (en) Chip package with antenna element
TWI518858B (zh) 半導體裝置及其製造方法
TWI492346B (zh) 半導體裝置及其製造方法
US8119454B2 (en) Manufacturing fan-out wafer level packaging
US11329008B2 (en) Method for manufacturing semiconductor package for warpage control
US20240356199A1 (en) Electronic device and manufacturing method thereof
CN102386147B (zh) 半导体装置及半导体装置的制造方法
US7934314B2 (en) Conductive film structure, fabrication method thereof, and conductive film type probe device for IC
US20190006250A1 (en) Fabrication of a sacrificial interposer test structure
CN101490830A (zh) 发射机应答器以及制造发射机应答器的方法
US20200035629A1 (en) Packaged semiconductor device and method for preparing the same
CN110620048B (zh) 用于增强三维结构到衬底的粘附的方法以及相关组合件及系统
CN102386164A (zh) 半导体装置及半导体装置的制造方法
US20220319995A1 (en) Package device
TWI821852B (zh) 電子元件及其製備方法
US12489046B2 (en) Electronic device with improved electricial property
US11621241B2 (en) Bonding element and method for manufacturing the same
US20250014956A1 (en) Electronic device and method of manufacturing the same
US20250046991A1 (en) Electronic device and method of manufacturing the same
TW202531176A (zh) 電子裝置的製造方法
US20200091020A1 (en) Pad structures in semiconductor devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination