CN116830260A - 电路基板以及制造方法 - Google Patents

电路基板以及制造方法 Download PDF

Info

Publication number
CN116830260A
CN116830260A CN202280011700.3A CN202280011700A CN116830260A CN 116830260 A CN116830260 A CN 116830260A CN 202280011700 A CN202280011700 A CN 202280011700A CN 116830260 A CN116830260 A CN 116830260A
Authority
CN
China
Prior art keywords
convex portion
concave
metal layer
tool
engaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280011700.3A
Other languages
English (en)
Inventor
田中怜
山内雄一郎
铃木恒平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NHK Spring Co Ltd
Original Assignee
NHK Spring Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NHK Spring Co Ltd filed Critical NHK Spring Co Ltd
Publication of CN116830260A publication Critical patent/CN116830260A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
    • H05K1/183—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC] associated with components mounted in and supported by recessed areas of the PCBs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Soldering of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/10—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating making use of vibrations, e.g. ultrasonic welding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
    • H05K1/185—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC] associated with components encapsulated in the insulating substrate of the PCBs; associated with components incorporated in internal layers of multilayer circuit boards
    • H05K1/186—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC] associated with components encapsulated in the insulating substrate of the PCBs; associated with components incorporated in internal layers of multilayer circuit boards manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing of the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/346—Solder materials or compositions specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/42—Printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
    • H05K1/185—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC] associated with components encapsulated in the insulating substrate of the PCBs; associated with components incorporated in internal layers of multilayer circuit boards
    • H05K1/188—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC] associated with components encapsulated in the insulating substrate of the PCBs; associated with components incorporated in internal layers of multilayer circuit boards manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/066—Heatsink mounted on the surface of the printed circuit board [PCB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10553—Component over metal, i.e. metal plate in between bottom of component and surface of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10598—Means for fastening a component, a casing or a heat sink whereby a pressure is exerted on the component towards the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2072—Anchoring, i.e. one structure gripping into another
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0285—Using ultrasound, e.g. for cleaning, soldering or wet treatment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0292—Using vibration, e.g. during soldering or screen printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H10W40/251—Organics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H10W40/255—Arrangements for cooling characterised by their materials having a laminate or multilayered structure, e.g. direct bond copper [DBC] ceramic substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07141—Means for applying energy, e.g. ovens or lasers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07332—Compression bonding, e.g. thermocompression bonding
    • H10W72/07333—Ultrasonic bonding, e.g. thermosonic bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/381—Auxiliary members
    • H10W72/387—Flow barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)

Abstract

本发明得到一种电路基板以及制造方法，其能够进一步提高通过焊料安装在转用超声波接合技术而与电路图案接合的追加的金属层的半导体芯片等电子部件的散热性。该电路基板(1)，其在基板(5)上具有电路图案(3)，且在电路图案(3)之上层叠并接合有追加的金属层(9)，追加的金属层(9)具备：安装面部(13)，其通过焊料固定半导体芯片(11)；以及卡合凹凸部(17)，其与安装面部(13)邻接设置，并使振动传递用工具的工具凹凸部卡合，该振动传递用工具用于通过超声波振动使追加的金属层(9)接合在电路图案(3)之上，安装面部(13)由凹凸比卡合凹凸部(17)小的面构成。

Description

电路基板以及制造方法
技术领域
本发明涉及电路基板以及其制造中使用的制造方法。
背景技术
近年来，功率器件的大电流化需求日益提高，同时半导体的成本降低需求也提高。与此相应地，能够以低价格应对大电流的电路基板的开发要求提高。
作为现有的电路基板，有专利文献1所记载的电路基板。
该电路基板的电路图案通过铜箔(Cu箔)或铝箔(Al箔)的湿式蚀刻而形成。
为了大电流化等，重要的是加厚Cu箔而将搭载于电路图案的半导体芯片等电子部件产生的热有效地散热，但若加厚Cu箔，则蚀刻加工时间变长，电路图案的尺寸精度也变差。
对此，专利文献2所记载的布线基板在通过Cu箔的蚀刻而形成的电路图案上通过冷喷涂法形成层叠电路图案。该布线基板通过层叠而使电路图案局部变厚，从而在抑制蚀刻加工时间的同时提高散热性。
但是，冷喷涂法是一种使喷镀材料粒子在保持固相状态下与基材高速碰撞而形成皮膜的技术。因此，在层叠电路图案的Cu层容易产生大的残余应力、热应力，担心基板的翘曲。另外，使用粉末作为原材料，因此成本变高。
对此，考虑转用专利文献3所记载的超声波接合技术，在Cu箔等电路图案层叠并接合追加的Cu箔等金属层。该接合技术一边通过超声波焊头对电极端子进行加压一边在与电路图案的接合面的面方向施加超声波振动，因此通过超声波振动使电极端子与电路图案接合。
当仅仅转用该超声波接合技术时，一边通过超声波焊头对追加的金属层进行加压，一边在接合面的面方向上施加超声波振动，使金属层与电路图案接合。
因此，具有不容易如专利文献2的冷喷涂法那样导致基板的翘曲、也不使用昂贵的粉末的优点。
但是，在包括电子部件的安装面在内的追加的金属层的表面残留有由超声波焊头的加压引起的工具痕迹(槽)。因此，若利用焊料将电子部件安装于追加的金属层上，则导热率低的焊料积存于工具痕迹而多余地残留，因此导致电子部件的散热性提高方面存在界限。
现有技术文献
专利文献
专利文献1：日本特开2002-012653号公报
专利文献2：日本特开2006-319146号公报
专利文献3：日本特开2016-096172号公报
发明内容
发明所要解决的课题
要解决的问题点在于，若通过超声波接合将追加的金属层接合于电路图案，并通过焊料将电子部件安装于该追加的金属层上，则会导致电子部件的散热性提高方面存在界限。
用于解决课题的手段
本发明的电路基板，在基板上具备电路图案，且在所述电路图案之上层叠并接合有追加的金属层，其特征在于，所述追加的金属层具备：安装面部，其通过焊料固定电子部件；以及卡合凹凸部，其与该安装面部邻接设置，并使振动传递用工具的工具凹凸部卡合，该振动传递用工具用于通过超声波振动使所述追加的金属层接合在所述电路图案之上，所述安装面部由凹凸比所述卡合凹凸部小的面构成。
本发明的用于制造电路基板的制造方法，特征在于，在所述电路图案之上层叠所述追加的金属层，将具备与所述安装面部和所述卡合凹凸部对应的退避部和工具凹凸部的工具按压于所述追加的金属层的表面而进行超声波振动，在与所述退避部对应的范围将所述安装面部留在所述追加的金属层的表面，且通过所述工具凹凸部在所述追加的金属层的表面形成所述卡合凹凸部，并且通过所述超声波振动的传递使所述追加的金属层接合于所述电路图案之上。
发明的效果
根据本发明的电路基板，在电路图案上层叠并接合有追加的金属层，因此能够通过金属层导致的厚度的增加来提高通过焊料固定于追加的金属层的安装面部的电子部件的散热性。
追加的金属层的接合能够在工具凹凸部卡合于金属层的卡合凹凸部的状态下，通过工具传递面方向的超声波振动而可靠地进行。
另外，在将电子部件固定于追加的金属层的安装面部时，与安装面部邻接的卡合凹凸部能够抑制焊料的流出。
根据本发明的电路基板的制造方法，在追加的金属层的表面具备安装面部，并且利用在通过超声波振动进行接合时使用的卡合凹凸部，能够抑制固定电子部件的焊料的流出。
本发明的电路基板的制造方法中使用的工具，能够容易地实现电路基板的制造方法。
附图说明
图1涉及本发明的实施例1，是在搭载半导体芯片之前的电路基板的示意性剖面图。
图2涉及实施例1，是搭载半导体芯片之后的电路基板的示意性剖面图。
图3涉及实施例1，是搭载半导体芯片之后的追加铜板的概略放大俯视图。
图4是图3的IV-IV线向视的概略放大剖面图。
图5(A)是涉及实施例1的变形例的追加铜板的主要部分放大概略剖面图，图5(B)是涉及实施例1的其他变形例的追加铜板的主要部分放大概略剖面图。
图6(A)和(B)是将追加铜板超声波接合于电路图案的状况的概略剖面图。
图7是在实施例1的变形例中，将工具按压于追加铜板的状态的主要部分放大剖面图。
图8涉及实施例1的变形例，是示出追加铜板的安装面部及卡合凹凸部的主要部分放大剖面图。
图9是在实施例1的其他变形例中，将工具按压于追加铜板的状态的主要部分放大剖面图。
图10涉及实施例1的其他变形例，是示出追加铜板的安装面部及卡合凹凸部的主要部分放大剖面图。
图11涉及本发明的实施例2，是搭载半导体芯片之前的追加铜板的概略俯视图。
图12(A)是图11的XII部的主要部分放大俯视图，图12(B)是图11的XII部的主要部分放大剖面图。
图13(A)和(B)涉及实施例2的变形例，图13(A)是图11的XII部的主要部分放大俯视图，图13(B)是图11的XII部的主要部分放大剖面图。
图14(A)和(B)涉及实施例2的变形例，图14(A)是图11的XII部的主要部分放大俯视图，图14(B)是图11的XII部的主要部分放大剖面图。
图15(A)和(B)涉及实施例2的变形例，图15(A)是图11的XII部的主要部分的放大平面图，图15(B)是图11的XII部的主要部分的放大剖面图。
图16涉及实施例3，是搭载半导体芯片之前的追加铜板的概略俯视图。
图17(A)和(B)中，图17(A)是图16的XVII部的主要部分的放大平面图，图17(B)是图16的XVII部的主要部分的放大剖面图。
图18(A)和(B)涉及实施例3的变形例，图18(A)是图16的XVII部的主要部分放大俯视图，图18(B)是图16的XVII部的主要部分放大剖面图。
图19(A)和(B)涉及本发明的实施例4，图19(A)是搭载半导体芯片之前的追加铜板的概略俯视图，图19(B)是图19(A)的XIX部的剖面图。
图20(A)和(B)涉及本发明的实施例4，图20(A)是形成安装面部前的追加铜板的概略俯视图，图20(B)是图20(A)的XX部的剖面图。
图21(A)和(B)涉及本发明的实施例5，图21(A)是搭载半导体芯片之前的追加铜板的概略俯视图，图21(B)是图21(A)的XXI部的剖面图。
图22是将本发明的实施例5涉及的追加铜板超声波接合于电路图案的状况的概略剖面图。
图23是将实施例5的变形例涉及的追加铜板超声波接合于电路图案的状况的概略剖面图。
图24是将本发明的实施例6涉及的追加铜板超声波接合于电路图案的状况的概略剖面图。
具体实施方式
本发明以如下方式实现了进一步提高通过焊料安装在转用超声波接合技术而与电路图案接合追加的金属层上的半导体芯片的散热性的目的。
本发明的电路基板在基板(5)上具备电路图案(3)，且在电路图案(3)之上层叠并接合有追加的金属层(9)。追加的金属层(9)具备：安装面部(13)，其通过焊料固定电子部件(11)；以及卡合凹凸部(17)，其与该安装面部(13)邻接设置，并使振动传递用工具(T)的工具凹凸部(15)卡合，该振动传递用工具(T)用于通过超声波振动使追加的金属层(9)接合在电路图案(3)之上。安装面部(13)由凹凸比卡合凹凸部(17)小的面构成。
安装面部(13)只要是凹凸比卡合凹凸部(17)小的面即可，因此能够设为平面、具有比卡合凹凸部小的凹凸的凹凸面。
卡合凹凸部(17)成为具备比安装面部(13)突出的卡合凸部(17b)的形态。但是，卡合凹凸部(17)的凹凸是相对的，通过卡合凸部(17b)具备与安装面部(13)共面的高度、比安装面部(13)低的卡合凸部(17b)的形态也能够实现。比安装面部(13)突出的卡合凸部(17b)能够通过追加的金属层(9)的塑性变形而成为比安装面部(13)隆起的形态。卡合凸部(17b)能够以在顶部具备凹陷(17c)或者在顶部具备平坦面(17d)的形态实现。另外，卡合凹凸部(17)也可以是具有倾斜的侧面(17e)的形态。
卡合凹凸部(17)是工具凹凸部(15)的压痕。卡合凹凸部(17)也可以通过与超声波振动传递用工具(T)不同的专用的工具的按压而形成。卡合凹凸部(17)也可以通过切削或激光等对追加的金属层9进行加工。
卡合凹凸部(17)和工具凹凸部(15)在通过工具凹凸部(15)的按压而形成卡合凹凸部的情况下以1：1对应，但在通过切削或激光等加工卡合凹凸部(17)的情况下，即使将工具凹凸部(15)设定为比卡合凹凸部(17)少的凹凸部也能够实现。
也可以在包围安装面部(13)的周围的整周或整周的一部分具备卡合凹凸部(17)。卡合凹凸部(17)只要能够与工具的工具凹凸部(15)卡合且将超声波振动传递至追加的金属层(9)，并且能够抑制焊料的一部分的流出即可。
卡合凹凸部(17)通过间断地或连续地具备卡合凹部(17a)及卡合凸部(17b)而实现。间断的卡合凹部(17a)及卡合凸部(17b)可以通过邻接的卡合凹部(17a)彼此及卡合凸部(17b)彼此在包围安装面的整周方向及周交叉方向上对齐配置的方式、规则地错位配置的方式、随机配置的方式中的任一方式来实现。连续的卡合凹凸部(17)可以通过卡合凹部(17a)及卡合凸部(17b)在包围安装面部(13)的整周上连续的方式、间断地连续的方式中的任一种来实现。
用于制造电路基板的制造方法使用具备与安装面部(13)和卡合凹凸部(17)对应的退避部(21)和工具凹凸部(15)的工具(T)。即，在电路图案(3)上层叠追加的金属层(9)，将工具(T)按压于追加的金属层(9)的表面而进行超声波振动。由此，在与退避部(21)对应的范围内，在追加的金属层(9)的表面残留安装面部(13)，且通过工具凹凸部(15)在追加的金属层(9)的表面形成卡合凹凸部(17)，并且通过超声波振动的传递使追加的金属层(9)接合在电路图案(3)之上。
在超声波振动时，也可以使摩擦降低件(27)介于退避部(21)与追加的金属层(9)的表面之间，退避部(21)经由摩擦降低件(27)被按压于追加的金属层(9)的表面。另外，也可以是，退避部(21)具有降低与追加的金属层(9)的表面之间的摩擦的降低凹凸部(25)，降低凹凸部(25)按压于追加的金属层(9)的表面。
在电路基板的制造方法中，按压追加的金属层(9)的表面的工具(T)的按压负荷也可以设为卡合凹凸部(17)的卡合凸部(17b)与安装面部(13)相比从追加的金属层(9)一体地隆起的程度。
另外，工具的按压负荷也可以设为在卡合凸部17b的顶部形成凹陷17c或平坦面17d的程度。
电路基板的制造方法所使用的工具(T)具备与安装面部(13)和卡合凹凸部(17)对应的退避部(21)和工具凹凸部(15)。
实施例1
[电路基板]
图1是涉及实施例1的搭载半导体芯片之前的电路基板的示意性剖面图。图2是搭载半导体芯片之后的电路基板的示意性剖面图。
图1、图2的电路基板1是作为与大电流化需求对应的电路图案3而通过追加的金属层使电路图案局部变厚的电路基板。
电路基板1是在金属基板5上隔着绝缘层7具备电路图案3的金属基底电路基板。但是，电路基板1也可以是在陶瓷基板上形成有电路图案3的陶瓷电路基板等。电路图案3层叠并接合作为追加的金属层的追加铜板9。由此，电路图案3局部变厚而提高散热性。
电路图案3由，例如，厚度为0.5mm的电路用铜材料形成。电路图案3的厚度是考虑蚀刻加工时间而设定的，也可以选择0.5mm以外的厚度。电路图案3也可以由铝等形成。
该电路图案3通过蚀刻形成，具备多个电路导体3a。多个电路导体3a的结构与电路图案3的要求特性相对应。另外，电路图案3也可以将预先通过冲压或切削而形成的电路图案隔着绝缘层7粘贴在金属基板5上。
金属基板5由，例如，单体金属或合金构成，厚度设定为，例如，2.0mm。金属基板5可以具有挠性，也可以不具有挠性。作为金属基板5的材料，能够使用，例如，铝、铁、铜、铝合金或不锈钢。金属基板5还可以包含碳等非金属。例如，金属基板5也可以包含与碳复合化的铝。另外，金属基板5可以具有单层结构或多层结构。
金属基板5具有高导热率。例如，铜材料具有370～400W·m-1·K-1的导热率，铝材料具有190～220W·m-1·K-1的导热率，铁材料具有60～80W·m-1·K-1的导热率。
另外，作为电路基板1，也可以使用散热器形状的金属基板。
绝缘层7除了起到将电路图案3与金属基板5电绝缘的作用以外，还起到作为将它们相互贴合的粘接剂的作用。因此，绝缘层7一般使用树脂，厚度设定为，例如，0.13mm。
进而，绝缘层7需要对安装于电路图案3的元件的高发热性的高耐热性和将该发热传递至金属基板5的高热传递性，因此绝缘层7优选进一步含有无机填充材料。
绝缘层7能够由环氧树脂、氰酸酯树脂等构成。环氧树脂中组合有，例如，胺系固化剂、酚系固化剂、酸酐系固化剂、咪唑系固化剂。在氰酸酯树脂中，例如，组合双氰胺、酚醛树脂作为固化剂。另外，绝缘层7也可以由作为热塑性树脂的全芳香族聚酯等液晶聚合物或其他热塑性树脂构成。
作为绝缘层7所含有的无机填充材料，优选电绝缘性优异且导热率高的无机填充材料，例如，可举出氧化铝、二氧化硅、氮化铝、氮化硼、氮化硅、氧化镁等，优选使用选自它们中的一种或两种以上。
绝缘层7中的无机填充材料的填充率可以涉及无机填充剂的种类适当设定。例如，以绝缘层7中含有的树脂的总体积为基准，优选为85体积％以下，更优选为30～85体积％。
绝缘层7还可以含有，例如，偶联剂、分散剂等。
另外，也可以使用半固化状态的绝缘片作为绝缘层7。
[追加的金属层]
图3是搭载半导体芯片之后的追加的金属层的概略放大俯视图。图4是图3的IV-IV线向视的搭载半导体芯片之后的追加的金属层的概略放大剖面图。
图5(A)和(B)是涉及实施例1的变形例的图，图5(A)是在卡合凸部的顶部具备凹陷的追加铜板上搭载有半导体芯片的状态的概略主要部分放大剖面图，图5(B)是在卡合凸部的顶部具备平坦部的追加铜板上搭载有半导体芯片的状态的概略主要部分放大剖面图。
如图1～图4所示，作为追加的金属层的追加铜板9由铜板材形成，具备安装面部13和卡合凹凸部17。此外，追加的金属层能够涉及电路图案3而采用适当的材质，例如也能够由铝板材形成的追加铝板等构成。
追加铜板9与电路图案3的所选择的电路导体3a接合。追加铜板9为，例如，10mm见方，厚度为1.0mm。另外，追加铜板9用于增加电路导体3a的厚度，其尺寸与作为对象的电路导体3a或半导体芯片11的尺寸相对应。
安装面部13用于通过焊料安装作为电子部件的半导体芯片11。安装面部13由凹凸比卡合凹凸部17小的面构成，在本实施例中整体为平面。但是，安装面部13即使在一部分或全部存在凹部等也能够实现。
安装面部13的平面形状形成为与所搭载的半导体芯片11的俯视时的外廓形状相似。该安装面部13设定为俯视时比正方形的半导体芯片11大的大致正方形。
但是，也可以使安装面部13的平面形状与半导体芯片11的俯视时的外廓形状不同。例如，安装面部13也可以在俯视时为圆形等。另外，安装面部13的平面形状也可以比半导体芯片11小，或者与半导体芯片11同等地形成。
卡合凹凸部17与安装面部13邻接设置，与用于通过面方向的超声波振动使追加铜板9接合在电路图案3之上的振动传递用工具T(在图7中后述)的工具凹凸部15(图7中后述)卡合。该卡合凹凸部17已作为在使追加铜板9接合于电路图案3之上的状态下与工具凹凸部15卡合的部件而使用。另外，卡合凹凸部17是为了抑制焊料向追加铜板9外流出而设置的。
此外，卡合凹凸部17相对于安装面部13的邻接可以是与安装面部13的外缘接触的位置、相对于安装面部13的外缘具有间隔的外侧位置中的任意一个。
该卡合凹凸部17具备卡合凹部17a和卡合凸部17b。卡合凹部17a以及卡合凸部17b在包围安装面部13的周围的整周间断地设置。
卡合凹部17a以及卡合凸部17b在安装面部13的整周上间断是指，卡合凹部17a以及卡合凸部17b沿着正方形状的安装面部13的各边以一定间隔规则地配置。卡合凹部17a以及卡合凸部17b的间隔也可以随机地设定。
卡合凹部17a以及卡合凸部17b在追加铜板9的正方形的外缘各边与安装面部13之间对齐形成为两列或三列。该列的数量没有特别限定，也可以增减。也可以在正方形的各边使列的数量不同。
卡合凹部17a以及卡合凸部17b也可以设置在包围安装面部13的周围的整周的一部分。
如图3、图4所示，卡合凹凸部17的卡合凹部17a在俯视时形成为四边形状，在剖面中成为倒四棱锥状。结果，卡合凹凸部17具有倾斜的侧面17e。这里的倾斜是指相对于追加铜板9的板厚方向倾斜。
如图4所示，卡合凹凸部17的卡合凹部17a的底部比安装面部13低。卡合凹凸部17与工具凹凸部15(图7中后述)。卡合，且抑制焊料的流出即可，卡合凹部17a的形状也没有特别限定，也可以是由曲面形成的凹部等。
卡合凹凸部17的卡合凸部17b设定为比安装面部13突出。包括卡合凹部17a以及卡合凸部17b的卡合凹凸部17是后述的工具凹凸部15的压痕，卡合凸部17b通过追加铜板9的塑性变形而形成为比安装面部13隆起。
卡合凸部17b也可以如图5(A)的变形例那样在顶部具备凹陷17c，或者如图5(B)的其他变形例那样在顶部具备平坦面17d。
图5(A)的凹陷17c由卡合凹部17a的开口部周缘的隆起部17ca形成。最靠近安装面部13的卡合凹部17a的隆起部17ca在俯视时与安装面部13邻接。在追加铜板9的外缘部，隆起部17ca与外缘的平面部19邻接。另外，也可以将卡合凹凸部17形成至追加铜板9的外缘，而不具备外缘的平面部19。平面部19是卡合凹凸部17形成前的追加铜板9的共同表面，成为与安装面部13相同的高度。
如图5(B)的其他变形例所示，在卡合凸部17b在顶部具有平坦面17d的情况下，与图5(A)的变形例的追加铜板9相同，隆起部17ca与安装面部13和外缘的平面部19邻接。
半导体芯片11通过焊料固定于安装面部13。虽然未图示，但半导体芯片11通过铝制导线等与其他电路导体3a接线。
如以上说明，电路基板1在电路导体3a上超声波接合追加铜板9而使电路图案3局部变厚。
因此，能够通过追加铜板9导致的厚度的增加来提高通过焊料安装于追加铜板9的安装面部13的半导体芯片11的散热性。
追加铜板9的中央的安装面部13为平面。因此，抑制了在安装半导体芯片11时半导体芯片11与安装面部13之间的焊料不必要地残留在安装面部13上。由此，能够抑制电路基板1的散热性的降低。
在半导体芯片11安装时将半导体芯片11固定于安装面部13的焊料从安装面部13向周围流出时，卡合凹凸部17能够抑制焊料的流出。即，能够抑制焊料向追加铜板9外流出。
另外，安装面部13被卡合凹凸部17包围，从而能够容易地识别安装面部13并安装半导体芯片11。
追加铜板9所具备的卡合凹凸部17的隆起部17ca作为以安装面部13为基准面的峰而比安装面部13突出。
因此，能够进一步提高抑制焊料向追加铜板9外流出的已使用的卡合凹凸部17的功能。
[电路基板的制造方法]
图6(A)和(B)是涉及实施例1的与电路图案进行超声波接合的状况的概略剖面图。图7是在实施例1的变形例中，将工具按压于追加铜板的状态的主要部分放大剖面图。图8是示出涉及实施例1的变形例的追加铜板的安装面部及卡合凹凸部的主要部分放大剖面图。图9是在实施例1的其他变形例中，将工具按压于追加铜板的状态的主要部分放大剖面图。图10是示出涉及实施例1的其他变形例的追加铜板的安装面部及卡合凹凸部的主要部分放大剖面图。
本发明实施例的电路基板的制造方法以图7、图8的变形例、图9、图10的其他变形例为代表进行说明，但在图3、图4的例子中制造方法也相同。
如图6所示，在该制造方法中，使用工具T。另外，图6(A)是对10mm见方的追加铜板9使用了比其大的12mm见方的工具T的例子。图6(B)是对，例如，10mm见方的追加铜板9使用了比其小的5.8mm见方的工具T的例子。
工具T在图7的剖面形状中具备与安装面部13和卡合凹凸部17对应的退避部21和工具凹凸部15。
工具T与图3、图5(A)的追加铜板9的平面形状、剖面形状对应，在下表面的平坦的面的中央形成有退避部21，在其周围形成有工具凹凸部15。
退避部21为平面，在工具T向追加铜板9按压时相对于安装面部13形成间隔。但是，退避部21也可以与安装面部13接触。退避部21只要能够相对于工具凹凸部15退避即可。退避是指在工具T向追加铜板9的表面的按压结束的状态下，由于退避部21的存在而使凹凸比卡合凹凸部17小的面即安装面部13残留的程度。即，退避包括在工具T向追加铜板9的表面按压的过程中，退避部21按压追加铜板9而形成安装面部13，在按压结束的状态下，退避部21与安装面部13接触或形成间隔。该退避部21只要能够确保安装面部13，除了平面以外，弯曲面、凹凸面等其表面形状的选择也是自由的。
工具凹部15a以及工具凸部15b为了形成卡合凹凸部17的卡合凸部17b以及卡合凹部17a而对应，工具凹凸部15间断地设置于包围退避部21的周围的整周上。工具凹部15a以及工具凸部15b的剖面为相对反向的梯形。工具凸部15b的顶端15ba与卡合凹部17a的底部17aa相应地成为平坦的面。
在使用该工具T的本实施例的制造方法中，在电路图案3上层叠追加铜板9，将工具T按压于追加铜板9的表面而进行超声波振动。由此，在与退避部21对应的范围内将安装面部13留在追加铜板9的表面，且通过工具凹凸部15在追加铜板9的表面形成卡合凹凸部17，并且通过超声波振动的传递使追加铜板9接合在电路图案3的电路导体3a上。
具体而言，首先，预先通过夹具等固定支撑金属基板5，将层叠在电路图案3的任意一个电路导体3a上的追加铜板9定位配置。
接着，一边将工具T按压于追加铜板9的表面并加压，一边向电路导体3a的面方向传递超声波振动。
通过该超声波振动在接合面产生塑性流动，追加铜板9接合结合在电路导体3a上。
此时，基于工具T对追加铜板9的表面的按压，涉及退避部21将安装面部13留在追加铜板9的表面，且通过工具凹凸部15在追加铜板9的表面形成卡合凹凸部17。
工具T对追加铜板9的按压负荷设为卡合凹凸部17的卡合凸部17b与安装面部13相比一体隆起的程度。此时，退避部21可以相对于安装面部13如图7那样形成间隔，退避部21也可以与安装面部13接触。
在图7的基于按压负荷的加压的程度下，如图8所示，在卡合凹部17a的开口部周缘形成隆起部17ca作为以安装面部13为基准面的峰，在卡合凸部17b的顶部残留凹陷17c。卡合凹部17a形成为以安装面部13为基准面的谷，底部17aa平坦地形成。
在图9的其他变形例中，使工具T的按压负荷比图7的情况强。在图9的基于按压负荷的加压的程度下，隆起部17ca与工具T的下表面即工具凹部15a内的平坦的面抵接，卡合凸部17b的顶部成为平坦面17d。
如以上说明的那样，在实施例1的制造方法中，一边通过工具T形成卡合凹凸部17，一边向追加铜板9传递面方向的超声波振动，使追加铜板9接合在电路图案3的任一个电路导体3a上。
因此，能够将工具T按压于追加铜板9的表面而在与退避部21对应的范围内使安装面部13留在追加铜板9的表面。通过该工具T的工具凹凸部15在追加铜板9的表面形成卡合凹凸部17，并且通过工具T向追加铜板9传递超声波振动，能够使追加铜板9接合在电路导体3a上。
工具T由于退避部21的外周的工具凹凸部15牢固地咬入追加铜板9的表面，因此在超声波接合时能够得到追加铜板9与电路导体3a的良好的接合。
通过该制造方法制造的电路基板1能够具备在超声波振动的传递时使用的已使用的卡合凹凸部17以抑制焊料的流出。
因此，能够将安装半导体芯片11的追加铜板9的安装面部13设为平面，以避免残留不必要的焊料。能够与平面的安装面部13一起简单地得到利用已使用的卡合凹凸部17抑制焊料向追加铜板9外流出的构造。
通过工具凹凸部15导致的压痕而留在追加铜板9的已使用的卡合凹凸部17能够通过追加铜板9表面的塑性变形而产生。通过该塑性变形，能够在卡合凹部17a的开口周围产生隆起部17ca。该隆起部17ca能够作为以安装面部13为基准面的峰而比安装面部13突出。
追加铜板9相对于电路导体3a进行超声波接合，因此与加厚电路图案3的整体而进行蚀刻加工的情况相比，能够缩短加工时间。
追加铜板9为了进行超声波接合而在与电路导体3a之间因摩擦而发热。但是，该发热是局部且瞬间的，也不会产生残余应力，或者至少与冷喷涂法相比能够被抑制。因此，接合后的基板不会发生翘曲，或者至少与冷喷涂法相比能够抑制翘曲。
由于使用块状的追加铜板9，因此与使用粉末的冷喷涂法相比，能够廉价地制造。
实施例2
图11是涉及本发明的实施例2的搭载半导体芯片之前的追加铜板的概略俯视图。图12(A)是追加铜板的图11的XII部的主要部分放大俯视图，图12(B)是追加铜板的图11的XII部的主要部分放大剖面图。图13(A)和(B)是涉及实施例2的变形例的图，图13(A)是追加铜板的图11的XII部的主要部分放大俯视图，图13(B)是追加铜板的图11的XII部的主要部分放大剖面图。图14(A)和(B)是涉及其它变形例的图，图14(A)是追加铜板的图11的XII部的主要部分放大俯视图，图14(B)是追加铜板的图11的XII部的主要部分放大剖面图。图15(A)和(B)是涉及另一其它变形例的图，图15(A)是追加铜板的图11的XII部的主要部分放大俯视图，图15(B)是追加铜板的图11的XII部的主要部分放大剖面图。
如图11所示，本实施例2的追加铜板9中，间断地设置的卡合凹凸部17的邻接的卡合凹部17a以及卡合凸部17b错位配置。卡合凹部17a以及卡合凸部17b均以大致规则的间距配置。
当卡合凹部17a以及卡合凸部17b错位配置时，能够更可靠地抑制焊料的流出。
实施例2的卡合凹凸部17的各个形状如图12～图15所示。
图12的卡合凹凸部17的卡合凹部17a在图12(A)的俯视图中为正方形，在图12(B)的剖面中为倒梯形。卡合凹部17a的底部17aa平坦地形成，卡合凸部17b的顶部成为平坦面17d。也可以在卡合凸部17b的顶部形成与实施例1同样的凹陷17c。
图13的卡合凹凸部17的卡合凹部17a在图13(A)的俯视图中为正方形，在图13(B)的剖面中为倒梯形。卡合凸部17b的顶部与图12的情况相同。
图14的卡合凹凸部17的卡合凹部17a在图14(A)的俯视图中为圆形，在图14(B)的剖面中为倒圆锥形状。卡合凸部17b的顶部与图12的情况相同。
图15的卡合凹凸部17的卡合凹部17a在图15(A)的俯视图中为圆形，在图15(B)的剖面中为曲面的研钵形状。卡合凸部17b的顶部与图12的情况相同。
工具T的工具凹凸部15与追加铜板9的卡合凹凸部17对应地形成。
在本实施例2中，也能够起到与实施例1相同的作用效果。
此外，图12～图15的卡合凹凸部17的形状也能够应用于实施例1。
实施例3
图16～图18涉及实施例3。图16是搭载半导体芯片之前的追加铜板的概略俯视图。图17(A)是追加铜板的图16的XVII部的主要部分放大俯视图，图17(B)是追加铜板的图16的XVII部的主要部分放大剖面图。图18(A)和(B)是涉及实施例3的变形例的图，图18(A)是追加铜板的图16的XVII部的主要部分放大俯视图，图18(B)是追加铜板的图16的XVII部的主要部分放大剖面图。
如图16所示，本实施例3的追加铜板9连续地具备卡合凹凸部17的卡合凹部17a以及卡合凸部17b。在该实施例中，以包围安装面部13的整周的方式具备相似的方形框状的三个卡合凹部17a，卡合凹部17a之间成为卡合凸部17b。该实施例3的卡合凸部17b的顶部平坦地形成，但也可以与实施例1同样地形成凹陷。
实施例3的卡合凹凸部17的各自的形状如图17、图18所示。
图17的卡合凹凸部17的卡合凹部17a在图17(A)的俯视图中形成为大致均匀的宽度，在图17(B)的剖面中成为倒梯形。卡合凹部17a的底部17aa平坦地形成，卡合凸部17b的顶部成为平坦面17d。也可以在卡合凸部17b的顶部形成与实施例1同样的凹陷17c。
图18的卡合凹凸部17的卡合凹部17a在图18(A)的俯视图中形成为大致均匀的宽度，在图18(B)的剖面中成为倒三角形。卡合凸部17b的顶部与图17的情况相同。
在本实施例3中，也能够起到与实施例1相同的作用效果。
实施例4
图19(A)和(B)涉及本发明的实施例4的图，图19(A)是搭载半导体芯片之前的追加铜板的概略俯视图，图19(B)是图19(A)的XIX部的剖面图。图20(A)和(B)中，图20(A)是形成安装面部前的追加铜板的概略俯视图，图20(B)是图20(A)的XX部的剖面图。此外，实施例4的基本结构与实施例1相同，因此对对应的结构标注相同的附图标记并省略重复的说明。
在本实施例中，如图19(A)～图20(B)所示，通过切削形成追加铜板9的表面的安装面部13。
即，在本实施例中，如图20(A)和(B)所示，将在工具凹凸部15的整个面或与追加铜板9的表面接触的整个区域形成的工具T以工具凹凸部15与追加铜板9的整个表面接触的方式按压并进行超声波振动。
由此，追加铜板9的表面在整个区域被加压并且形成卡合凹凸部17，并且通过超声波振动的传递，追加铜板9接合在电路图案3的电路导体3a上。由此，能够进一步减少绝缘层7的损伤并且可靠地进行追加铜板9向电路导体3a的接合。
接着，如图19(A)和(B)所示，通过切削形成安装面部13。在本实施例中，安装面部13具有与实施例1同样的平面形状及剖面形状，但配置得比卡合凹凸部17的卡合凹部17a的底部低。
另外，安装面部13在本实施例中被切削成平面状。但是，安装面部13只要是凹凸比卡合凹凸部17小的面即可，因此也可以是卡合凹凸部17稍微残留的状态。例如，也可以在安装面部13上残留使卡合凸部17b的顶端落下而降低高度的部件。
此外，在实施例4中，也能够起到与实施例1相同的作用效果。
实施例5
图21(A)和(B)涉及本发明的实施例5的图，图21(A)是搭载半导体芯片之前的追加铜板的概略俯视图，图21(B)是图21(A)的XXI部的剖面图。图22是将追加铜板超声波接合于电路图案的状况的概略剖面图。此外，实施例5的基本结构与实施例1相同，因此对对应的结构标注相同的附图标记并省略重复的说明。
在本实施方式中，如图21(A)和(B)所示，安装面部13是具有比卡合凹凸部17小的凹凸的凹凸面。其他与实施例1相同。
本实施例的安装面部13具有构成凹凸面的凹部23a和凸部23b。凹部23a以及凸部23b分别与卡合凹部17a以及卡合凸部17b同样地构成，但比卡合凹部17a以及卡合凸部17b小。这里的小是指平面形状和剖面形状双方都小，但也可以是任意一方小。
另外，安装面部13的凸部23b相当于使图5(A)的卡合凸部17b变小的结构，通过追加铜板9的塑性变形而形成为比安装面部13隆起。但是，安装面部13的凸部23b的顶部比卡合凸部17b的顶部低。另外，安装面部13的凸部23b也可以减小图4、图5(B)、图12～图18(B)的卡合凸部17b而成的。
如图22所示，该安装面部13在通过使用工具T的超声波振动将追加铜板9接合于电路图案3的电路导体3a上时形成。即，工具T除了退避部21和包围其周围的工具凹凸部15之外，在退避部21还具备相对于追加铜板9的表面的摩擦降低用的降低凹凸部25。
降低凹凸部25具备降低凹部25a以及降低凸部25b。降低凹部25a以及降低凸部25b与工具凹部15a以及工具凸部15b同样地构成，降低凸部25b的剖面为梯形，降低凹部27b的剖面为反向的梯形。
但是，涉及安装面部13的凹部23a和凸部23b，降低凹部25a和降低凸部25b比工具凹部15a和工具凸部15b小。这里的较小是指与凹部23a和凸部23b同样地，面形状和剖面形状双方较小，但也可以是任意一方较小。
另外，本实施例的降低凸部25b相当于涉及安装面部13的凹部23a而减小了图7的工具凸部25b的结构。但是，降低凸部25b也可以涉及安装面部13的凹部23a而形成为将图9等的其他工具凸部25b减小的形状或其他形状等。例如，如图23所示，降低凹凸部25也可以形成为具有凸球面状的降低凸部25b的凹陷形状。
该降低凹凸部25在将工具T按压于层叠在电路图案3上的追加铜板9的表面而进行超声波振动时，与工具凹凸部15一起与追加铜板9的表面抵接。
在超声波振动的初期，追加铜板9与工具T一起相对于电路导体3a一体地进行超声波振动。此时，周围的工具凹凸部15形成卡合凹凸部25并对追加铜板9进行加压，且退避部21通过降低凹凸部25对追加铜板9进行加压。由此，工具T一边对追加铜板9的整个区域进行加压一边进行超声波振动，从而能够可靠地进行追加铜板9向电路导体3a的接合。
若追加铜板9与电路导体3a接合，则工具T相对于追加铜板9进行超声波振动，但能够通过降低凹凸部25减少此时的工具T的退避部21与追加铜板9之间的摩擦。结果，能够抑制追加铜板9的温度上升，进一步减少绝缘层7的损伤。
此外，在实施例5中，也能够起到与实施例1相同的作用效果。
实施例6
图24是将涉及本发明的实施例6的追加铜板超声波接合于电路图案的状况的概略剖面图。此外，实施例6的基本结构与实施例1相同，因此对对应的结构标注相同的附图标记并省略重复的说明。
在本实施例中，如图24所示，在将追加铜板9超声波接合于电路图案3的超声波振动时，退避部21经由摩擦降低件27被按压于追加铜板9的表面。其他与实施例1相同。
本实施例的退避部21位于比工具凹凸部15的工具凹部15a的底部突出的位置。摩擦降低件27能够由润滑脂等润滑剂、在退避部21与安装面部13之间剪切变形的片构成。作为该片，能够使用将陶瓷的纤维成形为片状的陶瓷纤维纸等。
在将工具T按压于层叠在电路图案3上的追加铜板9的表面而进行超声波振动时，该摩擦降低件27介于夹具T的退避部21与追加铜板9的表面之间。
在超声波振动的初期，追加铜板9与工具T一起相对于电路导体3a一体地进行超声波振动。此时，周围的工具凹凸部15形成卡合凹凸部25并对追加铜板9加压，且退避部21经由摩擦降低件27对追加铜板9加压。由此，工具T一边对追加铜板9的整个区域进行加压一边进行超声波振动，从而能够可靠地进行追加铜板9向电路导体3a的接合。
若追加铜板9与电路导体3a接合，则工具T相对于追加铜板9进行超声波振动，但能够通过摩擦降低件27减少此时的工具T的退避部21与追加铜板9之间的摩擦。结果，能够抑制追加铜板9的温度上升，进一步减少绝缘层7的损伤。
此外，在实施例6中，也能够起到与实施例1相同的作用效果。
符号说明
1:电路基板
3:电路图案
3a:电路导体
5:金属基板(基板)
7:绝缘层
9:追加铜板(追加的金属层)
11:半导体芯片
13:安装面部
15:工具凹凸部
15a:工具凹部
15b:工具凸部
17:卡合凹凸部
17a:卡合凹部
17aa:底部
17b:卡合凸部
17c:凹陷
17ca:隆起部
17d:平坦面
19:平面部
21:退避部
25:降低凹凸部
27:摩擦降低件
T:工具

Claims (16)

1.一种电路基板，在基板上具备电路图案，且在所述电路图案之上层叠并接合有追加的金属层，其特征在于，
所述追加的金属层具备：
安装面部，其通过焊料固定电子部件；以及
卡合凹凸部，其与该安装面部邻接设置，并使振动传递用工具的工具凹凸部卡合，该振动传递用工具用于通过超声波振动使所述追加的金属层接合在所述电路图案之上，
所述安装面部由凹凸比所述卡合凹凸部小的面构成。
2.根据权利要求1所述的电路基板，其特征在于，
所述安装面部是平面。
3.根据权利要求1所述的电路基板，其特征在于，
所述安装面部是具有比所述卡合凹凸部小的凹凸的凹凸面。
4.根据权利要求1～3中任一项所述的电路基板，其特征在于，
所述卡合凹凸部设置于包围所述安装面部的周围的整周或整周的一部分。
5.根据权利要求1～4中任一项所述的电路基板，其特征在于，
所述卡合凹凸部间断地或连续地设置有卡合凹部及卡合凸部。
6.根据权利要求5所述的电路基板，其特征在于，
所述间断地设置的卡合凹部及卡合凸部以邻接的卡合凹部及邻接的卡合凸部对齐或错位的方式配置。
7.根据权利要求1～6中任一项所述的电路基板，其特征在于，
所述卡合凹凸部具备比所述安装面部更突出的卡合凸部。
8.根据权利要求7所述的电路基板，其特征在于，
所述卡合凸部因所述追加的金属层的塑性变形而比所述安装面部更隆起。
9.根据权利要求7或8所述的电路基板，其特征在于，
所述卡合凸部在顶部具备凹陷或在顶部具备平坦面。
10.根据权利要求1～9中任一项所述的电路基板，其特征在于，
所述卡合凹凸部是所述工具凹凸部的压痕。
11.根据权利要求1～10中任一项所述的电路基板，其特征在于，
所述卡合凹凸部具有倾斜的侧面。
12.一种根据权利要求1～11中任一项所述的电路基板的制造方法，其特征在于，
在所述电路图案之上层叠所述追加的金属层，
将具备与所述安装面部和所述卡合凹凸部对应的退避部和工具凹凸部的工具按压于所述追加的金属层的表面而进行超声波振动，在与所述退避部对应的范围将所述安装面部留在所述追加的金属层的表面，且通过所述工具凹凸部在所述追加的金属层的表面形成所述卡合凹凸部，并且通过所述超声波振动的传递使所述追加的金属层接合于所述电路图案之上。
13.根据权利要求12所述的电路基板的制造方法，其特征在于，
在所述超声波振动时，使摩擦降低件介于所述退避部与所述追加的金属层的表面之间，所述退避部经由所述摩擦降低件而被按压于所述追加的金属层的表面。
14.根据权利要求12所述的电路基板的制造方法，其特征在于，
所述退避部具有降低相对于所述追加的金属层的表面的摩擦的降低凹凸部，
所述降低凹凸部被按压于所述追加的金属层的表面。
15.根据权利要求12～14中任一项所述的电路基板的制造方法，其特征在于，
被按压于所述追加的金属层的表面的工具的按压负荷，是通过所述追加的金属层的塑性变形而使所述卡合凹凸部的卡合凸部比所述安装面部更隆起的程度。
16.根据权利要求15所述的电路基板的制造方法，其特征在于，
所述工具的按压负荷是在所述卡合凹凸部的卡合凸部的顶部形成凹陷或平坦面的程度。
CN202280011700.3A 2021-02-12 2022-01-27 电路基板以及制造方法 Pending CN116830260A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021020504 2021-02-12
JP2021-020504 2021-02-12
PCT/JP2022/003154 WO2022172767A1 (ja) 2021-02-12 2022-01-27 回路基板及び製造方法

Publications (1)

Publication Number Publication Date
CN116830260A true CN116830260A (zh) 2023-09-29

Family

ID=82838757

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280011700.3A Pending CN116830260A (zh) 2021-02-12 2022-01-27 电路基板以及制造方法

Country Status (6)

Country Link
US (1) US20240234366A9 (zh)
EP (1) EP4292743A4 (zh)
JP (3) JP7375229B2 (zh)
CN (1) CN116830260A (zh)
TW (1) TWI803175B (zh)
WO (1) WO2022172767A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025100065A1 (ja) * 2023-11-10 2025-05-15 日本発條株式会社 回路基板及びその製造方法
WO2025100064A1 (ja) * 2023-11-10 2025-05-15 日本発條株式会社 回路基板及びその製造方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52124865A (en) * 1976-04-13 1977-10-20 Sharp Corp Semiconductor device
JPH05235117A (ja) * 1992-02-24 1993-09-10 Matsushita Electric Works Ltd 半導体装置の製造方法
JPH07307553A (ja) * 1994-05-11 1995-11-21 Nitto Denko Corp 金属基板上への金属薄膜形成方法
US6204454B1 (en) * 1997-12-27 2001-03-20 Tdk Corporation Wiring board and process for the production thereof
JP3928682B2 (ja) * 1999-06-22 2007-06-13 オムロン株式会社 配線基板同士の接合体、配線基板同士の接合方法、データキャリアの製造方法、及び電子部品モジュールの実装装置
JP2002050730A (ja) 2000-08-01 2002-02-15 Densho Engineering:Kk リードフレーム及びその製造方法
US7049683B1 (en) * 2003-07-19 2006-05-23 Ns Electronics Bangkok (1993) Ltd. Semiconductor package including organo-metallic coating formed on surface of leadframe roughened using chemical etchant to prevent separation between leadframe and molding compound
JP4585196B2 (ja) * 2003-12-16 2010-11-24 富士通セミコンダクター株式会社 電子部品のボンディング方法及び装置
JP4170968B2 (ja) * 2004-02-02 2008-10-22 松下電器産業株式会社 光学デバイス
US20060180635A1 (en) * 2005-02-17 2006-08-17 Oon-Pin Lim Bonding tool and method
JP2006245171A (ja) * 2005-03-02 2006-09-14 Toshiba Corp 電子部品モジュール
JP4857594B2 (ja) * 2005-04-26 2012-01-18 大日本印刷株式会社 回路部材、及び回路部材の製造方法
JP4503039B2 (ja) * 2006-04-27 2010-07-14 三洋電機株式会社 回路装置
JP4372162B2 (ja) 2007-01-26 2009-11-25 株式会社東芝 超音波接合冶具
JP2010123680A (ja) 2008-11-18 2010-06-03 Toshiba Corp 半導体装置、接続導体及び半導体装置の製造方法
US8426959B2 (en) * 2009-08-19 2013-04-23 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
US9287191B2 (en) * 2011-10-12 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device package and method
JP2014007363A (ja) * 2012-06-27 2014-01-16 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP6050140B2 (ja) * 2013-02-20 2016-12-21 昭和電工株式会社 絶縁基板
CN106471617B (zh) * 2014-04-04 2019-05-10 三菱电机株式会社 半导体装置
JP6651924B2 (ja) * 2016-03-17 2020-02-19 三菱マテリアル株式会社 接合体の製造方法、及び、パワーモジュール用基板の製造方法
JP6561331B2 (ja) * 2016-03-30 2019-08-21 パナソニックＩｐマネジメント株式会社 半導体装置
US11631653B2 (en) 2017-02-03 2023-04-18 Mitsubishi Electric Corporation Ultrasonic bonding apparatus, ultrasonic bonding inspection method and ultrasonically-bonded portion fabrication method
JP6844309B2 (ja) 2017-02-27 2021-03-17 住友電気工業株式会社 半導体モジュールの製造方法
JP6827386B2 (ja) * 2017-08-15 2021-02-10 イーグル工業株式会社 超音波接合治具、超音波接合方法および接合構造
TWI746883B (zh) * 2017-09-29 2021-11-21 韓商Ｊｍｊ韓國有限公司 形成有陰刻圖案的半導體封裝用夾具、引線框架、基板及包括其的半導體封裝體
US10607931B2 (en) * 2018-07-03 2020-03-31 Texas Instruments Incorporated Semiconductor device with electroplated die attach
WO2020017574A1 (ja) * 2018-07-20 2020-01-23 ローム株式会社 半導体装置および半導体装置の製造方法
WO2020090000A1 (ja) * 2018-10-30 2020-05-07 日立化成株式会社 半導体装置及びその製造方法
US11239179B2 (en) * 2018-11-28 2022-02-01 Shiann-Tsong Tsai Semiconductor package and fabrication method thereof
WO2020129273A1 (ja) * 2018-12-21 2020-06-25 アオイ電子株式会社 半導体装置および半導体装置の製造方法
US10957635B2 (en) * 2019-03-20 2021-03-23 Texas Instruments Incorporated Multi-chip package with high thermal conductivity die attach
US11715678B2 (en) * 2020-12-31 2023-08-01 Texas Instruments Incorporated Roughened conductive components
US12424525B2 (en) * 2022-08-20 2025-09-23 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices

Also Published As

Publication number Publication date
US20240136325A1 (en) 2024-04-25
JP2026010695A (ja) 2026-01-22
JP7756693B2 (ja) 2025-10-20
TW202232689A (zh) 2022-08-16
JP7375229B2 (ja) 2023-11-07
WO2022172767A1 (ja) 2022-08-18
JPWO2022172767A1 (zh) 2022-08-18
US20240234366A9 (en) 2024-07-11
EP4292743A4 (en) 2024-08-07
EP4292743A1 (en) 2023-12-20
TWI803175B (zh) 2023-05-21
JP2024008960A (ja) 2024-01-19

Similar Documents

Publication Publication Date Title
US7080445B2 (en) Method for connecting printed circuit boards and connected printed circuit boards
JP6309112B2 (ja) パワーモジュール
JP2026010695A (ja) 回路基板及び製造方法
WO2009110376A1 (ja) リードフレーム基板、半導体モジュール、及びリードフレーム基板の製造方法
JP6048238B2 (ja) 電子装置
JP2008251671A (ja) 放熱基板およびその製造方法および電子部品モジュール
EP1610381B1 (en) Electronic package employing segmented connector and solder joint
JP2012064864A (ja) 電子モジュールの取付構造
JP2009135391A (ja) 電子装置およびその製造方法
JP4645276B2 (ja) 半導体装置
US7119423B2 (en) Semiconductor device and method of manufacturing the same, electronic module, and electronic instrument
JP4348893B2 (ja) 熱伝導性基板の製造方法
JP2001144141A (ja) 半導体チップの実装方法
TW202218503A (zh) 絕緣樹脂電路基板之製造方法
JP2009021338A (ja) 配線基板およびその製造方法
JP4436588B2 (ja) 半導体実装モジュール
JP4667154B2 (ja) 配線基板、電気素子装置並びに複合基板
KR101716882B1 (ko) 접속 영역의 스트레스가 분산되는 연성 패키지, 및 그 제조 방법
CN213716878U (zh) 一种封装结构
US20260114273A1 (en) Semiconductor apparatus
JP4697118B2 (ja) 電子装置
JP2010199516A (ja) 電子装置
WO2025100064A1 (ja) 回路基板及びその製造方法
WO2025084247A1 (ja) 半導体装置
JP2025507816A (ja) 半導体パワーモジュールのための金属基板構造に端子を取り付ける方法および半導体パワーモジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination