CN121237006A - 显示基板及其驱动方法、显示装置 - Google Patents

Abstract

本公开的实施例提供了一种显示基板及其驱动方法、显示装置，涉及显示技术领域，用于降低显示基板出现显示残留的问题。显示基板包括多条输入信号线、多列像素电路、多个第一信号线组、多个第一多路复用电路和多个第二多路复用电路。第一信号线组包括至少两条第一信号线，一条第一信号线与一列像素电路电连接。第一多路复用电路与一条输入信号线以及第一信号线组的第一信号线电连接。第二多路复用电路与一条输入信号线以及一个第一信号线组的第一信号线电连接。输入信号线分别与一个第一多路复用电路和一个第二多路复用电路电连接，第一信号线组的第一信号线分别与一个第一多路复用电路和一个第二多路复用电路电连接。上述显示基板用于显示图像。

Description

显示基板及其驱动方法、显示装置

技术领域

本公开涉及显示技术领域，尤其涉及一种显示基板及其驱动方法、显示装置。

背景技术

触控与显示驱动器集成(Touch and Display Driver Integration；简称：TDDI)显示产品是当前主流的屏幕显示技术之一，TDDI产品凭借更灵敏的触摸技术、更轻更薄的外观和更低的成本优势，被广泛应用于各种显示产品中。

发明内容

本公开的实施例的目的在于提供一种显示基板及其驱动方法、显示装置，用于降低多路复用电路的晶体管发生右漂的风险，以及降低或者完全消除显示基板出现显示残留的问题。

为达到上述目的，本公开的实施例提供了如下技术方案：

一方面，提供一种显示基板。所述显示基板包括多条输入信号线、多列像素电路和多个第一信号线组。一个所述第一信号线组包括至少两条第一信号线，一条所述第一信号线与一列所述像素电路电连接。所述显示基板还包括多个第一多路复用电路和多个第二多路复用电路。所述第一多路复用电路与一条所述输入信号线以及一个所述第一信号线组的所述至少两条第一信号线电连接，所述第一多路复用电路控制在同一时段所述输入信号线与一条所述第一信号线的电连接。所述第二多路复用电路与一条所述输入信号线以及一个所述第一信号线组的所述至少两条第一信号线电连接，所述第二多路复用电路控制在同一时段所述输入信号线与至少一条所述第一信号线的电连接。其中，一条所述输入信号线分别与一个所述第一多路复用电路和一个所述第二多路复用电路电连接，一个所述第一信号线组的所述至少两条第一信号线分别与一个所述第一多路复用电路和一个所述第二多路复用电路电连接。

本公开的实施例提供的上述显示基板，一条输入信号线分别与一个第一多路复用电路和一个第二多路复用电路电连接，一个第一信号线组的至少两条第一信号线分别与一个第一多路复用电路和一个第二多路复用电路电连接。输入信号线可以分别通过第一多路复用电路和第二多路复用电路向同一个第一信号线组的第一信号线传输控制信号。这样，可以采用多种不同的驱动方法，驱动显示基板在不同的时间内，选择第一多路复用电路和第二多路复用电路中的一者进行工作。一方面，有利于缩减第一多路复用电路和第二多路复用电路的工作时长，降低第一多路复用电路和第二多路复用电路的晶体管发生右漂的风险，降低或者完全消除显示基板出现显示残留的问题。

在一些实施例中，所述第一信号线组包括M条第一信号线，所述第一多路复用电路和所述第二多路复用电路均与M条所述第一信号线电连接，M≥2。所述显示基板还包括N个第二信号线组。所述第二信号线组包括M条第二信号线，所述第二信号线组的所述M条第二信号线与一个所述第一多路复用电路电连接，且一条所述第二信号线控制一条第一信号线与所述输入信号线的电连接；N≥2。其中，所述多个第一多路复用电路交替与N个所述第二信号线组连接。

在一些实施例中，所述显示基板还包括P个第三信号线组。所述第三信号线组包括M条第三信号线，所述第三信号线组的所述M条第三信号线与一个所述第二多路复用电路电连接，且一条所述第三信号线控制所述输入信号线与一条第一信号线的电连接；P≥1。

在一些实施例中，所述第二信号线组的数量与所述第三信号线组的数量相同，所述多个第二多路复用电路交替与P个所述第三信号线组电连接。

在一些实施例中，所述显示基板包括一个所述第三信号线组，所述多个第二多路复用电路均与所述第三信号线组电连接。

在一些实施例中，所述显示基板还包括一条第三信号线。所述第三信号线与所述第二多路复用电路电连接，所述第三信号线控制在同一时段与同一个所述第二多路复用电路电连接的所述输入信号线和M条所述第一信号线的电连接。

在一些实施例中，所述第一多路复用电路和所述第二多路复用电路均包括多个第一薄膜晶体管。所述第一薄膜晶体管的源极和漏极中的一者与所述输入信号线电连接，另一者与所述第一信号线电连接；至少一个所述第一薄膜晶体管的宽长比大于或等于200μm/3.5μm。

在一些实施例中，所述第一多路复用电路和所述第二多路复用电路均包括多个第一薄膜晶体管。所述第一薄膜晶体管的源极和漏极中的一者与所述输入信号线电连接，另一者与所述第一信号线电连接；至少一个所述第一薄膜晶体管的宽长为320μm/3.5μm。

在一些实施例中，所述多个第一薄膜晶体管沿第一方向排列为多行，至少相邻的两行所述第一薄膜晶体管在所述第一方向上部分重合，且分别属于相邻两行的相邻两个第一薄膜晶体管在第二方向上错开设置。其中，所述第一方向为一列所述像素电路的排列方向，所述第二方向为多列所述像素电路的排列方向。

在一些实施例中，所述显示基板包括多条栅线。所述栅线包括沿所述第二方向交替连接的主体部和栅极部，沿所述第一方向，所述栅极部与所述主体部的一端齐平，且所述栅极部的另一端凸出所述主体部的边缘。一条所述栅线与一行所述第一薄膜晶体管连接，且一个所述栅极部形成一个所述第一薄膜晶体管的栅极。相邻两条栅线的栅极部相较于主体部朝所述第一方向相反的两侧凸出；所述多条栅线分为多对，一对包括相邻设置的两条所述栅线，一对的两条所述栅线的栅极部朝向相互靠近的方向凸出。与一对所述栅线连接的两行所述第一薄膜晶体管在所述第一方向上部分重合，分别与相邻两对的相邻两条栅线连接的两行所述第一薄膜晶体管在所述第一方向上不重合。

在一些实施例中，所述第一多路复用电路包括两个所述第一薄膜晶体管；和/或，所述第二多路复用电路包括两个所述第一薄膜晶体管。

在一些实施例中，所述输入信号线被配置为与驱动芯片电连接。和/或，所述像素电路、所述第一多路复用电路和所述第二多路复用电路中的至少一者包括氧化物薄膜晶体管。

另一方面，提供一种显示基板的驱动方法，用于驱动上述任一实施例中所述的显示基板。所述驱动方法包括：在所述亮屏显示模式下，第一多路复用电路控制在同一时段输入信号线与一条第一信号线的电连接。在所述息屏唤醒模式下，第二多路复用电路控制在同一时段所述输入信号线与至少一条所述第一信号线的电连接。

在一些实施例中，第一信号线组包括M条第一信号线，所述第二多路复用电路与M条所述第一信号线电连接，M≥2。所述显示基板还包括P个第三信号线组，所述第三信号线组包括M条第三信号线。所述第二多路复用电路与所述第三信号线组的M条所述第三信号线电连接；P≥1。所述驱动方法包括：在所述息屏唤醒模式，第二多路复用电路控制在同一时段所述输入信号线与一条所述第一信号线的电连接。

在一些实施例中，所述驱动方法还包括：在所述亮屏显示模式下，所述第一多路复用电路和所述第二多路复用电路在不同显示帧交替控制所述输入信号线与一条所述第一信号线的电连接。

在一些实施例中，所述驱动方法还包括：在所述息屏唤醒模式，所述第一多路复用电路和所述第二多路复用电路均控制在同一时段同一条所述输入信号线与同一条所述第一信号线的电连接，且所述第一多路复用电路和所述第二多路复用电路控制在一个帧周期的不同时段同一条所述输入信号线与不同的所述第一信号线的电连接。

在一些实施例中，第一信号线组包括M条第一信号线，所述第二多路复用电路与M条所述第一信号线电连接，M≥2；所述显示基板包括一条第三信号线，所述第三信号线与所述第二多路复用电路电连接。所述驱动方法还包括：在所述亮屏显示模式下，所述第二多路复用电路控制所述输入信号线和一个信号线组的所述至少两条第一信号线之间的电路截止；在所述息屏唤醒模式，所述第二多路复用电路控制在同一时段所述输入信号线和一个信号线组的所述至少两条第一信号线的电连接。

又一方面，提供一种显示装置。所述显示装置包括驱动芯片和上述任一实施例中所述的显示基板。所述驱动芯片与所述显示基板的输入信号线电连接，被配置为向所述数据信号端传输数据信号。

上述显示装置具有与上述一些实施例中提供的显示面板相同的结构和有益技术效果，在此不再赘述。

附图说明

为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。

为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。

图1为根据一些实施例的显示装置的结构图；

图2为根据一些实施例的显示装置的组成结构图；

图3为相关技术中一种显示基板的显示残留画面；

图4为相关技术中显示基板的显示残留画面的原理分析图；

图5为根据一些实施例的显示基板的一种结构图；

图6为根据一些实施例的显示基板的一种等效电路图；

图7为根据一些实施例的显示基板的另一种等效电路图；

图8为根据一些实施例的显示基板的又一种等效电路图；

图9为根据一些实施例的显示基板的一种结构图；

图10为图9中A区域的局部放大图；

图11为半导体层采用高迁移氧化物材料的晶体管在不同厚度下的迁移率、阈值电压正向漂移以及负向漂移的情况。

具体实施方式

下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。

除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例(one embodiment)”、“一些实施例(some embodiments)”、“示例性实施例(exemplary embodiments)”、“示例(example)”、“特定示例(specific example)”或“一些示例(some examples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。

以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。

在描述一些实施例时，可能使用了“耦接”和“连接”及其衍伸的表达。术语“连接”应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或成一体；可以是直接相连，也可以通过中间媒介间接相连。术语“耦接”例如表明两个或两个以上部件有直接物理接触或电接触。术语“耦接”或“通信耦合(communicatively coupled)”也可能指两个或两个以上部件彼此间并无直接接触，但仍彼此协作或相互作用。这里所公开的实施例并不必然限制于本文内容。

“A、B和C中的至少一个”与“A、B或C中的至少一个”具有相同含义，均包括以下A、B和C的组合：仅A，仅B，仅C，A和B的组合，A和C的组合，B和C的组合，及A、B和C的组合。

“A和/或B”，包括以下三种组合：仅A，仅B，及A和B的组合。

如本文中所使用，根据上下文，术语“如果”任选地被解释为意思是“当……时”或“在……时”或“响应于确定”或“响应于检测到”。类似地，根据上下文，短语“如果确定……”或“如果检测到[所陈述的条件或事件]”任选地被解释为是指“在确定……时”或“响应于确定……”或“在检测到[所陈述的条件或事件]时”或“响应于检测到[所陈述的条件或事件]”。

本文中“适用于”或“被配置为”的使用意味着开放和包容性的语言，其不排除适用于或被配置为执行额外任务或步骤的设备。

另外，“基于”的使用意味着开放和包容性，因为“基于”一个或多个所述条件或值的过程、步骤、计算或其他动作在实践中可以基于额外条件或超出所述的值。

如本文所使用的那样，“约”、“大致”或“近似”包括所阐述的值以及处于特定值的可接受偏差范围内的平均值，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)所确定。

如本文所使用的那样，“平行”、“垂直”、“相等”包括所阐述的情况以及与所阐述的情况相近似的情况，该相近似的情况的范围处于可接受偏差范围内，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)所确定。例如，“平行”包括绝对平行和近似平行，其中近似平行的可接受偏差范围例如可以是5°以内偏差；“垂直”包括绝对垂直和近似垂直，其中近似垂直的可接受偏差范围例如也可以是5°以内偏差。“相等”包括绝对相等和近似相等，其中近似相等的可接受偏差范围内例如可以是相等的两者之间的差值小于或等于其中任一者的5％。

应当理解的是，当层或元件被称为在另一层或基板上时，可以是该层或元件直接在另一层或基板上，或者也可以是该层或元件与另一层或基板之间存在中间层。

本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层的厚度和区域的面积。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。

参阅图1，本公开的实施例提供了一种显示装置1000，显示装置1000为具有图像显示功能的产品。示例性地，显示装置1000可以是显示不论运动(例如，视频)的还是固定(例如，静止图像)的且不论文字的还是图像的任何装置。

在一些实施例中，上述显示装置可以是增强现实(Augmented Reality，简称：AR)设备、虚拟现实(Virtual Reality，简称：VR)设备、混合现实(Mixed Reality，简称：MR)设备。或者，在其他一些实施例中，上述显示装置也可以是电视机、笔记本电脑、平板电脑、个人数字助理(Personal Digital Assistant，简称：PDA)、移动电话(手机)、表、时钟、计算器、GPS接收器/导航仪、相机、相机视图的显示器(例如，车辆中后视相机的显示器)、可穿戴设备、车载显示器、飞行显示器等任何具有显示功能的产品或者部件。

在一些实施例中，从显示装置1000的发光类型上看，上述显示装置1000可以是液晶显示装置(Liquid Crystal Display，简称LCD)，或者，上述显示装置1000还可以是有机发光二极管显示装置(Organic Light-Emitting Diode，简称OLED)或量子点电致发光显示装置(Quantum Dot Light Emitting Diodes，简称：QLED)等。从显示装置1000的形态上看，上述显示装置1000可以是平面显示装置或者曲面显示装置等。从显示装置1000的形状上看，上述显示装置1000可以是矩形或圆形等。下面以显示装置为矩形的、且为平面的液晶显示装置为例，对本公开的一些实施例进行示意性说明，但是本公开的实施方式不限于此，并且也可以考虑任何其它显示装置，只要应用相同的技术思想即可。

在一些实施例中，参阅图2，显示装置1000可以包括显示基板1100和驱动芯片1200。当然，显示装置1000的结构不限于此，此处不再一一列举；比如显示装置1000还可以包括摄像头以及指纹识别传感器等，使得显示装置1000能够实现拍照、录像或者指纹识别等多种不同功能。

显示基板1100包括显示区AA和围绕显示区AA设置的周边区BB。其中，显示区AA是指显示基板1100中用于显示图像的区域，显示区AA内包括多个子像素P，子像素P是指显示基板1100中的最小发光单元。周边区BB可以用于设置信号走线(比如电源信号线、时钟信号线等)、驱动电路(比如栅极驱动电路)以及绑定部等，当然，周边区BB的结构和功能不限于此，此处不再一一列举。驱动芯片1200可以设置于显示基板1100的周边区，且与显示基板1100绑定连接。

上述多个子像素P可以包括至少两种发射不同颜色光线的子像素，这样，有利于显示基板实现彩色显示。在一个示例中，多个子像素P可以包括发射红色光线的红光子像素、发射绿色光线的绿光子像素以及发射蓝色光线的蓝色子像素。其中，子像素P可以包括像素电路100，显示基板1100包括多个像素电路100，一个像素电路100被配置为驱动一个子像素P进行发光。

继续参阅图2，多个像素电路100沿第一方向Y排列成列，且显示基板1100包括多列像素电路100，多列像素电路100沿第二方向X间隔排列。也就是说，第一方向Y是指一列像素电路的排列方向，第二方向X是指多列像素电路的排列方向；其中，第一方向Y与第二方向X相交，比如，第一方向Y与第二方向X相互垂直。

如图2所示，显示基板1100还包括多个第一信号线组10，一个第一信号线组10包括至少两条第一信号线11(图2中以两条为例进行示意)，一条第一信号线11与一列像素电路100电连接。

其中，第一信号线组10的至少两条第一信号线11可以相邻设置(如图6所示)，即一个信号线组10的至少两条第一信号线11可以与相邻的至少两列像素电路电连接；或者第一信号线组10的至少两条第一信号线11可以间隔设置(如图7所示)，即一个信号线组10的至少两条第一信号线11可以与间隔设置的至少两列像素电路电连接。

在一些实施例中，多个第一信号线组10的至少部分设置于显示区AA内，且第一信号线11例如可以是数据信号线，第一信号线11用于向一列像素电路100传输数据信号。下面，以第一信号线11为数据信号线为例对本公开的实施例进行示例性描述。

在一些实施例中，如图2所示，像素电路100可以包括第二薄膜晶体管T20，第二薄膜晶体管T20的控制极与扫描信号线12电连接，源极和漏极中的一者与第一信号线11电连接，另一者与像素电极电连接。

在一些实施例中，在显示基板为液晶显示基板的情况下，像素电路100还可以包括公共电极，像素电极和公共电极之间可以形成电容器，且在显示基板进行图像显示的过程中，像素电极和公共电极之间可以产生电容，该电场可以驱动液晶层的液晶分子发生偏转，以调节每个子像素的光线透过率，进而进行画面显示。

像素电路100可以包括氧化物薄膜晶体管(Oxide Thin-film transistor，简称：OTFT)，比如，第二薄膜晶体管T20可以为氧化物薄膜晶体管。氧化物薄膜晶体管具有漏电流低的特点，这样，有利于降低像素电路100的漏电流，进而简化像素电路100的电路结构，从而提升阵列基板的开口率，提升显示基板的光线透过率。

在一些实施例中，上述驱动芯片1200可以为源极驱动芯片(Source Driver IC)，源极驱动芯片是指用于向多个第一信号线组10的多条第一信号线11传输数据信号的芯片。为了降低驱动芯片1200的成本，可以在周边区BB内且在驱动芯片1200与显示区AA之间设置多路复用电路(Multiplexer，简称：MUX)，以减少驱动芯片1200(在同一时间)输出的信号(比如数据信号)的数量，进而降低驱动芯片1200的成本，降低显示基板1100的制备成本。

在一些实施例中，上述驱动芯片1200还可以为触控与显示驱动器集成芯片(TDDI芯片)，此时，显示基板1100可以是具有触控功能的显示基板，显示基板还可以被称为TDDI显示基板。示例性地，在显示基板1100为液晶显示基板的情况下，显示基板1100可以包括相对设置的阵列基板和彩膜基板(也可以成为对置基板)，以及设置于阵列基板和彩膜基板之间的液晶层和触控结构(In cell)。比如，触控结构可以设置在阵列基板上，即触控结构位于阵列基板与液晶层之间。

在驱动芯片1200为TDDI芯片的情况下，驱动芯片1200既可以用于向多个第一信号线组10包括的多条第一信号线11传输数据信号，还可以用于向触控结构传输触控信号。为了降低驱动芯片1200的成本，还可以在周边区BB内且在驱动芯片1200与显示区AA之间设置多路复用电路(Multiplexer，简称：MUX)，以减少驱动芯片1200(在同一时间)输出的信号(比如数据信号)的数量，进而降低驱动芯片1200的成本，降低显示基板1100的制备成本。

在一些实施例中，在显示基板1100包括触控功能的情况下，显示基板1100可以具有熄屏唤醒功能(Low Power wake up Gesture；简称：LPWG)。熄屏唤醒功能是TDDI显示基板的一种特色功能，该功能可以在显示基板处于待机黑屏(Sleep in)的情况下，支持屏幕的滑动操作，比如用户可通过预设的手势来直接唤醒显示基板的某些功能或相应的软件。然而，在没有使用显示基板的情况(处于待机黑屏的情况下)下，熄屏唤醒功能仍然会消耗一定电量，为了既能保留熄屏唤醒功能，又能达到省功耗的目的，在熄屏唤醒模式下，会向TDDI显示基板中的触控电极持续提供触控信号，同时显示功能以及驱动芯片1200的电荷泵(Charge pump)模块均关闭，如此，以降低TDDI显示基板的功耗，并且在熄屏唤醒模式下依靠外部电源的电压来驱动触控结构，驱动芯片1200的最高电压为前端输入的VSP电压(比如+6V)，最低电压为前端输入的VSN电压(比如-6V)。

目前相关的显示产品(TDDI显示基板)在信赖性测试后且在熄屏唤醒模式下会出现大面积显示残留(如图3所示)，而且，在熄屏唤醒模式下停留的时间越长，残留现象越严重。发明人研究发现，出现上述残留问题的一个重要原因是：如图4所示，在显示基板经过信赖性测试后，由于多路复用电路MUX的晶体管长时间工作导致晶体管出现右漂(晶体管的开态电压变大，开态电流降低)，因此，在后续显示基板处于熄屏唤醒模式的情况下，多路复用电路MUX的晶体管不能充分开启，因此，在驱动芯片1200向第一信号线11传输数据信号的时候，输入信号线41上的数据信号不能完全加载(传输)到第一信号线11上，导致第一信号线11上接收到的数据信号明显失真，进而传输至像素电路上的数据信号也发生失真，并且由此导致像素电极与公共电极之间产生电压差，该电压差导致液晶层的液晶发生偏转，进而在黑屏模式下发生漏光现象，导致上述残留问题的发生。

参阅图5，为了解决上述技术问题，本公开的实施例提供的显示基板1100还包括多条输入信号线41、多个第一多路复用电路MUX 1和多个第二多路复用电路MUX 2。

一个第一多路复用电路MUX 1与一条输入信号线41以及一个第一信号线组10的至少两条(全部)第一信号线11电连接。第一多路复用电路MUX 1控制在同一时段输入信号线41与一条第一信号线11的电连接；换言之，第一多路复用电路MUX 1在同一时段(同一时刻)只能导通输入信号线41和第一信号线组10中的一条第一信号线11，以便于输入信号线41单独向每条第一信号线11传输数据信号。

示例性地，第一多路复用电路MUX 1的数量、输入信号线41的数量以及第一信号线组10的数量三者相等。一条输入信号线41与一个第一多路复用电路MUX 1电连接，不同的输入信号线41与不同的第一多路复用电路MUX 1电连接。一个第一多路复用电路MUX 1与一个第一信号线组10电连接，且不同的第一多路复用电路MUX 1与不同第一信号线组10电连接。

一个第二多路复用电路MUX 2与一条输入信号线41以及一个第一信号线组10的至少两条(全部)第一信号线11电连接，第二多路复用电路MUX 2控制在同一时段输入信号线41与至少一条第一信号线11的电连接。换言之，第一多路复用电路MUX 1在同一时段可以导通输入信号线41和第一信号线组10中的至少一条第一信号线11，以便于输入信号线41单独向每条第一信号线11传输数据信号，或者同步向多条第一信号线11传输数据信号。

示例性地，第二多路复用电路MUX 2的数量、输入信号线41的数量以及第一信号线组10的数量三者相等。一条输入信号线41与一个第二多路复用电路MUX 2电连接，不同的输入信号线41与不同的第二多路复用电路MUX 2电连接。一个第二多路复用电路MUX 2与一个第一信号线组10电连接，且不同的第二多路复用电路MUX 2与不同第一信号线组10电连接。

继续参阅图5，一条输入信号线41分别与一个第一多路复用电路MUX 1和一个第二多路复用电路MUX 2电连接，一个第一信号线组10的至少两条第一信号线11分别与一个第一多路复用电路MUX 1和一个第二多路复用电路MUX 2电连接。输入信号线41可以分别通过第一多路复用电路MUX 1和第二多路复用电路MUX 2向同一个第一信号线组10的第一信号线11传输控制信号。这样，可以采用多种不同的驱动方法，驱动显示基板1100在不同的时间内，选择第一多路复用电路MUX 1和第二多路复用电路MUX 2中的一者进行工作。一方面，有利于缩减第一多路复用电路MUX 1和第二多路复用电路MUX 2的工作时长，降低第一多路复用电路MUX 1和第二多路复用电路MUX 2的晶体管发生右漂的风险，降低或者完全消除显示基板1100出现显示残留的问题。

在本公开的一些实施例中，为了简化表述，将第一多路复用电路MUX 1和/或第二多路复用电路MUX 2控制输入信号线41与第一信号线11之间的电连接，描述为第一多路复用电路MUX 1和/或第二多路复用电路MUX 2进行工作。

示例性地，显示基板1100可以包括亮屏显示模式和熄屏唤醒模式。

在第二多路复用电路MUX 2控制在同一时段输入信号线41与一条第一信号线11的电连接的情况下。可以分别在亮屏显示模式和熄屏唤醒模式采用第一多路复用电路MUX 1和第二多路复用电路MUX 2中的一者进行工作。比如，在亮屏显示模式下，通过第一多路复用电路MUX 1控制在同一时段输入信号线41与一条第一信号线11的电连接，且在熄屏唤醒模式下，通过第二多路复用电路MUX 2控制在同一时段输入信号线41与一条第一信号线11的电连接。

由于在熄屏唤醒模式下，所有子像素均显示相同灰阶(息屏状态显示0灰阶)，所以可以向全部的像素电路100传输相同大小的数据信号。基于此，第二多路复用电路MUX 2可以控制在同一时段输入信号线41与至少两条第一信号线11的电连接，在此情况下。可以在亮屏显示模式下，通过第一多路复用电路MUX 1控制在同一时段输入信号线41与一条第一信号线11的电连接，且在熄屏唤醒模式下，通过第二多路复用电路MUX 2控制在同一时段输入信号线41与一条第一信号线11的电连接。

需要说明的是，显示基板1100的驱动方法不限于上述两种具体实施例，只要采用相同的技术思路即可，本公开的实施例对此不再一一列举。

在一些实施例中，参阅图5～图8，第一信号线组10包括M条第一信号线11，第一多路复用电路MUX 1和第二多路复用电路MUX 2均与第一信号线组10所包括的M条第一信号线11电连接，也就是说，第一多路复用电路MUX 1和第二多路复用电路MUX 2为1：M；其中，M≥2。示例性地，M的取值可以为2、3、4或者6等，本公开的实施例对此不再一一列举。这样，可以减少驱动芯片1200(在同一时间)输出的数据信号的数量，进而降低驱动芯片1200的成本，降低显示基板的制备成本。而且，随着M的取值的增加，驱动芯片1200(在同一时间)输出的数据信号的数量随之减少。

其中，参阅图5～图8，本公开的实施例提供的附图中，均以M的取值为2进行示例性描述，但是，本公开的实施例不限于此，M的取值可以根据需要任意设置。下面以M的取值为2对本公开的实施例进行示例性描述。

在一些实施例中，参阅图6，第一多路复用电路MUX 1和第二多路复用电路MUX 2均包括M个(2个)第一薄膜晶体管T10。第一薄膜晶体管T10的源极和漏极中的一者与输入信号线41电连接，另一者与一条第一信号线11电连接。第一薄膜晶体管T10可以控制输入信号线41与第一信号线11的电连接。

在一些实施例中，第一多路复用电路MUX 1包括两个第一薄膜晶体管T10。和/或，第二多路复用电路MUX 2包括两个第一薄膜晶体管T10。

在一些实施例中，第一多路复用电路MUX 1和第二多路复用电路MUX 2中的至少一者包括氧化物薄膜晶体管。示例性地，第一多路复用电路MUX 1和第二多路复用电路MUX 2包括的第一薄膜晶体管T10均为氧化物薄膜晶体管。氧化物薄膜晶体管具有漏电流低的特点，这样，有利于降低第一薄膜晶体管T10的漏电流。

参阅图6，显示基板1100还包括N个第二信号线组20。第二信号线组20包括M条第二信号线21，第二信号线组20的M条第二信号线21与一个第一多路复用电路MUX 1电连接，且一条第二信号线21控制一条第一信号线11与输入信号线41的电连接。其中，N≥2；示例性地，N的取值可以为2、3或4等，本公开的实施例对此不再一一列举。其中，多个第一多路复用电路MUX 1交替与N个第二信号线组20电连接。这样，有利于降低每个第二信号线组20上的负载，降低第二信号线21上的电压降。

示例性地，第二信号线21可以为栅线，第二信号线21被配置为控制输入信号线41与第一信号线11之间的电连接。比如，第二信号线21被配置为形成第一薄膜晶体管T10的栅极(控制极)，进而控制第一薄膜晶体管T10的导通和截止。

第二信号线组20的M条第二信号线21分别与第一多路复用电路MUX 1的M个第一薄膜晶体管T10对应，且一条第二信号线21用于形成一个第一薄膜晶体管T10的栅极。如图6所示，在M的取值为2的情况下，一个第二信号线组20包括两条第二信号线21，两条第二信号线21分别与第一多路复用电路MUX 1的两个第一薄膜晶体管T10的栅极对应连接。

示例性地，N的取值可以为2，即显示基板1100包括两个第二信号线组20，多个第一多路复用电路MUX 1交替与N个第二信号线组20电连接，可以是每个第一多路复用电路MUX1交替一次，比如可以是从左至右，第奇数个(或者第偶数个)第一多路复用电路MUX 1，与靠近显示区的一个第二信号线组20电连接，第偶数个(或者第奇数个)第一多路复用电路MUX1，与远离显示区的一个第二信号线组20电连接。还可以是每多个(比如每2个、3个、4个或者其他数量)第一多路复用电路MUX 1交替一次。

在一些实施例中，在亮屏显示模式下，可以采用第一多路复用电路MUX 1向第一信号线11传输数据信号，采用N个第二信号线组20控制第一多路复用电路MUX 1，可以降低第二信号线组20上的负载，降低第二信号线21上的电压降，从而充分打开第一多路复用电路MUX 1所包括的第一薄膜晶体管T10，有利于输入信号线41上传输的数据信号充分写入至第一信号线11上。

在一些实施例中，参阅图6和图7，显示基板1100还包括P个第三信号线组30。第三信号线组30包括M条第三信号线31，第三信号线组30的M条第三信号线31与一个第二多路复用电路MUX 2电连接，且一条第三信号线31控制输入信号线41与一条第一信号线11的电连接。其中，P≥1。示例性地，P的取值可以为1、2或3等，本公开的实施例对此不再一一列举。

示例性地，第三信号线31可以为栅线，第三信号线31被配置为控制输入信号线41与第一信号线11之间的电连接。比如，第三信号线31被配置为形成第二多路复用电路MUX 2的第一薄膜晶体管T10的栅极(控制极)，进而控制第一薄膜晶体管T10的导通和截止。

第三信号线组30的M条第三信号线31分别与第二多路复用电路MUX 2的M个第一薄膜晶体管T10对应，且一条第三信号线31用于形成一个第一薄膜晶体管T10的栅极。如图6和图7所示，在M的取值为2的情况下，一个第三信号线组30包括两条第三信号线31，两条第三信号线31分别与第二多路复用电路MUX 2的两个第一薄膜晶体管T10的栅极对应连接。

如图7所示，在P的取值为1的情况下，也就是说显示基板1100包括1个第三信号线组30，多个第二多路复用电路MUX 2均与该第三信号线组30的M条第三信号线31电连接。这样，可以减少第三信号线组30的数量，并减少驱动芯片的控制难度，还有利于简化显示基板1100的结构，并且有利于降低周边区的宽度。

在P的取值大于1的情况下，示例性地，P的取值可以为2或3等，也就是说，显示基板1100包括多个第三信号线组30。多个第二多路复用电路MUX 2交替与P个第三信号线组30电连接。这样，有利于降低每个第二信号线组20上的负载，降低第二信号线21上的电压降。

在一个示例中，如图6所示，P的取值可以为2，也就是说显示基板1100包括两个第三信号线组30。多个第二多路复用电路MUX 2交替与两个第三信号线组30电连接，可以是每个第一多路复用电路MUX 1交替一次，比如沿第二方向X，第奇数个(或者第偶数个)第二多路复用电路MUX 2，与第一个(靠近显示区AA的一个)第三信号线组30连接，第偶数个(或者奇数个)第二多路复用电路MUX 2，与第二个(远离显示区AA的一个)第三信号线组30连接。这样，有利于降低每个第二信号线组20上的负载，降低第二信号线21上的电压降。还可以是每多个(比如每2个、3个、4个或者其他数量)第二多路复用电路MUX 2交替一次。

在一些实施例中，在P的取值大于1的情况下，即显示基板1100包括多个第三信号线组30。此时，第三信号线组30的数量可以与第二信号线组20的数量相等(如图6所示)，且多个第二多路复用电路MUX 2交替与P个第三信号线组30电连接，这样，多个第一多路复用电路MUX 1和多个第二多路复用电路MUX 2的连接方式完全相同，多个第一多路复用电路MUX 1和多个第二多路复用电路MUX 2互为冗余设置。

在一些实施例中，在P的取值大于1的情况下，即显示基板1100包括多个第三信号线组30，第三信号线组30的数量还可以与第二信号线组20的数量不相等(图中未示出)，比如，第三信号线组30的数量可以大于第二信号线组20的数量；或者，第三信号线组30的数量可以小于第二信号线组20的数量。

其中，在P的取值大于1的情况下，即显示基板1100包括多个第三信号线组30的情况下，多个第一多路复用电路MUX 1和多个第二多路复用电路MUX 2可以在任何显示模式下，均以择一的方式进行工作，或者多个第一多路复用电路MUX 1和多个第二多路复用电路MUX 2在任意显示模式下交替工作。

示例性地，在亮屏显示模式下，多个第一多路复用电路MUX 1和多个第二多路复用电路MUX 2中的一者进行工作，在息屏唤醒模式下，多个第一多路复用电路MUX 1和多个第二多路复用电路MUX 2中的另一者进行工作。即同一个显示模式下，多个第一多路复用电路MUX 1和多个第二多路复用电路MUX 2择一进行工作，且在不同的显示模式下，多个第一多路复用电路MUX 1和多个第二多路复用电路MUX 2交替工作。这样，可以避免在模式切换的时候发生画面残留。

示例性地，可以在任意模式下，多个第一多路复用电路MUX 1和多个第二多路复用电路MUX 2在交替工作，比如，在亮屏显示模式下，多个第一多路复用电路MUX 1和多个第二多路复用电路MUX 2交替传输至少一帧画面需要的数据信号；比如，多个第一多路复用电路MUX 1和多个第二多路复用电路MUX 2每1帧(或者2帧、3帧、4帧、60帧等根据需要进行设置)交替工作。这样，可以缩减多个第一多路复用电路MUX 1和多个第二多路复用电路MUX 2的工作时长，减少第一薄膜晶体管T10的开启时长，能够有效降低第一薄膜晶体管T10发生漂移的风险。

可以理解的是，本公开实施例提供的显示基板的驱动方法不限于此，只要采用相同的技术思路即可。

在一些实施例中，参阅图8，显示基板1100包括一条第三信号线31，这条第三信号线31与全部的第二多路复用电路MUX 2电连接，第三信号线31控制在同一时段，与同一个第二多路复用电路MUX 2电连接的输入信号线41和第一信号线组10所包括的M条第一信号线11的电连接，也就是说，第三信号线31同时将输入信号线41与M条第一信号线11电连接或者断开连接。

示例性地，如图8所示，第三信号线31可以为栅线，第三信号线31被配置为控制输入信号线41与一个第一信号线组10的所有第一信号线11之间的电连接。示例性地，第三信号线31被配置为形成第二多路复用电路MUX 2的全部第一薄膜晶体管T10的栅极(控制极)，进而控制全部第一薄膜晶体管T10的导通和截止。比如，一条第三信号线31用于形成M个第一薄膜晶体管T10的栅极。这样，可以极大程度的减少第三信号线组30的数量，并减少驱动芯片的控制难度，以及简化显示基板1100的结构，并且有利于降低周边区的宽度。

示例性地，在显示基板1100包括一条第三信号线31的情况下，多个第二多路复用电路MUX 2可以在息屏唤醒模式下进行工作，此时，显示区AA内的所有像素电路100均显示相同灰阶(0灰阶)，可以同步向像素电路100传输相同大小的数据信号，因此，第二多路复用电路MUX 2的全部第一薄膜晶体管T10可以同步开启，基于此，多个第二多路复用电路MUX 2可以采用一条第三信号线31进行控制。

在一些实施例中，参阅图9和图10，在多个第一多路复用电路MUX 1和多个第二多路复用电路MUX 2均包括多个第一薄膜晶体管T10的情况下，第一薄膜晶体管T10的宽长比(W/L)大于或等于200μm/3.5μm，也就是说，第一薄膜晶体管T10的沟道结构宽长比大于或等于200μm/3.5μm。这样，有利于提升第一薄膜晶体管T10的充电能力，即提升第一薄膜晶体管T10的电流增益，并且有利于降低第一多路复用电路MUX 1和多个第二多路复用电路MUX 2传输信号的延迟。示例性地，第一薄膜晶体管T10的宽长比可以为200μm/3.5μm、250μm/3.5μm、300μm/3.5μm、320μm/3.5μm或者350μm/3.5μm等，本公开的实施例对此不再一一列举。

在一些实施例中，第一薄膜晶体管T10的宽长比可以为320μm/3.5μm。此时，可以极大程度的提升第一薄膜晶体管T10的充电能力，并且降低第一薄膜晶体管T10产生漂移的风险。

示例性地，如图9所示和图10，显示基板1100可以包括多条栅线GL，其中，多条栅线GL可以包括第二信号线21和第三信号线31，换言之，第二信号线21和第三信号线31均可以为栅线GL。此外，每条栅线GL均包括沿第二方向X交替连接的主体部42和栅极部43。一个栅极部43被配置为形成一个第一薄膜晶体管T10的栅极。

显示基板1100还包括衬底，参阅图10，第一薄膜晶体管T10还包括设置于栅极部43靠近衬底一侧的半导体图案44，栅极部43在衬底上的正投影与半导体图案44在衬底上的正投影部分重合，且半导体图案44中，在衬底上与栅极部43在衬底上的正投影重合的部分形成沟道结构441，沟道结构441在第一方向Y上的尺寸为第一薄膜晶体管T10的宽度W，沟道结构441在第二方向X上的尺寸为第一薄膜晶体管T10的长度L，第一薄膜晶体管T10的宽长比W/L是指沟道结构441的宽度W与长度L之间的比值。

其中，半导体图案44在第一方向Y上可以为连续的，或者，半导体图案44可以包括沿第一方向Y间隔分布的多个子图案442(如图10所示的两个子图案442)，在半导体图案44包括多个子图案442的情况下，半导体图案44沿第一方向Y的尺寸可以为多个子图案442沿第一方向Y的尺寸W＇之和。

示例性地，参阅图10，栅极部43可以包括多个沿第二方向X间隔分布的多个子部431，多个子部431均沿第一方向Y延伸，一个子部431在衬底上的正投影，与半导体图案44在衬底上的正投影形成一个沟道结构441，沟道结构441的长度L是指每个半导体图案44中与一个子部431的正投影重合的部分沿第二方向X的尺寸，即每个沟道结构441单独的尺寸。

如图10所示，多个子部431之间首尾相连形成S型结构，且相邻两个子部431之间可以形成一个具有开口432的狭缝433，相邻两个狭缝433的开口432的朝向相反。第一薄膜晶体管T10还包括位于狭缝433中间的源极和漏极，源极和漏极通过狭缝433与半导体图案44连接。

在一些实施例中，参阅图9和图10，沿第一方向Y，主体部42的尺寸D1小于栅极部43的尺寸D2，这样，有利于提升栅极部43在第一方向Y上的尺寸，进而提升第一薄膜晶体管T10的宽长比，提升第一薄膜晶体管T10的充电能力，即提升第一薄膜晶体管T10的开态电流，并且可以降低第一薄膜晶体管T10产生漂移的风险。

如图9所示，多个第一薄膜晶体管T10沿第一方向Y排列为多行，一条栅线GL与一行第一薄膜晶体管T10电连接，或者说，与同一条栅线GL电连接的多个第一薄膜晶体管T10形成一行第一薄膜晶体管T10。至少相邻的两行第一薄膜晶体管T10在第一方向Y上部分重合，也就是说，多行第一薄膜晶体管T10中的至少包括两行相邻的第一薄膜晶体管T10在第一方向Y上部分重合。这样可以极大程度降低多行第一薄膜晶体管T10在第一方向Y上的空间，有利于减小边框区的尺寸，实现显示基板1100的窄边框。

其中，本申请中，相邻两行第一薄膜晶体管T10在第一方向Y上部分重合是指：相邻两行第一薄膜晶体管T10共同占用显示基板1100沿第一方向Y的相同部分空间，或者说相邻两行第一薄膜晶体管T10在第二方向X上的投影部分重合。比如，图9中从上至下数第一行和第二行、以及第三行和第四行的第一薄膜晶体管T10认为是在第一方向Y上部分重合，第二行和第三行的第一薄膜晶体管T10认为是在第一方向Y上不重合。

继续参阅图9，分别属于相邻两行的相邻两个第一薄膜晶体管T10在第二方向X上错开设置，这样，有利于优化第一薄膜晶体管T10的排列空间，提升第一薄膜晶体管T10的排列密度，极大程度的减小第一多路复用电路MUX 1和第二多路复用电路MUX 2在周边区占用的空间大小，进而降低周边区的宽度，有利于显示基板1100实现窄边框。

在一些实施例中，如图9所示，主体部42和栅极部43在第一方向Y上的一端齐平，栅极部43的另一端凸出(伸出)主体部42的边缘。相邻两条栅线GL的栅极部43相较于主体部42朝第一方向Y相反的两侧凸出。多条栅线GL分为多对，一对包括相邻设置的两条栅线GL，一对的两条栅线GL的栅极部43朝向相互靠近的方向凸出。与一对栅线GL连接的两行第一薄膜晶体管T10在第一方向Y上部分重合，分别与相邻两对的相邻两条栅线GL连接的两行第一薄膜晶体管T10在第一方向Y上不重合，这样，有利于优化第一薄膜晶体管T10的排列空间，提升第一薄膜晶体管T10的排列密度，极大程度的减小第一多路复用电路MUX 1和第二多路复用电路MUX 2在周边区占用的空间大小，进而降低周边区的宽度，有利于显示基板实现窄边框。

示例性地，如图9所示，四条栅线GL从上至下依次分为第一条栅线、第二条栅线、第三条栅线和第四条栅线。四条栅线GL分为两组，第一条栅线和第二条栅线分为一组，第三条栅线和第四条栅线分为一组。其中，第一条栅线的栅极部43相较于主体部42沿第一方向Y朝下凸出，第二条栅线的栅极部43相较于主体部42沿第一方向Y朝上凸出。与第一条栅线和第二条栅线连接的两行第一薄膜晶体管T10，在第一方向Y上部分重合。与第二条栅线和第三条栅线连接的两行第一薄膜晶体管T10在第一方向Y上不重合。

在一些实施例中，半导体图案44可以采用高迁移率的氧化物半导体材料(HighMobility Metal Oxide Semiconductor；简称：HMOS)，这样，有利于提高半导体图案44的电子迁移率，提升第一薄膜晶体管管T10的开态电流。此外，高迁移率金属氧化物半导体材料还具备较好的光照稳定性，有利于提升第一薄膜晶体管管T10的光照稳定性。高迁移率金属氧化物半导体材料包括但不限于稀土元素掺杂的IZO和IGZO，稀土元素掺杂的浓度可以在0.1％-2％之间。然而，由于高迁移率的氧化物半导体材料的光学带隙Eg较小，高迁移率的氧化物半导体材料中的电子可以吸收部分可见光波段的光产生电子跃迁，导致背光照射过的晶体管会提前导通，且在光照下新增缺陷增加。如图11所示，向晶体管长时间施加正压(如图11所示PBTS)导致阈值电压正向漂移，向晶体管长时间施加负压(如图11所示NBTS)导致阈值电压负向漂移，且迁移率越高，负向漂移越严重，导致高迁移率的氧化物半导体材料的应用受到很多限制。由于本公开实施例提供的技术方案，可以从改善甚至完全消除残留问题，因此有利于实现高迁移率的广泛应用。

本公开的一些实施例还提供了一种显示基板1100的驱动方法，用于驱动上述任一实施例中所述的显示基板。显示基板包括亮屏显示模式和息屏唤醒模式。当然，显示基板还可以包括其他显示模式，此处不再一一列举。

显示基板1100的驱动方法包括：

在亮屏显示模式下，第一多路复用电路MUX 1控制在同一时段输入信号线41与一条第一信号线的电连接。

在息屏唤醒模式下，第二多路复用电路MUX 2控制在同一时段输入信号线与至少一条第一信号线的电连接。

基于上述驱动方法，显示基板1100可以在不同的显示模式下，分别采用第一多路复用电路MUX 1和第二多路复用电路MUX 2控制在同一时段输入信号线41与第一信号线11的电连接。这样，即使显示基板经过长时间的亮屏显示(比如经过信赖性测试)，第一多路复用电路MUX 1的第一薄膜晶体管T10发生了漂移(比如右漂)，在切换到息屏唤醒模式之后，由于不再使用第一多路复用电路MUX 1，而是采用第二多路复用电路MUX 2控制在同一时段输入信号线41与第一信号线11的电连接，第一多路复用电路MUX 1的第一薄膜晶体管T10的漂移也不会影响到输入信号线41与第一信号线11的电连接，即不会造成数据信号在经过第二多路复用电路MUX 2过程中发生失真的问题，从而降低显示基板发生残留的风险。

在一些实施例中，参阅图6和图7，第一信号线组10包括M条第一信号线11，第二多路复用电路MUX 2与M条第一信号线电连接，M≥2。显示基板1100还包括P个第三信号线组30。第三信号线组30包括M条第三信号线31，一个第二多路复用电路MUX 2与第三信号线组30的M条第三信号线31电连接；其中，P≥1。

此时，显示基板的驱动方法还包括：

在息屏唤醒模式，第二多路复用电路MUX 2控制在同一时段输入信号线41与一条第一信号线11的电连接。也就是说，第二多路复用电路MUX 2在同一时段内只用于将输入信号线41与一个第一信号线组10中的一条第一信号线11导通。

在一些实施例中，参阅图6和图7，第一信号线组10包括M条第一信号线11，第二多路复用电路MUX 2与M条第一信号线电连接，M≥2。显示基板1100还包括P个第三信号线组30。第三信号线组30包括M条第三信号线31，一个第二多路复用电路MUX 2与第三信号线组30的M条第三信号线31电连接；其中，P≥1。

此时，显示基板的驱动方法还包括：

在亮屏显示模式下，第一多路复用电路MUX 1和第二多路复用电路MUX 2在不同显示帧交替将输入信号线41与一条第一信号线11电连接。这样，可以降低第一多路复用电路MUX 1和第二多路复用电路MUX 2的第一薄膜晶体管T10在亮屏显示模式下导通的总次数，以及总时长，进而降低上述第一薄膜晶体管T10发生漂移的风险，提升在亮屏显示模式下数据信号传输的准确性，保证在长时间的亮屏显示模式下，显示基板显示的画面不会失真。

在另一些实施例中，参阅图6和图7，第一信号线组10包括M条第一信号线11，第二多路复用电路MUX 2与M条第一信号线电连接，M≥2。显示基板1100还包括P个第三信号线组30。第三信号线组30包括M条第三信号线31，一个第二多路复用电路MUX 2与第三信号线组30的M条第三信号线31电连接；其中，P≥1。

此时，显示基板的驱动方法还包括：

在息屏唤醒模式，第一多路复用电路MUX 1和第二多路复用电路MUX 2均控制在同一时段同一条输入信号线41与同一条第一信号线11的电连接。且第一多路复用电路MUX1和第二多路复用电路MUX 2在一个帧周期的不同时段控制同一条输入信号线与不同的第一信号线的电连接。

也就是说，第一多路复用电路MUX 1和第二多路复用电路MUX 2同时工作，分别属于第一多路复用电路MUX 1和第二多路复用电路MUX 2的两个第一薄膜晶体管T10并联，此时，有利于提升两个第一薄膜晶体管T10的开态电流，有利于降低数据信号在经过两个第一薄膜晶体管T10过程中失真的风险，降低显示基板出现残留的风险。

在一些实施例中，参阅图8，第一信号线组10包括M条第一信号线11，第二多路复用电路MUX 2与M条第一信号线11电连接，M≥2。显示基板1100包括一条第三信号线31，第三信号线31与第二多路复用电路MUX 2电连接。

此时，显示基板的驱动方法还包括：

在亮屏显示模式下，第二多路复用电路MUX 2控制输入信号线41和第一信号线组10的全部第一信号线11不连接。

在息屏唤醒模式，第二多路复用电路MUX 2控制在同一时段输入信号线41和至少两条第一信号线之间的电连接。

也就是说，在显示基板1100仅包括一条第三信号线31的情况下，且在亮屏显示模式下，第二多路复用电路MUX 2不工作，经通过第一多路复用电路MUX 1控制输入信号线41和第一信号线11之间的电连接。且在息屏唤醒模式下，第二多路复用电路MUX 2同时将输入信号线41和一个信号线组10的全部第一信号线11电连接。此时，这样，可以极大程度的减少第三信号线组30的数量，并减少驱动芯片的控制难度，以及简化显示基板1100的结构，并且有利于降低周边区的宽度。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，想到实施例之间的组合或替换，以及技术特征的变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (18)

1.一种显示基板，其特征在于，包括：

多条输入信号线、多列像素电路和多个第一信号线组，一个所述第一信号线组包括至少两条第一信号线，一条所述第一信号线与一列所述像素电路电连接；以及，

多个第一多路复用电路，所述第一多路复用电路与一条所述输入信号线以及一个所述第一信号线组的所述至少两条第一信号线电连接，所述第一多路复用电路控制在同一时段所述输入信号线与一条所述第一信号线的电连接；

多个第二多路复用电路，所述第二多路复用电路与一条所述输入信号线以及一个所述第一信号线组的所述至少两条第一信号线电连接，所述第二多路复用电路控制在同一时段所述输入信号线与至少一条所述第一信号线的电连接；

其中，一条所述输入信号线分别与一个所述第一多路复用电路和一个所述第二多路复用电路电连接，一个所述第一信号线组的所述至少两条第一信号线分别与一个所述第一多路复用电路和一个所述第二多路复用电路电连接。

2.根据权利要求1所述的显示基板，其特征在于，

所述第一信号线组包括M条第一信号线，所述第一多路复用电路和所述第二多路复用电路均与M条所述第一信号线电连接，M≥2；

所述显示基板还包括N个第二信号线组；所述第二信号线组包括M条第二信号线，所述第二信号线组的所述M条第二信号线与一个所述第一多路复用电路电连接，且一条所述第二信号线控制一条第一信号线与所述输入信号线的电连接；N≥2；

其中，所述多个第一多路复用电路交替与N个所述第二信号线组连接。

3.根据权利要求2所述的显示基板，其特征在于，所述显示基板还包括：

P个第三信号线组，所述第三信号线组包括M条第三信号线，所述第三信号线组的所述M条第三信号线与一个所述第二多路复用电路电连接，且一条所述第三信号线控制所述输入信号线与一条第一信号线的电连接；P≥1。

4.根据权利要求3所述的显示基板，其特征在于，

所述第二信号线组的数量与所述第三信号线组的数量相同，所述多个第二多路复用电路交替与P个所述第三信号线组电连接。

5.根据权利要求3所述的显示基板，其特征在于，

所述显示基板包括一个所述第三信号线组，所述多个第二多路复用电路均与所述第三信号线组电连接。

6.根据权利要求2所述的显示基板，其特征在于，所述显示基板还包括：

一条第三信号线，所述第三信号线与所述第二多路复用电路电连接，所述第三信号线控制在同一时段与同一个所述第二多路复用电路电连接的所述输入信号线和M条所述第一信号线的电连接。

7.根据权利要求1～6中任一项所述的显示基板，其特征在于，

所述第一多路复用电路和所述第二多路复用电路均包括多个第一薄膜晶体管，所述第一薄膜晶体管的源极和漏极中的一者与所述输入信号线电连接，另一者与所述第一信号线电连接；至少一个所述第一薄膜晶体管的宽长比大于或等于200μm/3.5μm。

8.根据权利要求1～6中任一项所述的显示基板，其特征在于，

所述第一多路复用电路和所述第二多路复用电路均包括多个第一薄膜晶体管，所述第一薄膜晶体管的源极和漏极中的一者与所述输入信号线电连接，另一者与所述第一信号线电连接；至少一个所述第一薄膜晶体管的宽长为320μm/3.5μm。

9.根据权利要求7所述的显示基板，其特征在于，

所述多个第一薄膜晶体管沿第一方向排列为多行，至少相邻的两行所述第一薄膜晶体管在所述第一方向上部分重合，且分别属于相邻两行的相邻两个第一薄膜晶体管在第二方向上错开设置；所述第一方向为一列所述像素电路的排列方向，所述第二方向为多列所述像素电路的排列方向。

10.根据权利要求9所述的显示基板，其特征在于，

所述显示基板包括多条栅线，所述栅线包括沿所述第二方向交替连接的主体部和栅极部，沿所述第一方向，所述栅极部与所述主体部的一端齐平，且所述栅极部的另一端凸出所述主体部的边缘；一条所述栅线与一行所述第一薄膜晶体管连接，且一个所述栅极部形成一个所述第一薄膜晶体管的栅极；

相邻两条栅线的栅极部相较于主体部朝所述第一方向相反的两侧凸出；所述多条栅线分为多对，一对包括相邻设置的两条所述栅线，一对的两条所述栅线的栅极部朝向相互靠近的方向凸出；

与一对所述栅线连接的两行所述第一薄膜晶体管在所述第一方向上部分重合，分别与相邻两对的相邻两条栅线连接的两行所述第一薄膜晶体管在所述第一方向上不重合。

11.根据权利要求7所述的显示基板，其特征在于，所述第一多路复用电路包括两个所述第一薄膜晶体管；和/或，所述第二多路复用电路包括两个所述第一薄膜晶体管。

12.根据权利要求1所述的显示基板，其特征在于，

所述输入信号线被配置为与驱动芯片电连接；和/或，

所述像素电路、所述第一多路复用电路和所述第二多路复用电路中的至少一者包括氧化物薄膜晶体管。

13.一种如权利要求1～12中任一项所述的显示基板的驱动方法，其特征在于，所述显示基板包括亮屏显示模式和息屏唤醒模式；所述驱动方法包括：

在所述亮屏显示模式下，第一多路复用电路控制在同一时段输入信号线与一条第一信号线的电连接；

在所述息屏唤醒模式下，第二多路复用电路控制在同一时段所述输入信号线与至少一条所述第一信号线的电连接。

14.根据权利要求13所述的驱动方法，其特征在于，

第一信号线组包括M条第一信号线，所述第二多路复用电路与M条所述第一信号线电连接，M≥2；所述显示基板还包括P个第三信号线组；所述第三信号线组包括M条第三信号线，所述第二多路复用电路与所述第三信号线组的M条所述第三信号线电连接；P≥1；

所述驱动方法包括：

在所述息屏唤醒模式，第二多路复用电路控制在同一时段所述输入信号线与一条所述第一信号线的电连接。

15.根据权利要求14所述的驱动方法，其特征在于，所述驱动方法还包括：

在所述亮屏显示模式下，所述第一多路复用电路和所述第二多路复用电路在不同显示帧交替控制所述输入信号线与一条所述第一信号线的电连接。

16.根据权利要求14或15所述的驱动方法，其特征在于，所述驱动方法还包括：

在所述息屏唤醒模式，所述第一多路复用电路和所述第二多路复用电路均控制在同一时段同一条所述输入信号线与同一条所述第一信号线的电连接，且所述第一多路复用电路和所述第二多路复用电路控制在一个帧周期的不同时段同一条所述输入信号线与不同的所述第一信号线的电连接。

17.根据权利要求13所述的驱动方法，其特征在于，

第一信号线组包括M条第一信号线，所述第二多路复用电路与M条所述第一信号线电连接，M≥2；所述显示基板包括一条第三信号线，所述第三信号线与所述第二多路复用电路电连接；

所述驱动方法还包括：

在所述亮屏显示模式下，所述第二多路复用电路控制所述输入信号线和一个信号线组的所述至少两条第一信号线之间的电路截止；

在所述息屏唤醒模式，所述第二多路复用电路控制在同一时段所述输入信号线和一个信号线组的所述至少两条第一信号线的电连接。

18.一种显示装置，其特征在于，包括：

如权利要求1～12中任一项所述的显示基板；

驱动芯片，与所述显示基板的输入信号线电连接，被配置为向所述数据信号端传输数据信号。