CN122002995A - 微发光二极管阵列及其制备方法、显示装置和电子设备 - Google Patents

Abstract

本申请公开了一种微发光二极管阵列及其制备方法、显示装置和电子设备，属于显示技术领域。其中，微发光二极管阵列的衬底上包括至少两个元件区域，每个元件区域内形成一微发光二极管和至少一电极单元，电极单元与微发光二极管采用同一工艺制成。微发光二极管包括第一掺杂半导体层、有源层、第二掺杂半导体层以及第一电极，电极单元与微发光二极管中的第一掺杂半导体层电连接，实现微发光二极管的独立控制。本申请的微发光二极管阵列中，每个微发光二极管的第一电极和电极单元构成一组电极，每组电极可分别独立控制，并且同一工艺制成的电极单元与微发光二极管高度相等，有利于后续与驱动电路电连接。

Description

微发光二极管阵列及其制备方法、显示装置和电子设备

技术领域

本申请属于显示技术领域，尤其涉及一种微发光二极管阵列及其制备方法、显示装置和电子设备。

背景技术

微发光二极管阵列因为具有高亮度、低能耗、迅速反应时间、高对比度、高分辨率与色彩饱和度等性能优势，被业界认为最理想的增强现实(Augmented Reality，AR)显示发光方案，目前微发光二极管阵列通常采用多个微发光二极管元件采用共同的N电极的形式，或者需要借助临时衬底的二次键合、外延生长衬底去除等较为繁琐的工艺来实现N电极与CMOS驱动电路的独立连接。在共同N电极与CMOS驱动电路的连接方式下，不允许N型电流镜，或者基于N型MOS管的驱动电路在CMOS驱动电路设计中采用。并且，由于Micro-LED阵列中的全部像素点单元采用了共同N电极，只能通过P电极端的电压对单个像素点进行独立控制，在跨压范围上造成了一定局限。

发明内容

本申请提供一种微发光二极管阵列及其制备方法、显示装置和电子设备，旨在实现微发光二极管阵列中每个微发光二极管元件两端的电极均可独立控制。

第一方面，本申请提供一种微发光二极管阵列，包括衬底，衬底上包括至少两个元件区域，每个元件区域内形成一微发光二极管和至少一电极单元，电极单元与微发光二极管采用同一工艺制成。微发光二极管包括第一掺杂半导体层、有源层、第二掺杂半导体层以及第一电极，电极单元与微发光二极管中的第一掺杂半导体层电连接，实现微发光二极管的独立控制。

在一些实施例中，电极单元包括依次形成在第一掺杂半导体层上方的辅助有源层、辅助第二掺杂半导体层和第二电极，每个元件区域内还包括辅助金属层，辅助金属层的第一端与第二电极电连接，以及辅助金属层的第二端与第一掺杂半导体层电连接。

在一些实施例中，第二电极与第一电极在同一工艺步骤中形成，第二电极与第一电极高度相等且厚度相等。

在一些实施例中，微发光二极管还包括导电层，导电层位于第二掺杂半导体层和第一电极之间。电极单元还包括辅助导电层，辅助导电层位于辅助第二掺杂半导体层和第二电极之间。辅助金属层的第一端覆盖部分辅助导电层，并通过辅助导电层与第二电极电连接。其中，导电层和辅助导电层在同一工艺步骤中形成。

在一些实施例中，导电层和辅助导电层均为氧化铟锡层。

在一些实施例中，相邻的元件区域的第一掺杂半导体层之间设置有间隔区，间隔区为沟槽区、离子注入区和钝化层中的至少一个。

在本申请实施例中，在每个元件区域内，每个微发光二极管的第一电极和电极单元分别作为微发光二极管的一组电极的两端，每组电极可分别独立控制，由此使得每个元件区域内的微发光二极管可以被独立控制，扩展了微发光二极管阵列的应用场景，并且扩大了单个微发光二极管元件的跨压范围，有利于提升显示亮度。电极单元与微发光二极管采用同一工艺制成使得电极单元与微发光二极管具有相同的高度，也即，微发光二极管的第一电极的上表面相对于衬底的高度等于电极单元的上表面相对于衬底的高度，有利于后续与驱动电路连接。

另一方面，本申请实施例还提供一种微发光二极管阵列的制备方法，包括如下步骤S10～S20：

步骤S10：提供衬底，衬底上包括至少两个元件区域。

步骤S20：在每个元件区域内形成一微发光二极管和至少一电极单元。

形成一微发光二极管的步骤包括：在衬底上依次形成第一掺杂半导体层、有源层、第二掺杂半导体层以及第一电极。

上述至少一电极单元在形成微发光二极管的步骤中同步形成，电极单元与微发光二极管中的第一掺杂半导体层电连接，实现微发光二极管的独立控制。

在一些实施例中，电极单元包括依次形成在第一掺杂半导体层上方的辅助有源层、辅助第二掺杂半导体层和第二电极。

上述“至少一电极单元在形成微发光二极管的步骤中同步形成”包括如下步骤S21～S24：

步骤S21：在衬底上依次形成第一掺杂半导体层、基础有源层和基础第二掺杂半导体层。

步骤S22：去除部分基础第二掺杂半导体层，以形成分离的第二掺杂半导体层和辅助第二掺杂半导体层，第二掺杂半导体层和辅助第二掺杂半导体层厚度相等。

步骤S23：去除部分基础有源层，以形成分离的有源层和辅助有源层，并暴露出部分第一掺杂半导体层。

步骤S24：在同一工艺过程中形成第一电极和第二电极，第一电极位于第二掺杂半导体层上，第二电极位于辅助第二掺杂半导体层上，第一电极和第二电极厚度相等。

在一些实施例中，上述制备方法还包括形成辅助金属层，辅助金属层的第一端与第二电极电连接，以及辅助金属层的第二端与第一掺杂半导体层电连接。

在一些实施例中，在去除部分基础第二掺杂半导体层之前，上述“至少一电极单元在形成微发光二极管的步骤中同步形成”还包括如下步骤S211～S212：：

步骤S211：在基础第二掺杂半导体层上形成基础导电层。

步骤S212：去除部分基础导电层，以形成分离的导电层和辅助导电层，导电层和辅助导电层厚度相同。其中，形成的导电层位于第二掺杂半导体层上方，辅助导电层位于辅助第二掺杂半导体层上方，第一电极位于导电层上方，第二电极位于辅助导电层上方。

或者，在一些实施例中，形成分离的第二掺杂半导体层和辅助第二掺杂半导体层之后，利用同一道光刻工艺形成导电层和辅助导电层，导电层和辅助导电层厚度相同，其中，导电层位于第二掺杂半导体上方，辅助导电层位于辅助第二掺杂半导体层上方。第一电极位于导电层上方，第二电极位于辅助导电层上方。

在一些实施例中，形成辅助金属层包括形成的辅助金属层的第一端覆盖部分辅助导电层，形成第二电极包括形成的第二电极通过辅助导电层与辅助金属层电连接。

在一些实施例中，在相邻的元件区域的第一掺杂半导体层之间形成间隔区，间隔区为沟槽区、离子注入区和钝化层中的至少一个。

在一些实施例中，形成第一电极和第二电极之后，形成间隔区。或者，形成辅助金属层之后、形成第一电极和第二电极之前，形成间隔区。又或者，形成辅助金属层之前，形成间隔区。

在本申请实施例提出的制备方法中，每个元件区域内至少一电极单元在形成微发光二极管的步骤中同步形成，工艺较为简单，并且可以使得电极单元与微发光二极管具有相同的高度，有利于后续与驱动电路连接。并且，在每个元件区域内，电极单元与微发光二极管中的第一掺杂半导体层电连接，实现微发光二极管的独立控制，扩展了微发光二极管阵列的应用场景，并且扩大了单个微发光二极管元件的跨压范围，有利于提升显示亮度。

再一方面，本申请还提供一种显示装置，包括上述第一方面中任一实施例提到的微发光二极管阵列，以及微透镜，其中微透镜至少覆盖微发光二极管，微透镜用于调整汇聚出光方向，使得显示装置显示相关内容。该显示装置具有与上述微发光二极管阵列相同的技术效果，此处不再赘述。

又一方面，本申请还提供一种电子设备，包括上述的显示装置。该电子设备具有与上述显示装置相同的技术效果，此处不再赘述。

本申请的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。

附图说明

本申请的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：

图1为本申请实施例提供的一种微发光二极管阵列结构示意图；

图2为本申请实施例提供的另一种微发光二极管阵列结构示意图；

图3为本申请实施例提供的一种微发光二极管阵列制备方法流程图；

图4～图14为本申请实施例提供的微发光二极管阵列制备方法步骤图；

图15为本申请实施例提供的一种微发光二极管阵列发光像素点平面示意图；

图16为本申请实施例提供的一种微发光二极管阵列平面示意图；

图17为本申请实施例提供的又一种微发光二极管阵列平面示意图；

图18～图22为本申请实施例提供的形成间隔区的制备方法步骤图；

图23为本申请实施例提供的一种显示装置示意图；

图24为本申请实施例提供的一种电子设备示意图。

具体实施方式

下面详细描述本申请的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能理解为对本申请的限制。

本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施，且“第一”、“第二”等所区分的对象通常为一类，并不限定对象的个数，例如第一对象可以是一个，也可以是多个。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。

在本申请的描述中，“多个”的含义是两个或两个以上。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

在描述一些实施例时，可能使用了“连接”及其衍伸的表达。术语“连接”应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或成一体；可以是直接相连，也可以通过中间媒介间接相连。术语“电连接”例如表明两个或两个以上部件有直接物理接触或电接触，也可能指两个或两个以上部件彼此间并无直接接触，但仍彼此协作或相互作用。这里所公开的实施例并不必然限制于本文内容。

另外，“基于”的使用意味着开放和包容性，因为“基于”一个或多个所述条件或值的过程、步骤、计算或其他动作在实践中可以基于额外条件或超出所述的值。

应当理解的是，当层或元件被称为在另一层或基板上时，可以是该层或元件直接在另一层或基板上，或者也可以是该层或元件与另一层或基板之间存在中间层。

本文参照作为理想化示例性附图的剖视图描述了示例性实施方式。在附图中，为了清楚，放大了层的厚度和区域的面积。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。

所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能理解为对本申请的限制。

目前微发光二极管阵列通常采用多个微发光二极管元件(Micro Light EmittingDiodes，Micro-LED)采用共同的N电极的形式。例如，根据现有外延生长技术，构成Micro-LED元件的P型半导体层晚于N型半导体层生长从而处于外延片的表层。因此，将Micro-LED的P型半导体层表面与驱动芯片表面贴合是常见的键合方式，其中驱动芯片可以是互补金属氧化物半导体(Complementary Metal-Oxide-Semiconductor，CMOS)驱动芯片。

这是因为，如果将Micro-LED的N型半导体层表面与CMOS驱动芯片表面贴合，需要通过增加临时键合的方式，先将Micro-LED的P型半导体层表面贴合到临时衬底上，去除外延生长衬底、露出Micro-LED的N型半导体层表面，然后再通过第二次键合实现Micro-LED的N型半导体层表面与CMOS驱动芯片表面贴合，工艺相对复杂繁琐，较少被采用。

将Micro-LED的P型半导体层表面通过一次键合与CMOS驱动芯片表面贴合、通过Micro-LED各自置于P型半导体层上的P电极与下方CMOS驱动电路连接，实现对单个Micro-LED的独立控制是较为常见的方式。这种方式中，在远离键合界面一侧的N型半导体层上，通过利用N型半导体层自身的电流扩展能力或者在N型半导体层表面添加导电层，形成共同的N电极与下方CMOS驱动电路连接。

在上述采用共同N电极与CMOS驱动电路的连接方式下，P电极与N电极在衬底上的高度不同，在与驱动电路连接过程中工艺较为复杂，采用共同N电极将不允许N型电流镜或者基于N型MOS管的驱动电路或者共用低压电源电压(ELVDD)的像素电路在CMOS驱动电路设计中应用。并且，由于Micro-LED阵列中的全部像素点(即全部Micro-LED)采用了共同的N电极，只能通过调整P电极侧的电压对单个像素点进行独立控制，在跨压范围上产生了局限性。

针对上述内容，本申请提供一种微发光二极管阵列，如图1所示，图1为本申请实施例提供的一种微发光二极管阵列结构示意图。

该微发光二极管阵列100包括衬底10，衬底10上包括至少两个元件区域，如图1中A区域对应一个元件区域，B区域对应另外一个元件区域。每个元件区域内形成一微发光二极管M1和至少一电极单元M2，电极单元M2与微发光二极管M1采用同一工艺制成。微发光二极管M1包括形成在衬底10上的第一掺杂半导体层11、形成在第一掺杂半导体层11上方的有源层13和第二掺杂半导体层14，以及第一电极15，电极单元M2与微发光二极管M1中的第一掺杂半导体层11电连接，实现微发光二极管M1的独立控制。

在本申请实施例中，第一掺杂半导体层11、有源层13和第二掺杂半导体层14构成了微发光二极管的PN结结构，每个微发光二极管M1的第一电极15和电极单元M2分别作为一组电极的两端，第一电极15与第二掺杂半导体层14电连接，电极单元M2与第一掺杂半导体层11电连接，从而形成了如图1所示的每个元件区域内的微发光二极管元件。电极单元M2与微发光二极管M1采用同一工艺制成使得电极单元M2与微发光二极管M1具有相同的高度，也即，微发光二极管M1的第一电极15的上表面相对于衬底10的高度，等于电极单元M2的上表面相对于衬底10的高度，有利于后续与驱动电路连接。

图1所示为每个微发光二极管元件仅设置一个电极单元M2的情况，示例性的，还包括每个微发光二极管元件设置多个电极单元M2的情况，多个电极单元M2与微发光二极管M1均采用同一工艺制成并且等高设置，此处不再赘述。当一个微发光二极管元件的一组电极中采用多个电极单元M2时，有利于CMOS像素电路的更多驱动功能的实现。

在微发光二极管阵列中，每一个元件区域内的微发光二极管即为一个发光像素点。微发光二极管M1对应的区域为每个发光像素点的实际发光区域，电极单元M2可以根据像素点之间的间隙位置进行设置，图中仅为示意，实际大小和形状可根据应用需求进行调整。

对于微发光二极管阵列中的每个微发光二极管元件，每组电极可分别独立控制，也即不再采用多个微发光二极管采用某一共同的电极的方式，每个微发光二极管元件的第一电极15和电极单元M2均可以独立控制，扩展了微发光二极管阵列的应用场景，并且扩大了单个微发光二极管元件的跨压范围，有利于提升显示亮度。

示例性的，第一掺杂半导体层11可以是N型半导体层，例如N型氮化镓，对应的第二掺杂半导体层14为P型半导体层，例如P型氮化镓。此时，电极单元M2为N电极、第一电极15为P电极。或者也可以是第一掺杂半导体层11为P型半导体层、第二掺杂半导体层14为N型半导体层。

在上述实施例中，阵列中每个微发光二极管元件的第一电极15和电极单元M2均可以分别独立控制。例如当电极单元M2为N电极、第一电极15为P电极时，每个微发光二极管元件的N电极能够被CMOS驱动电路独立控制，因此允许N型电流镜的像素电路被采用，也允许基于N型MOS管的驱动电路或者共用ELVDD的像素电路在CMOS驱动电路设计中应用，扩大了微发光二极管阵列100的应用场景。

并且，由于每个微发光二极管元件的第一电极15和电极单元M2均可以分别控制，因此允许每个微发光二极管元件的电压快速关断和复位，并且通过调节两端电极上的电压信号，可以实现更大的动态跨压范围，有利于提升显示效果。

在一些实施例中，如图2所示，图2为本申请实施例提供的另一种微发光二极管阵列结构示意图，电极单元M2包括依次形成在第一掺杂半导体层11上方的辅助有源层131、辅助第二掺杂半导体层141和第二电极16，每个元件区域内还包括辅助金属层18，辅助金属层18的第一端与第二电极16电连接，以及辅助金属层18的第二端与第一掺杂半导体层11电连接。

在本申请实施例中，电极单元M2具有与微发光二极管M1相类似的堆叠结构，并且，基于电极单元M2的堆叠结构，辅助金属层18实现了第二电极16与第一掺杂半导体层11的电连接。在第一电极15与第二电极16之间施加电压并导通的情况下，辅助金属层18的电阻更小，第二电极16与第一掺杂半导体层11之间的电流经过辅助金属层18导通，而不必经过第二电极16下由“辅助第二掺杂半导体层141、辅助有源层131和第一掺杂半导体层11”构成的堆叠结构，该堆叠结构用于保障第二电极16的相对于衬底10的高度等于第一电极15相对于衬底10的高度，有利于后续与驱动电路的连接。

在一些述实施例中，基于电极单元M2的上述堆叠结构，第二电极16与第一电极15在同一工艺步骤中形成，第二电极16与第一电极15高度相等且厚度相等，有利于后续与驱动电路连接。

在一些实施例中，如图2所示，微发光二极管阵列100的每个微发光二极管元件中，微发光二极管M1还包括导电层17，导电层17位于第二掺杂半导体层14和第一电极15之间。电极单元M2还包括辅助导电层171，辅助导电层171位于辅助第二掺杂半导体层141和第二电极16之间。辅助金属层18的第一端覆盖部分辅助导电层171，并通过辅助导电层171与第二电极16电连接。其中，导电层17和辅助导电层171在同一工艺步骤中形成。

在一些实施例中，导电层17和辅助导电层171均为氧化铟锡层(Indium TinOxide，ITO)，ITO具有较高的可见光透射率并且电阻率较低，经过退火工艺处理后，导电层17可以与第二掺杂半导体层14形成欧姆接触，保证微发光二极管发光透过率和导电性能。

同时，利用辅助导电层171实现辅助金属层18与第二电极16的电连接，进而实现第二电极16与第一掺杂半导体层11的电连接，有利于提高金属电极与半导体器件的连接可靠性，并且结合导电层17和辅助导电层171在同一工艺步骤中形成的特点，导电层17和辅助导电层171高度相等，为实现第一电极15和第二电极16的等高设置提供了良好的条件。

在一些实施例中，如图1～图2所示，相邻的元件区域的第一掺杂半导体层11之间设置有间隔区12，间隔区12为沟槽区、离子注入区和钝化层中的至少一个。

在本申请实施例中，间隔区12将不同元件区域的第一掺杂半导体层11分隔开，进而明确了多个元件区域的划分。由于每个微发光二极管的电极单元M2与第一掺杂半导体层电11电连接，间隔区12用于实现不同元件区域的第一掺杂半导体层11之间的电隔离，从而避免了不同微发光二极管的电极单元M2之间的电连接，也即阵列中不同元件区域内的电极单元M2之间实现了电隔离、不再采用共同的电极，进而保证不同微发光二极管的电极单元M2(或者说，第二电极16)均可以独立控制。

示例性的，间隔区12可以是沟槽区，通过物理隔离实现不同微发光二极管的第一掺杂半导体层11的电隔离。或者，间隔区12也可以是离子注入区或者钝化层，通过阻断第一掺杂半导体层11内部的导电性能以实现电隔离。间隔区12的深度取决于第一掺杂半导体层11内部不同深度的导电性能以及形成该间隔区12的工艺过程，可以根据需要在所需深度范围内实现电隔离，因此间隔区12的深度可以小于第一掺杂半导体层11的厚度，或者，间隔区12的深度可以等于第一掺杂半导体层11的厚度，又或者，间隔区12的深度可以大于第一掺杂半导体层11的厚度，例如，沟槽刻蚀进入衬底。

另一方面，本申请实施例还提供一种微发光二极管阵列的制备方法，如图3所示，图3为本申请实施例提供的一种微发光二极管阵列制备方法流程图，图4～图14为本申请实施例提供的微发光二极管阵列制备方法步骤图。

该制备方法包括如下步骤S10～S20：

步骤S10：如图4所示，提供衬底10。衬底10上包括至少两个元件区域。其中衬底10可以为蓝宝石衬底。

步骤S20：如图5～图14所示，在每个元件区域内形成一微发光二极管M1和至少一电极单元M2。

其中，形成一微发光二极管M1的步骤包括：在衬底10上依次形成第一掺杂半导体层11、有源层13、第二掺杂半导体层14以及第一电极15。

上述至少一电极单元M2在形成微发光二极管M1的步骤中同步形成，电极单元M2与微发光二极管M1中的第一掺杂半导体层11电连接，实现微发光二极管M1的独立控制。

示例性的，在一些实施例中，电极单元M2包括依次形成在第一掺杂半导体层11上方的辅助有源层131、辅助第二掺杂半导体层141和第二电极16。

上述“至少一电极单元M2在形成微发光二极管M1的步骤中同步形成”，包括如下步骤S21～S24：

步骤S21：如图5～图6所示，在衬底10上依次形成第一掺杂半导体层11、基础有源层130和基础第二掺杂半导体层140。

示例性的，第一掺杂半导体层11为N型氮化镓。基础有源层130为多量子阱(Multiple Quantum Well，MQW)，MQW多量子阱结构的优点是可以通过调整量子阱的厚度和材料组成来调控发光波长，从而可以形成不同颜色的微发光二极管。当第一掺杂半导体层11为N型氮化镓时，基础第二掺杂半导体层140为P型氮化镓，从而形成发光二极管结构。

在一些实施例中，如图5所示，形成第一掺杂半导体层11后，在相邻的元件区域的第一掺杂半导体层11之间形成间隔区12，间隔区12用于划分不同的元件区域。形成间隔区12可以包括多种形式，以及，形成间隔区12的步骤不限于如图5所示的在形成第一掺杂半导体层11后立即形成。例如，在一些实施例中，间隔区12为沟槽区、离子注入区和钝化层中的至少一个，其形成阶段可在后续工艺(比如刻蚀、沉积钝化层等)的相关过程中合理安排，以最终形成间隔区12。

在一些实施例中，形成基础第二掺杂半导体层140之后，还包括如下步骤S211～S212：

步骤S211：如图7所示，在基础第二掺杂半导体层140上形成基础导电层170。

示例性的，基础导电层170为铟锡氧化物半导体透明导电膜(Indium Tin Oxide，ITO)，ITO具有较高的可见光透射率并且电阻率较低，在保证微发光二极管发光透过率和导电性能的同时，有利于提高金属电极与半导体器件的连接可靠性。形成基础导电层170后，经过退火工艺处理，形成欧姆接触。

步骤S212：如图8所示，去除部分基础导电层170，以形成分离的导电层17和辅助导电层171，导电层17和辅助导电层171厚度相同。

步骤S22：如图8所示，去除部分基础第二掺杂半导体层140，以形成分离的第二掺杂半导体层14和辅助第二掺杂半导体层141，第二掺杂半导体层14和辅助第二掺杂半导体层141厚度相等。

步骤S23：如图8所示，去除部分基础有源层130，以形成分离的有源层13和辅助有源层131，并暴露出部分第一掺杂半导体层11。有源层13和辅助有源层131厚度相等。

上述步骤S211～步骤S23，即为按照图形化掩膜设计台面(MESA)图形，例如通过刻蚀去除部分基础导电层170的铟锡氧化物半导体透明导电膜ITO、部分基础第二掺杂半导体层140的P型氮化镓、部分基础有源层130的MQW多量子阱，确保刻蚀完成后，暴露出第一掺杂半导体层11的N型氮化镓并形成较为平整的接触面。最终，形成功能化的台阶结构，即MESA台面，该MESA台面分别对应为微发光二极管M1的第一堆叠结构150和电极单元M2的第二堆叠结构160。

其中，第一堆叠电极结构150包括有源层13、第二掺杂半导体层14和导电层17。第二堆叠结构160包括辅助有源层131、辅助第二掺杂半导体层141和辅助导电层171。

通过上述步骤形成的第一堆叠电极结构150和第二堆叠结构160具有对称性，各膜层结构制备工艺相同，厚度相等，因此第一堆叠电极结构150和第二堆叠结构160具有相同的高度，为后续形成相同高度的第一电极15和第二电极16提供了良好的条件。

之后，如图9所示，形成掩膜01。示例性的，掩膜01为光刻胶，通过传统半导体工艺中的光刻，形成图形化掩膜01，掩膜01完全覆盖第一堆叠电极结构150的MESA台面，并且掩膜01覆盖第二堆叠结构160的MESA台面的一部分，暴露出第一堆叠电极结构150的MESA台面与第二堆叠结构160的MESA台面中间区域的第一掺杂半导体层11，并暴露出第二堆叠结构160的MESA台面的部分侧壁。

步骤S24：如图10～图14所示，在同一工艺过程中形成第一电极15和第二电极16，第一电极15位于导电层17上，第二电极16位于辅助导电层171上，第一电极15和第二电极16厚度相等。

在一些实施例中，上述制备方法还包括形成辅助金属层18，辅助金属层18的第一端与第二电极16电连接，以及辅助金属层18的第二端与第一掺杂半导体层11电连接。

示例性的，在一些实施例中，形成辅助金属层18包括形成的辅助金属层18的第一端覆盖部分辅助导电层171。形成第二电极16包括形成的第二电极16通过辅助导电层171与辅助金属层18电连接。

例如，如图10所示，利用上述掩膜01，在掩膜01暴露出的部分，形成辅助金属层18，辅助金属层18的第一端覆盖部分辅助导电层171，第二端延伸至被掩膜01暴露出的第一掺杂半导体层11的上方，与第一掺杂半导体层11电连接。

形成辅助金属层18的过程中，辅助金属层18的金属材料也会沉积在掩膜01的上表面。剥离掩膜01时，掩膜01上沉积的辅助金属层18的金属材料也会一并被去除掉，图中不再示意该部分。

之后如图11所示，去除掩膜01后进行退火处理，使得位于第一掺杂半导体层11表面的辅助金属层18的金属材料与之形成欧姆接触。在一些实施例中，欧姆接触的材料可以为Ti/Al或者Ti/Au等。

接着，如图12所示，形成钝化层02。

示例性的，钝化层02的材料包括氮化硅材料，或者钝化层02还可以包括氧化硅或氮氧化硅等。钝化层02覆盖衬底10、第一掺杂半导体层11、第一堆叠结构150、第二堆叠结构160以及辅助金属层18。

之后，如图13所示，对第一堆叠结构150的MESA台面上的钝化层02和第二堆叠结构160的MESA台面上的钝化层02进行图形化掩膜设计，刻蚀去除部分钝化层02，暴露出导电层17的远离衬底10的部分表面，并暴露出辅助导电层171的远离衬底10的部分表面。

最后，如图14所示，类似于图8～图10所示的过程，在钝化层02上形成光刻胶掩膜后，在同一工艺过程中形成第一电极15和第二电极16。例如，沉积金属材料，之后去除光刻胶并同步去除掉光刻胶上沉积的金属材料，由此形成位于导电层17上的第一电极15，以及位于辅助导电层171上的第二电极16，第二电极16通过辅助导电层171与辅助金属层18的第一端电连接，进而实现第二电极16与第一掺杂半导体层11的电连接。

示例性的，第一电极15的金属材料和第二电极16的金属材料均为金。

至此，在同一工艺过程中形成了微发光二极管M1和电极单元M2。

在一些实施例中，前文提到的形成第一堆叠结构150和第二堆叠结构160的过程，还可以采用类似形成第一电极15和第二电极16的方式。示例性的，在步骤S21形成基础第二掺杂半导体层140之后，不进行步骤S211～S212的操作，而是在形成分离的第二掺杂半导体层14和辅助第二掺杂半导体层141之后，在同一道光刻工艺形成导电层17和辅助导电层171，导电层17和辅助导电层171厚度相同，其中，导电层17位于第二掺杂半导体14上方，辅助导电层171位于辅助第二掺杂半导体层141上方。

以上形成第一堆叠结构150和第二堆叠结构160的步骤，以及形成第一电极15和第二电极16的步骤，使得第一电极15和第二电极16具有完全相同的高度。第一电极15和第二电极16用于与驱动电路电连接，从而使得微发光二极管元件发光，并且第一电极15和第二电极16等高设置，有利于后续与CMOS驱动电路电连接。

以上步骤制备的微发光二极管阵列100上，如图15～图17所示，图15为本申请实施例提供的一种微发光二极管阵列发光像素点平面示意图，图16为本申请实施例提供的一种微发光二极管阵列平面示意图，图17为本申请实施例提供的又一种微发光二极管阵列平面示意图。

每个微发光二极管元件区域内，第一堆叠结构150对应的MESA台面区域(或者说，微发光二极管M1)为实际发光像素点，其在衬底10上的排布如图15所示。在按照图形化掩膜设计MESA台面图形时，第二堆叠结构160对应的MESA台面区域(或者说，电极单元M2)可以根据像素点之间的间隙位置进行设置。如图16所示为每个元件区域设置一个第二堆叠结构160(也即设置一个电极单元M2)的情况，图17所示为每个元件区域设置多个第二堆叠结构160(也即设置多个电极单元M2)的情况。

在一些实施例中，如图16～图17所示，在制备过程中，在相邻的元件区域的第一掺杂半导体层11之间形成间隔区12，间隔区12为沟槽区、离子注入区和钝化层中的至少一个。形成间隔区12的步骤有多种情况，在不同工艺阶段形成的间隔区12的类型也不相同。

如图18～图22所示，图18～图22为本申请实施例提供的形成间隔区的制备方法步骤图。

示例性的，在一些实施例中，如图18所示，在步骤S25形成第一电极15和第二电极16之后，也即图14所示步骤之后，形成间隔区12。

例如，对钝化层02和第一掺杂半导体层11进行图案化处理，通过刻蚀去除部分钝化层02和部分第一掺杂半导体层11，形成沟槽区，沟槽区暴露出衬底10，由此形成间隔区12，也即，间隔区12为沟槽区。通过刻蚀形成沟槽区，断开了第一掺杂半导体层11的连续性，不同元件区域的第一掺杂半导体层11不连接，通过物理隔离实现了电隔离。即，由第二电极16注入的电流只能经过同一元件区域内的第一电极15流出，而无法流入相邻元件区域的第一掺杂半导体层11。此时，间隔区12的深度可以等于第一掺杂半导体层11的厚度，或者，也可以使得沟槽区延伸至衬底10内，使得间隔区12的深度大于第一掺杂半导体层11的厚度。

或者，示例性的，在一些实施例中，如图19～图20所示，形成辅助金属层18之后、形成第一电极15和第二电极16之前，形成间隔区12。更具体的，在如图11所示的形成辅助金属层18之后、如图12所示的形成钝化层02之前，形成间隔区12。

例如，在如图11所示形成辅助金属层18之后，如图19所示，对第一掺杂半导体层11进行图案化处理，通过刻蚀去除部分第一掺杂半导体层11，形成沟槽V1。之后，如图20所示，形成钝化层02的同时，在沟槽V1内同时沉积钝化层02，最终形成间隔区12。也即，间隔区12为钝化层。

又或者，示例性的，在一些实施例中，如图21或图22所示，在形成辅助金属层18之前，形成间隔区12。

例如，如图21所示，按照图形化掩膜设计MESA图形的同时，通过刻蚀去除部分第一掺杂半导体层11，形成沟槽V2。之后按照如图9～图14所示的步骤进行后续工艺流程，其中在图12形成钝化层02的过程中，沟槽V2内沉积有钝化层02，也即间隔区12包括钝化层。

或者，如图22所示，在衬底10上形成第一掺杂半导体层11后，向第一掺杂半导体层11进行离子注入，使得离子注入区域呈高阻状态，即间隔区12为离子注入区，实现第一掺杂半导体层之间的电隔离。

在以上形成间隔区12的方法中，除采用刻蚀工艺外，还可以通过物理切割，激光烧蚀等技术手段来实现不同元件区域的第一掺杂半导体层11的物理隔离，进而实现电隔离。除采取离子注入工艺外，还可以通过局部氧化等技术手段来形成高阻区，从而实现不同元件区域的第一掺杂半导体层11的电隔离。

以上技术手段中，形成的间隔区12的深度也可以小于第一掺杂半导体层11的厚度，只要能保证间隔区12的电隔离性能即可。例如，以刻蚀工艺为例，在间隔区12的区域内刻蚀第一掺杂半导体层11的过程中，可以不将该区域内的第一掺杂半导体层11完全去除，也即，可以不用暴露衬底10。实际应用中，间隔区12的深度取决于第一掺杂半导体层11内部的外延设计所决定的不同深度的导电性能，可在所需的深度范围内对第一掺杂半导体层11进行相关工艺处理以实现电隔离。

再一方面，本申请还提供一种显示装置，如图23所示，图23为本申请实施例提供的一种显示装置示意图。

该显示装置200包括上述第一方面中任一实施例提到的微发光二极管阵列100，以及微透镜201。由于微发光二极管M1对应的区域，也即上述制备方法中对应的第一堆叠结构150的MESA区域，为每个发光像素点的实际发光区域，微透镜201至少覆盖微发光二极管M1对应的区域，也即电极单元M2对应的区域不需要单独设置微透镜201。如果微透镜201的大小足够大，覆盖到电极单元M2区域亦有可能。

微透镜201用于调整汇聚出光方向，使得显示装置200实现显示功能，显示相关画面。由于上述微发光二极管阵列100每个元件区域内的微发光二极管可以被独立控制，扩展了微发光二极管阵列的应用场景，并且扩大了单个微发光二极管元件的跨压范围，扩大了显示装置200中驱动电路的可选择范围，有利于提升显示装置200的显示亮度。并且，微发光二极管阵列100中电极单元与微发光二极管采用同一工艺制成，这使得电极单元与微发光二极管具有相同的高度，进而使得微发光二极管阵列100与驱动电路的连接更简洁，基于此，显示装置200的制备工艺更为简单

又一方面，本申请还提供一种电子设备，如图24所示，图24为本申请实施例提供的一种电子设备示意图。

该电子设备300包括上述的显示装置200，该电子设备300包括但不限于AR近眼显示设备等，该电子设备300具有与上述显示装置200相同的技术效果，此处不再赘述。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (16)

1.一种微发光二极管阵列，其特征在于，包括：

衬底，所述衬底上包括至少两个元件区域；

在每个元件区域内形成一微发光二极管和至少一电极单元；

所述电极单元与微发光二极管采用同一工艺制成；

所述微发光二极管包括第一掺杂半导体层、有源层、第二掺杂半导体层以及第一电极；

所述电极单元与所述微发光二极管中的第一掺杂半导体层电连接，实现微发光二极管的独立控制。

2.根据权利要求1所述的微发光二极管阵列，其特征在于，所述电极单元包括依次形成在所述第一掺杂半导体层上方的辅助有源层、辅助第二掺杂半导体层和第二电极；

所述每个元件区域内还包括辅助金属层，所述辅助金属层的第一端与所述第二电极电连接，以及所述辅助金属层的第二端与所述第一掺杂半导体层电连接。

3.根据权利要求2所述的微发光二极管阵列，其特征在于，所述第二电极与所述第一电极在同一工艺步骤中形成，所述第二电极与所述第一电极高度相等且厚度相等。

4.根据权利要求3所述的微发光二极管阵列，其特征在于，所述微发光二极管还包括导电层，所述导电层位于所述第二掺杂半导体层和所述第一电极之间；

所述电极单元还包括辅助导电层，所述辅助导电层位于所述辅助第二掺杂半导体层和所述第二电极之间，所述辅助金属层的第一端覆盖部分所述辅助导电层，并通过所述辅助导电层与所述第二电极电连接；

所述导电层和所述辅助导电层在同一工艺步骤中形成。

5.根据权利要求4所述的微发光二极管阵列，其特征在于，所述导电层和所述辅助导电层均为氧化铟锡层。

6.根据权利要求1所述的微发光二极管阵列，其特征在于，相邻的所述元件区域的第一掺杂半导体层之间设置有间隔区，所述间隔区为沟槽区、离子注入区和钝化层中的至少一个。

7.一种微发光二极管阵列的制备方法，其特征在于，包括：

提供衬底，所述衬底上包括至少两个元件区域；

在每个元件区域内形成一微发光二极管和至少一电极单元，所述形成一微发光二极管的步骤，包括：

在所述衬底上依次形成第一掺杂半导体层、有源层、第二掺杂半导体层以及第一电极；

所述至少一电极单元在所述形成一微发光二极管的步骤中同步形成，所述电极单元与所述微发光二极管中的第一掺杂半导体层电连接，实现微发光二极管的独立控制。

8.根据权利要求7所述的制备方法，其特征在于，所述电极单元包括依次形成在所述第一掺杂半导体层上方的辅助有源层、辅助第二掺杂半导体层和第二电极；

所述至少一电极单元在所述形成一微发光二极管的步骤中同步形成，包括：

在所述衬底上依次形成所述第一掺杂半导体层、基础有源层和基础第二掺杂半导体层；

去除部分所述基础第二掺杂半导体层，以形成分离的所述第二掺杂半导体层和所述辅助第二掺杂半导体层，所述第二掺杂半导体层和所述辅助第二掺杂半导体层厚度相等；

去除部分所述基础有源层，以形成分离的所述有源层和所述辅助有源层，并暴露出部分所述第一掺杂半导体层；

在同一工艺过程中形成所述第一电极和所述第二电极，所述第一电极位于所述第二掺杂半导体层上，所述第二电极位于所述辅助第二掺杂半导体层上，所述第一电极和所述第二电极厚度相等。

9.根据权利要求8所述的制备方法，其特征在于，还包括：

形成辅助金属层，所述辅助金属层的第一端与所述第二电极电连接，以及所述辅助金属层的第二端与所述第一掺杂半导体层电连接。

10.根据权利要求9所述的制备方法，其特征在于，去除部分所述基础第二掺杂半导体层之前，所述至少一电极单元在所述形成一微发光二极管的步骤中同步形成还包括：

在所述基础第二掺杂半导体层上形成基础导电层；

去除部分所述基础导电层，以形成分离的导电层和辅助导电层，所述导电层和所述辅助导电层厚度相同，其中，所述导电层位于所述第二掺杂半导体上方，所述辅助导电层位于所述辅助第二掺杂半导体层上方；所述第一电极位于所述导电层上方，所述第二电极位于所述辅助导电层上方。

11.根据权利要求9所述的制备方法，其特征在于，形成分离的所述第二掺杂半导体层和所述辅助第二掺杂半导体层之后，利用同一道光刻工艺形成导电层和辅助导电层，所述导电层和所述辅助导电层厚度相同，其中，所述导电层位于所述第二掺杂半导体上方，所述辅助导电层位于所述辅助第二掺杂半导体层上方；所述第一电极位于所述导电层上方，所述第二电极位于所述辅助导电层上方。

12.根据权利要求10或11所述的制备方法，其特征在于，形成所述辅助金属层包括：形成的所述辅助金属层的第一端覆盖部分所述辅助导电层；

形成所述第二电极包括：所述第二电极通过所述辅助导电层与所述辅助金属层电连接。

13.根据权利要求12所述的制备方法，其特征在于，在相邻的所述元件区域的第一掺杂半导体层之间形成间隔区，所述间隔区为沟槽区、离子注入区和钝化层中的至少一个。

14.根据权利要求13所述的制备方法，其特征在于，形成所述第一电极和所述第二电极之后，形成所述间隔区；

或者，形成所述辅助金属层之后、形成所述第一电极和所述第二电极之前，形成所述间隔区；

又或者，形成所述辅助金属层之前，形成所述间隔区。

15.一种显示装置，其特征在于，包括权利要求1～6中任一项所述的微发光二极管阵列，以及微透镜，所述微透镜至少覆盖所述微发光二极管。

16.一种电子设备，其特征在于，包括权利要求15所述的显示装置。