CN1222016C - 通过激光退火和快速加温退火形成超浅结的方法 - Google Patents

通过激光退火和快速加温退火形成超浅结的方法 Download PDF

Info

Publication number
CN1222016C
CN1222016C CNB018062164A CN01806216A CN1222016C CN 1222016 C CN1222016 C CN 1222016C CN B018062164 A CNB018062164 A CN B018062164A CN 01806216 A CN01806216 A CN 01806216A CN 1222016 C CN1222016 C CN 1222016C
Authority
CN
China
Prior art keywords
wafer
laser
irradiated
laser energy
range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018062164A
Other languages
English (en)
Other versions
CN1419708A (zh
Inventor
苏珊·B·费尔奇
索米特·塔尔沃
丹尼尔·F·当尼
卡罗尔·M·格拉扎斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Super Sitaipo Technology Co
Varian Semiconductor Equipment Associates Inc
Original Assignee
Super Sitaipo Technology Co
Varian Semiconductor Equipment Associates Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Super Sitaipo Technology Co, Varian Semiconductor Equipment Associates Inc filed Critical Super Sitaipo Technology Co
Publication of CN1419708A publication Critical patent/CN1419708A/zh
Application granted granted Critical
Publication of CN1222016C publication Critical patent/CN1222016C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/28—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by an annealing step, e.g. for activation of dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
    • H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
    • H10P34/42—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

这项发明提供用来对包含搀杂材料的半导体晶片进行热处理的方法。在不使晶片熔化的情况下用足以激活搀杂材料激光能量照射晶片。除此之外，在比较低的温度下完成晶片的快速加温退火，以便修复结晶损伤。搀杂活动是在没有可测量的扩散的情况下实现的。快速的低温退火将这样修复结晶损伤，以致器件具有良好的迁移率和低的漏电流。

Description

通过激光退火和快速加温退火形成超浅结的方法
相关的申请
这份申请享受于2000年3月17日申请的临时专利申请第60/190,233号的权益，该申请通过在此引证而全部被并入本文。
本发明的技术领域
这项发明涉及对包含搀杂材料的半导体晶片进行热处理的方法，更具体地说，涉及用来通过使用亚熔融态(sub-melt)的激光退火和低温的快速加温退火在半导体晶片中获得超浅结的方法。
本发明的现有技术
离子注入是用来把改变导电率的搀杂材料引入半导体晶片的标准技术。在传统的离子注入系统中，所需要的搀杂材料在离子源中被离子化，离子被加速成具有规定的能量的离子束，而且将离子束引向晶片的表面。离子束中的高能离子渗入半导体材料并且被镶嵌到半导体材料的晶格之中。继离子注入之后，半导体晶片被退火以便激活搀杂材料和修复离子注入所引起的结晶损伤。退火包括依照规定的时间和温度对半导体晶片进行热处理。
在半导体工业中众所周知的趋势是向体积比较小、速度比较高的器件发展。具体地说，在半导体器件中特征的横向尺寸和深度两者都被减小。半导体器件的技术状态要求结的深度小于1,000埃，而且最后可能要求结的深度在200埃或更小的数量级上。
搀杂材料的植入深度是由被植入半导体晶片的离子的能量决定的。浅结是在低植入能量的情况下获得的。然而，用来激活被植入的搀杂材料的退火程序引起搀杂材料从半导体晶片的植入区域向外扩散。由于这种扩散作用，结的深度因退火而增加。为了抵消退火所产生的结的深度的增加，植入能量可能被减少，以致所需要的结的深度是在退火之后获得的。这种途径提供令人满意的结果，但是超浅结的情况除外。关于能够通过减少植入能量获得的结的深度的限制是由于搀杂材料在退火期间发生的扩散而实现的。
为了开发在激活搀杂材料的同时限制搀杂材料的扩散的退火程序，已经做了大量的工作。快速加温退火或峰值退火(spikeannealing)通常被利用。快速加温退火通常包括在1到30秒的时间里将晶片加热到950℃到1100℃的温度，然而峰值退火可能涉及退火时间少于0.1秒。如同在PCT出版物WO 99/39381中描述的那样，为了将热扩散减少到最低限度，可以将受到控制的低浓度的氧气添加到氮气环境中。尽管小心地选择退火参数，快速加温退火和峰值退火仍然引起搀杂材料凭借热扩散、瞬时增强型扩散、氧化增强型扩散和搀杂增强型扩散(即，硼增强型扩散或磷增强型扩散)。即使在把低浓度的氧气添加到氮气环境中和实施超低能量植入的时候，热扩散仍然发生。
另一种已知的退火技术是激光退火，如同在1999年6月1日授权给Talwar等人的美国专利第5,908,307号和1999年9月21日授权给Talwar等人的美国专利第5,956,603号中举例描述的那样。晶片的表面层被非晶形化，而且搀杂材料被植入非晶形化的表面层。然后，非晶形化的表面层被足以使非晶形化的表面层熔融的激光能量照射，从而使搀杂材料遍布在熔融硅的区域中。激光退火与传统的器件处理程序的整合是比较复杂的。为了避免多晶硅的门电路被熔融，预先植入非晶形的硅或锗是需要的，而且沉积消反射的金属膜也是必需的。
凭借BF2 +离子植入和采用单一脉冲照射的受激准分子激光器退火形成浅结的技术是H.Tsukamoto等人在“凭借受激准分子激光器退火形成的超浅结【Ultrashallow Junction Formed byExcimer Laser Annealing(Japanese Journal of Applied Physics，vol.31，Pt.2，No.6A，1992，pp.659-662)】”中描述的。如果激光能量密度太低以致不能引起熔融，所揭示的程序将产生高薄膜电阻。
1979年4月24日授权给Kirkpatrick的美国专利第4,151,008号揭示了用来自脉冲激光器或闪光灯的持续时间短暂的光脉冲对半导体器件的某些选定的区域进行热处理。如果光的能量密度太低以致不能引起熔融，所揭示的处理程序产生高薄膜电阻。
所有已知的用来完成半导体晶片退火的现有技术都具有一个以上的缺点，包括但不限于：无法接受的搀杂材料的扩散水平、高薄膜电阻和过度的复杂性。因此，需要有一种用于半导体晶片退火的改进方法，该方法将实现所需要的搀杂物分布和薄膜电阻，将修复结晶损伤，将扩散减少到最低限度，而且不将过度的复杂性引入制造过程。
本发明的概述
依照本发明的第一方面，提供一种用来对包含搀杂材料的半导体晶片进行热处理的方法。搀杂材料可以通过离子注入、等离子体搀杂或任何其它适当的沉积技术植入或沉积到晶片中。该方法包括在不使晶片熔化的情况下用足以激活搀杂材料的激光能量照射晶片的步骤和在比较低的温度下对晶片进行快速加温退火以修复结晶的损伤的步骤。
优选的是，用激光能量照射晶片的步骤足以将晶片加热到在大约1100℃到1410℃范围内的温度，而且晶片的快速加温退火的步骤足以在不足1秒到60秒的时间范围内将晶片加热到在大约650℃到850℃范围内的温度。
被植入的晶片优选被波长在大约190到1500纳米范围内的激光能量照射。在一个实施方案中，被植入的晶片被波长为308纳米的激光能量照射。其它适当的激光波长包括532纳米和1064纳米。用来照射晶片的激光能量可以包括一个或多个激光脉冲。晶片可以被包括100到1,000个激光脉冲的激光能量照射，而激光脉冲的脉冲宽度可以在10到100纳秒范围内。激光脉冲的次数与激光脉冲的脉冲宽度的乘积可以在1到1,000微秒的范围内。在一个实施方案中，使用的是脉冲宽度个个都大约为20纳秒的多个激光脉冲。
激光退火步骤可以在氮气中包含氧的环境中进行，其中氧的浓度在激光照射晶片期间被控制在不足1ppm到1,000ppm的范围内。快速加温退火步骤可以在氮气中包含氧气的环境中进行，其中氧的浓度在晶片的快速加温退火期间被控制在不足1ppm到1,000ppm的范围内。
依照本发明的第二方面，提供一种在半导体晶片中形成搀杂区域的方法。该方法包含将搀杂材料植入半导体晶片的步骤、在不引起晶片熔融的情况下用足以激活搀杂材料5的激光能量照射被植入的晶片的步骤、以及在比较低的温度下对被植入的晶片进行快速加温退火以便修复结晶的损伤的步骤。
本发明的方法在没有可测量的扩散的情况下实现了搀杂物的激活。快速加温退火将这样修复来自搀杂材料的植入的结晶损伤，以致器件具有良好的迁移率和低的漏电流。通过消除硅的熔融，遍及熔融区域的搀杂物分布得以避免。
附图简要说明
为了更好地理解本发明，参照在此通过引证被并入的附图，其中：
图1是半导体晶片的简化的局部剖视图；
图2是举例说明本发明的程序的实施方案的流程图；
图3是硼的浓度(以每立方厘米中的原子数为单位)作为深度(以埃为单位)的函数针对包括本发明的程序的实施方案在内的各种不同的程序制作的曲线图。
本发明的详细说明
半导体晶片10的非常简化的局部剖视图是在图1中展示的。导电率符合需要的结和区域可以通过离子注入在半导体晶片10中形成。人们将会理解真实的半导体器件包括多重结构复杂的植入区域，而且图1所示的半导体器件10仅仅是为了说明的目的而被展示的。搀杂材料的离子束12对准晶片10，从而产生植入区域14。植入区域14的深度是由许多因素决定的，包括在离子束12中离子的能量和质量。植入区域14的边界通常是由植入掩膜16定义的。然后，晶片被退火以便激活搀杂材料和修复离子注入所引起的结晶损伤。
现有技术的退火程序引起搀杂材料向比植入区域14更大和更深的杂质区域20扩散。杂质区域20是以结的深度Xj为特色的，该深度在退火之后对晶片10的表面是杂质区域20的法向深度。制造超浅结的目标之一是将扩散减少到子最低限度并借此限制结的深度Xj。
业已发现，退火之后杂质区域20的结深度Xj与现有技术的程序相比可以凭借利用包括为了在最小的热扩散和没有熔融的情况下形成超浅的搀杂区域而与低温快速加温退火合并的亚熔融态的激光退火的新奇的热处理方法而被减少。该程序可以用来形成低薄膜电阻的超浅结和形成在离子注入之后不希望有热扩散的比较深的杂质区域。
依照本发明的程序的实施方案是在图2的流程图中展示的。半导体晶片(通常是硅片)在步骤50中可能被植入搀杂材料。优选的搀杂材料包括但不限于硼、铟、砷和磷。在一个实例中，硼是在超低能量(即不足1keV)下植入的。可以使用传统的离子注入系统、等离子体搀杂系统或任何能够把搀杂材料沉积或植入到半导体晶片中需要的深度的其它系统把搀杂材料植入硅片。
在步骤52中，包含搀杂材料的晶片在激光退火步骤中受到激光能量的照射。该激光能量足以在不使晶片熔化的情况下激活搀杂材料。晶片被放在具有受控环境的激光退火室之中并且接受具有预定参数的激光能量的照射。激光退火的参数是为了在不引起硅或其它晶片材料熔融的情况下极为迅速地获得高晶片温度(优选在大约1100℃到1410℃范围内)而被选定的。因为硅是不熔融的，所以激光退火步骤被称为“亚熔融态”激光退火。激光退火步骤实现搀杂物的激活。适当的激光退火参数的实例将在下面予以描述。
激光退火步骤52优选利用在大约190到1500纳米的波长范围内的脉动激光能量。一种优选的激光器是输出波长为308纳米的受激准分子激光器。其它适当的激光波长包括532纳米和1064纳米。优选的是，激光能量应该把硅或晶片的其它基体材料加热到大约1微米的深度。诸如多晶硅分层堆积之类的某些结构通过电介质与本体硅热隔离。当激光能量在本体硅的深层处处被吸收的时候，多晶硅薄层吸收极少的能量。业已发现使用在上述范围中比较长的波长避免不想要的熔化多晶硅门电路。
用来照射晶片的激光能量密度是为了迅速地(优选在不足大约10微秒中)把晶片的表面层被选择快速地加热到在大约1100℃到1410℃的范围内不会使硅熔融的温度。如同在技术上已知的那样，硅在1410℃下熔融。为了实现在不使硅熔化的情况下激活搀杂材料，激光能量密度在308纳米的波长和20纳秒的脉冲宽度下优选在大约0.50到0.58焦耳每平方厘米(J/cm2)的范围内。
优选利用一个以上的激光脉冲照射晶片。脉冲数可以在1到10,000的范围内，而脉冲宽度可以在大约1到10,000纳秒的范围内。激光脉冲次数与脉冲宽度的乘积优选是在1到1,000微秒范围内。更优选的是，脉冲数在100到1,000的范围内，而脉冲宽度在10到100纳秒的范围内。在一个适当的激光退火实例中，个个都有20纳秒的脉冲宽度的100个脉冲被用来对半导体晶片的给定区域实施激光退火。
在一个实施方案中，激光退火步骤52可以通过修改用于传统的激光退火的系统得以完成，其中晶片的非晶形层被熔融。激光退火系统的参数被修改，以便如同上面描述的那样完成亚熔融态激光退火。一个适当的系统是购自Verdant Technologies的LA-100型系统，该系统可以为了如同上面描述的那样完成亚熔融态激光退火而被修改。
用来照射晶片的激光束可以依据它的横截面积覆盖整个的晶片区域或者覆盖小于晶片的整个区域的子区域。在一个实例中，激光束在晶片表面有10厘米乘10厘米的横截面积。在激光束覆盖晶片的子区域的场合，为了覆盖晶片的整个区域，晶片可以相对于激光束被步进或扫描。因此，举例来说，晶片的第一个子区域可以用100个脉冲照射，每个脉冲有20纳秒的脉冲宽度，然后晶片可以相对于激光束被移动或步进到第二个子区域，而且第二个子区域可以用100个激光脉冲照射，每个脉冲有20纳秒的脉冲宽度。这个步进程序一直重复到整个的晶片区域都被照射。在激光束大到足以覆盖整个的晶片表面的场合，单一序列的激光脉冲可以被用来完成激光退火步骤。在另一种途径中，晶片可以在一个或多个激光脉冲之后按小增量步进，或者可以接受连续的扫描，以致整个的晶片表面接受所需要的激光能量水平。在又一种途径中，为了照射整个的晶片表面，晶片保持静止，而激光束相对于静止的晶片被偏斜或以其它方式移动。
在步骤54中，晶片在低温快速加温退火步骤中被加热。晶片被放在具有受控环境的快速热处理室之内并且依照预定的参数被加热。低温快速加温退火优选在大约650℃到850℃的温度范围中持续在不足1秒到60秒范围内的时间。低温的快速加温退火修复来自植入的结晶损伤，以致半导体器件具有良好的迁移率和低的漏电流，而且不引起搀杂材料的显著扩散。在一个实例中，晶片在低温的快速加温退火步骤中被加热到700℃并且持续20秒。
用于半导体晶片的快速加温退火系统是从市场上购买的。一种适当的系统是购自STEAG-AST的AST-3000型系统。
低温的快速加温退火步骤54在图2中被展示成跟在激光退火步骤52的后面。作为替代，低温的快速加温退火步骤54可以在激光退火步骤52之前完成。
激光退火步骤52可以在环境受控的优选在一个大气压下在氮气中包含氧的密闭室中运行。优选的是，在激光退火室中氧的浓度在激光退火步骤52期间被控制在不足1ppm到1000ppm的范围内。低温的快速加温退火步骤54可以在环境受控的优选在一个大气压下在氮气中包含氧的热处理室中完成。在优选的实施方案中，热处理室中氧的浓度在低温的快速加温退火步骤54期间被控制在不足1ppm到1000ppm的范围内。
本发明的热处理方法的优势是用图3所示的硼搀杂物的分布曲线举例说明的。图3所示的搀杂物分布曲线是用次级离子质谱仪(SIMS)获得的。在图3中，硼的浓度(以每立方厘米中的原子数为单位)作为距离晶片表面的深度(以埃为单位)的函数被绘制成曲线。在每种情况下，硅晶片都是以1keV的能量和9E14/cm2的剂量(符号9E14/cm2表示植入剂量为每立方厘米9×1014个原子)植入硼离子(B+)的。
在图3中，曲线70代表已如上所述植入硼但尚未退火的硅片。曲线72代表已如上所述植入硼、而且在1050℃的温度下进行过持续时间为0.2秒的峰值退火的硅片。曲线74代表已如上所述植入硼、而且在700℃下进行过持续时间为20秒的快速加温退火的硅片。这个晶片的实测薄膜电阻是每个正方形3500欧姆。曲线76代表已如上所述植入硼、而且在熔融门限以下用100个波长为308纳米的激光脉冲进行激光退火之后再在700℃下进行持续时间为20秒的快速加温退火的硅片。
曲线76清楚地表明没有可测量的扩散发生而且仍然产生每个正方形360欧姆的薄膜电阻。在用曲线76代表的晶片中结的深度在3E18/cm3的浓度下是372埃。反之，用曲线74代表的晶片呈现高得多的薄膜电阻，从而表明搀杂材料尚未被激活。用曲线72代表的进行过峰值退火的晶片呈现搀杂材料的大幅度扩散，从而导致结的深度为561埃。人们将会了解曲线70、74和76在图3中几乎是重叠的。
在此描述的热处理技术通过仅仅将晶片在非常高的温度下暴露几微秒并借此将搀杂材料的热扩散减少到最低限度对传统的高温的快速加温退火不是在短时间方面就是在峰值退火方面加以改进。就晕环形成的应用而言，这意味着硼可以代替铟作为搀杂材料被使用，铟由于其比较低的扩散作用是目前被优选使用的，但是由于它的原始材料具有腐蚀性并且导致低的离子源寿命所以它不是优选的。所揭示的程序的另一种应用是形成比通过快速加温退火形成的源/漏延伸更陡峭的源/漏延伸。这个程序形成的源/漏延伸具有植入时轮廓的陡峭度。
本发明还通过消除硅的熔融对传统的激光退火加以改进。这使得该程序被整合到器件处理流程中变得容易得多，而且避免了遍及熔融区域的搀杂物的重新分布。此外，预先非晶形化的植入并非是必不可少的。
尽管已经展示和描述了目前所认为的本发明的优选实施方案，但是对于本领域技术人员而言，在不脱离权利要求书所定义的本发明的范围的情况下可以做出各种各样的变化和修改将是显而易见的。

Claims (18)

1.一种用来对包含搀杂材料的半导体晶片进行热处理的方法，该方法包括下述步骤：
在激光退火舱内对晶片用激光能量进行照射，其中的激光能量是能在不使晶片熔化的情况下足以激活搀杂材料的激光能量；以及
在快速加温处理舱内对晶片进行在低温下的快速加温退火，其中的对晶片的快速加温退火步骤是在用激光能量照射晶片步骤之前或之后，非同时地进行的。
2.根据权利要求1的方法，其中用激光能量照射晶片的步骤足以将晶片加热到在1100℃到1410℃范围内的温度。
3.根据权利要求1的方法，其中晶片的快速加温退火步骤足以将晶片加热到在650℃到850℃范围内的温度，并持续1秒到60秒的时间范围。
4.根据权利要求1的方法，其中晶片是用来自受激准分子激光器的波长为308纳米的激光能量照射的。
5.根据权利要求1的方法，其中晶片是用具有532纳米波长的激光能量照射的。
6.根据权利要求1的方法，其中晶片是用具有1064纳米波长的激光能量照射的。
7.根据权利要求1的方法，其中晶片是用波长在190到1500纳米范围内的激光能量照射的。
8.根据权利要求1的方法，其中晶片是用包括一个以上激光脉冲的激光能量照射的。
9.根据权利要求1的方法，其中晶片是用包括1到10,000个激光脉冲的激光能量照射的。
10.根据权利要求1的方法，其中晶片是用脉冲宽度在1到10,000内秒范围内的激光脉冲的激光能量照射的。
11.根据权利要求1的方法，其中晶片是用100到1000个激光脉冲组成的激光能量照射的，而且激光脉冲的脉冲宽度在10到100纳秒范围内。
12.根据权利要求1的方法，其中晶片是用一个以上激光脉冲组成的激光能量照射的，其中激光脉冲的次数乘以激光脉冲的脉冲宽度的乘积在1到1,000微秒范围。
13.根据权利要求1的方法，其中晶片是用一个以上个个都具有20纳秒的脉冲宽度的激光脉冲组成的激光能量照射的。
14.根据权利要求1的方法，其中硅晶片是用波长为308纳米而能量密度在0.50到0.58J/cm2范围的激光能量照射的。
15.根据权利要求1的方法，其中晶片的快速加温退火步骤具有20秒的持续时间。
16.根据权利要求15的方法，其中晶片的快速加温退火步骤包括将晶片加热到700℃的温度。
17.根据权利要求1的方法，进一步包括在用激光能量照射晶片的步骤期间把氧的浓度控制在1到1,000ppm范围内的步骤。
18.根据权利要求1的方法，进一步包括在晶片快速加温退火的步骤期间把氧的浓度控制在1到1,000ppm范围内的步骤。
CNB018062164A 2000-03-17 2001-03-15 通过激光退火和快速加温退火形成超浅结的方法 Expired - Fee Related CN1222016C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US19023300P 2000-03-17 2000-03-17
US60/190,233 2000-03-17
US63841000A 2000-08-11 2000-08-11
US09/638,410 2000-08-11

Publications (2)

Publication Number Publication Date
CN1419708A CN1419708A (zh) 2003-05-21
CN1222016C true CN1222016C (zh) 2005-10-05

Family

ID=26885893

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018062164A Expired - Fee Related CN1222016C (zh) 2000-03-17 2001-03-15 通过激光退火和快速加温退火形成超浅结的方法

Country Status (6)

Country Link
EP (1) EP1264335A1 (zh)
JP (1) JP4942128B2 (zh)
KR (1) KR100839259B1 (zh)
CN (1) CN1222016C (zh)
TW (1) TWI271791B (zh)
WO (1) WO2001071787A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106856159A (zh) * 2015-12-08 2017-06-16 英飞凌科技股份有限公司 用于离子注入的装置和方法

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7026229B2 (en) * 2001-11-28 2006-04-11 Vartan Semiconductor Equipment Associates, Inc. Athermal annealing with rapid thermal annealing system and method
US20030186519A1 (en) * 2002-04-01 2003-10-02 Downey Daniel F. Dopant diffusion and activation control with athermal annealing
US6878415B2 (en) * 2002-04-15 2005-04-12 Varian Semiconductor Equipment Associates, Inc. Methods for chemical formation of thin film layers using short-time thermal processes
US7135423B2 (en) * 2002-05-09 2006-11-14 Varian Semiconductor Equipment Associates, Inc Methods for forming low resistivity, ultrashallow junctions with low damage
EP1596427A4 (en) 2003-02-19 2009-06-10 Panasonic Corp PROCESS FOR INTRODUCING CONTAMINATION
US20040235281A1 (en) * 2003-04-25 2004-11-25 Downey Daniel F. Apparatus and methods for junction formation using optical illumination
CN100437912C (zh) 2003-08-25 2008-11-26 松下电器产业株式会社 杂质导入层的形成方法和器件的制造方法
CN100454491C (zh) * 2003-10-09 2009-01-21 松下电器产业株式会社 制作结的方法以及采用该方法形成的已加工材料
US7132338B2 (en) 2003-10-10 2006-11-07 Applied Materials, Inc. Methods to fabricate MOSFET devices using selective deposition process
US7166528B2 (en) 2003-10-10 2007-01-23 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
JP2005142344A (ja) 2003-11-06 2005-06-02 Toshiba Corp 半導体装置の製造方法および半導体製造装置
US7078302B2 (en) * 2004-02-23 2006-07-18 Applied Materials, Inc. Gate electrode dopant activation method for semiconductor manufacturing including a laser anneal
JPWO2005112088A1 (ja) 2004-05-14 2008-03-27 松下電器産業株式会社 半導体装置の製造方法および製造装置
CN1954409B (zh) * 2004-05-18 2010-10-13 库克有限公司 注入计数掺杂质离子
JP4614747B2 (ja) * 2004-11-30 2011-01-19 住友重機械工業株式会社 半導体装置の製造方法
JP2006245338A (ja) * 2005-03-03 2006-09-14 Nec Electronics Corp 電界効果型トランジスタの製造方法
JP5283827B2 (ja) * 2006-03-30 2013-09-04 富士通セミコンダクター株式会社 半導体装置の製造方法
DE102006053182B4 (de) * 2006-11-09 2015-01-15 Infineon Technologies Ag Verfahren zur p-Dotierung von Silizium
JP2008251839A (ja) * 2007-03-30 2008-10-16 Ihi Corp レーザアニール方法及びレーザアニール装置
JP5178046B2 (ja) * 2007-05-01 2013-04-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2009034699A1 (ja) * 2007-09-10 2009-03-19 Panasonic Corporation 半導体装置の製造方法
US20090120924A1 (en) * 2007-11-08 2009-05-14 Stephen Moffatt Pulse train annealing method and apparatus
US9498845B2 (en) 2007-11-08 2016-11-22 Applied Materials, Inc. Pulse train annealing method and apparatus
JP2011514664A (ja) * 2008-01-31 2011-05-06 プレジデント アンド フェローズ オブ ハーバード カレッジ パルスレーザ照射を介してドープされる材料の平坦面の工学
JP5346484B2 (ja) 2008-04-16 2013-11-20 大日本スクリーン製造株式会社 熱処理方法および熱処理装置
JP2009302373A (ja) * 2008-06-16 2009-12-24 Nec Electronics Corp 半導体装置の製造方法
JP2010212530A (ja) * 2009-03-12 2010-09-24 Fuji Electric Systems Co Ltd 半導体素子の製造方法
JP5556431B2 (ja) 2010-06-24 2014-07-23 富士電機株式会社 半導体装置の製造方法
TW201310551A (zh) * 2011-07-29 2013-03-01 應用材料股份有限公司 熱處理基材的方法
JP5661009B2 (ja) * 2011-09-08 2015-01-28 住友重機械工業株式会社 半導体装置の製造方法
SG195515A1 (en) 2012-06-11 2013-12-30 Ultratech Inc Laser annealing systems and methods with ultra-short dwell times
US9558973B2 (en) 2012-06-11 2017-01-31 Ultratech, Inc. Laser annealing systems and methods with ultra-short dwell times
CN103835000A (zh) * 2012-11-20 2014-06-04 上海华虹宏力半导体制造有限公司 一种高温改善多晶硅表面粗糙度的方法
JP5718975B2 (ja) * 2013-05-23 2015-05-13 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
US20150111341A1 (en) * 2013-10-23 2015-04-23 Qualcomm Incorporated LASER ANNEALING METHODS FOR INTEGRATED CIRCUITS (ICs)
US10083843B2 (en) 2014-12-17 2018-09-25 Ultratech, Inc. Laser annealing systems and methods with ultra-short dwell times
JP6587818B2 (ja) * 2015-03-26 2019-10-09 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
US9859121B2 (en) * 2015-06-29 2018-01-02 International Business Machines Corporation Multiple nanosecond laser pulse anneal processes and resultant semiconductor structure
CN111599670A (zh) * 2019-02-20 2020-08-28 创能动力科技有限公司 晶片加工方法及半导体装置
CN110752159B (zh) * 2019-10-28 2023-08-29 中国科学技术大学 对氧化镓材料退火的方法
CN114141617A (zh) * 2021-11-29 2022-03-04 上海华力微电子有限公司 一种校准晶圆片正面入射能量密度的方法
CN115595670B (zh) * 2022-10-26 2025-10-24 中国科学院半导体研究所 应用于惰性气体注入损伤晶体材料的重结晶方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3190653B2 (ja) * 1989-05-09 2001-07-23 ソニー株式会社 アニール方法およびアニール装置
JP2821628B2 (ja) * 1989-11-10 1998-11-05 ソニー株式会社 半導体装置の製造方法
JP3185386B2 (ja) * 1992-07-31 2001-07-09 ソニー株式会社 半導体装置の製造方法
JP3211394B2 (ja) * 1992-08-13 2001-09-25 ソニー株式会社 半導体装置の製造方法
KR100231607B1 (ko) * 1996-12-31 1999-11-15 김영환 반도체 소자의 초저접합 형성방법
US5966605A (en) * 1997-11-07 1999-10-12 Advanced Micro Devices, Inc. Reduction of poly depletion in semiconductor integrated circuits
US6087247A (en) * 1998-01-29 2000-07-11 Varian Semiconductor Equipment Associates, Inc. Method for forming shallow junctions in semiconductor wafers using controlled, low level oxygen ambients during annealing

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106856159A (zh) * 2015-12-08 2017-06-16 英飞凌科技股份有限公司 用于离子注入的装置和方法
US10622268B2 (en) 2015-12-08 2020-04-14 Infineon Technologies Ag Apparatus and method for ion implantation

Also Published As

Publication number Publication date
EP1264335A1 (en) 2002-12-11
CN1419708A (zh) 2003-05-21
TWI271791B (en) 2007-01-21
KR100839259B1 (ko) 2008-06-17
KR20030066318A (ko) 2003-08-09
JP4942128B2 (ja) 2012-05-30
JP2003528462A (ja) 2003-09-24
WO2001071787A1 (en) 2001-09-27

Similar Documents

Publication Publication Date Title
CN1222016C (zh) 通过激光退火和快速加温退火形成超浅结的方法
US5399506A (en) Semiconductor fabricating process
KR100301273B1 (ko) 얕은접합형성방법,반도체구조체및전계효과트랜지스터
EP1012879B1 (en) Fabrication method for reduced-dimension integrated circuits
US5474940A (en) Method of fabricating a semiconductor device having shallow junctions in source-drain regions and a gate electrode with a low resistance silicide layer
EP0897594A1 (en) Control of junction depth and channel length using generated interstitial gradients to oppose dopant diffusion
US6645838B1 (en) Selective absorption process for forming an activated doped region in a semiconductor
WO2001080300A1 (en) High-speed semiconductor transistor and selective absorption process for forming same
JP2005524988A (ja) ダメージと抵抗の小さいウルトラシャロージャンクションを形成する方法
EP0097533B1 (en) A method of manufacturing a mis type semiconductor device
US7795124B2 (en) Methods for contact resistance reduction of advanced CMOS devices
US6013566A (en) Method of forming a doped region in a semiconductor substrate
US7112499B2 (en) Dual step source/drain extension junction anneal to reduce the junction depth: multiple-pulse low energy laser anneal coupled with rapid thermal anneal
US7105427B1 (en) Method for shallow dopant distribution
TW201115633A (en) Low temperature ion implantation
JP2002502124A (ja) アニール中制御された低レベル酸素周囲を使用して半導体ウエーハに浅部ジャンクションを形成する方法
US6372585B1 (en) Semiconductor device method
US6835626B2 (en) Method to overcome instability of ultra-shallow semiconductor junctions
US6117719A (en) Oxide spacers as solid sources for gallium dopant introduction
JP2002246329A (ja) 半導体基板の極浅ｐｎ接合の形成方法
Felch et al. Sub-melt laser annealing followed by low-temperature RTP for minimized diffusion
Murto et al. Activation and deactivation studies of laser thermal annealed boron, arsenic, phosphorus, and antimony ultra-shallow abrupt junctions
Fortunato et al. Fabrication of ultra-shallow junctions with high electrical activation by excimer laser annealing
JPH0677155A (ja) 半導体基板の熱処理方法
JPH07176503A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CI01 Publication of corrected invention patent application

Correction item: Inventor

Correct: Carol a. M

False: Carol M Gelazhasi

Number: 40

Page: 896

Volume: 21

CI03 Correction of invention patent

Correction item: Inventor

Correct: Carol a. M

False: Carol M Gelazhasi

Number: 40

Page: The title page

Volume: 21

COR Change of bibliographic data

Free format text: CORRECT: INVENTOR; FROM: CLAUDIO L.K LAISI TO: CLARE MARY AOLUOER SEURAT

ERR Gazette correction

Free format text: CORRECT: INVENTOR; FROM: CLAUDIO L.K LAISI TO: CLARE MARY AOLUOER SEURAT

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051005

Termination date: 20140315