CN1505151A - 自修复半导体及其方法 - Google Patents

自修复半导体及其方法 Download PDF

Info

Publication number
CN1505151A
CN1505151A CNA031348041A CN03134804A CN1505151A CN 1505151 A CN1505151 A CN 1505151A CN A031348041 A CNA031348041 A CN A031348041A CN 03134804 A CN03134804 A CN 03134804A CN 1505151 A CN1505151 A CN 1505151A
Authority
CN
China
Prior art keywords
units
functional
subfunctional
self
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031348041A
Other languages
English (en)
Other versions
CN1310326C (zh
Inventor
S
S·苏塔查
P·苏塔查
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kavim International Inc
Marvell International Ltd
Marvell Asia Pte Ltd
Original Assignee
MAWELL INTERNATIONAL TRADE Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MAWELL INTERNATIONAL TRADE Srl filed Critical MAWELL INTERNATIONAL TRADE Srl
Publication of CN1505151A publication Critical patent/CN1505151A/zh
Application granted granted Critical
Publication of CN1310326C publication Critical patent/CN1310326C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/23—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes
    • H10P74/232—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes comprising connection or disconnection of parts of a device in response to a measurement
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2023—Failover techniques
    • G06F11/2028—Failover techniques eliminating a faulty processor or activating a spare
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2038—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant with a single idle spare processing component
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2051—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant in regular structures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/848—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by adjacent switching

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

自修复半导体包括执行相同功能且包含子功能单元的多个功能单元。半导体包括一个或多个集成在半导体上的全部或部分备用功能单元。如果在子功能单元中探测到故障，则该子功能单元将被切换掉且被全部或部分备用功能单元中的子功能单元替换。用与子功能单元相连的开关器件实现了这一重新配置。在组装后、上电期间、定时和/或手动操作期间可以探测到出故障的功能或子功能单元。

Description

自修复半导体及其方法
技术领域
本发明涉及半导体，涉及具有多个执行相同功能的功能单元的自修复半导体(self-reparable semjconductor)。
背景技术
在半导体行业中成倍地高度集成集成电路持增长趋势。例如，半导体包括多个通常独立的执行相同功能的功能单元。每个功能单元具有相同的子功能单元。
参考图1，半导体8包括M个通常独立的执行相同高级功能的功能单元10-1，10-2，…，和10-M(共同被称为功能单元10)。每一功能单元10包括相同的N个子功能单元。例如，功能单元10-1包括子功能单元11、21、31、…和N1。功能单元10-2包括子功能单元12、22、32、…和N2。功能单元10-M包括子功能单元1M、2M、3M、…和NM。成一排的子功能单元执行相同的低级功能。通常，功能单元之间除接地与电源外没有接线。然而，在功能单元中的子功能单元之间有接线。该接线可以是单向或双向的并且可以包括一个或多个连接线。
参考图2，一个示例性的功能单元可以是吉比特(Gigabit)物理层器件70。例如，可以在半导体上制造四个或八个吉比特物理层器件。物理层器件70包括第一子功能单元74，该单元74执行物理解码子层(PCS)、流量控制令牌(FCT)和判定反馈次序估算(DFSE)功能。第二子功能单元76执行有限脉冲响应(FIR)滤波器功能。第三子功能单元78执行回波和近端串音(NEXT)功能。第四和第五子功能单元80和84分别执行数字和模拟前端(AFE-analog front end)功能。
如果每一单独的功能单元的成品率为90％，则具有x个相同功能单元的半导体的成品率为(0.9)x。例如，如果半导体包括八个功能单元，各功能单元具有90％成品率，则半导体的成品率为43％，这个成品率是不能让人接收的。
发明内容
根据本发明的自修复半导体包括具有第一和第二子功能单元的第一功能单元，第一和第二子功能单元合作执行第一功能。第二功能单元包括同样合作执行第一功能的第一和第二子功能单元。第一备用功能单元包括第一和第二子功能单元。第一、第二和第一备用功能单元的第一子功能单元在功能上可互换。第一、第二和第一备用功能单元的第二子功能单元在功能上可互换。当第一和第二子功能单元的至少一个不可使用时，开关器件与第一、第二和第一备用功能单元的第一和第二子功能单元连通且将第一和第二功能单元的至少其中之一的第一和第二子功能单元的至少一个用第一备用功能单元的第一和第二子功能单元的至少一个来替换。
另一方面，控制器识别不可使用的子功能单元并控制开关器件来替换不可使用的子功能单元。
又一方面，第一和第二功能单元按一种列和行方式布置，而第一和第二功能单元的第一和第二子功能单元按另一种列和行方式布置。
另一方面，备用功能单元设置在第一和第二功能单元之间或紧邻于第一和第二功能单元的其中之一的位置。
再一方面，第二备用功能单元包括第一和第二子功能单元。第一、第二、第一备用和第二备用功能单元的第一子功能单元在功能上可以互换。第一、第二、第一备用和第二备用功能单元的第二子功能单元在功能上可以互换。
还有一方面，第一、第二、第一备用和第二备用功能单元以一种列和行的方式布置而第一、第二、第一备用和第二备用功能单元的第一和第二子功能单元按另一种列和行的方式布置。可操作第一备用和第二备用功能单元的第一和第二子功能单元和开关器件以替代执行相同功能并位于相同行或相同列的不可工作的子功能单元。
另一方面，至少一个开关器件包括接收p个输入并输出q个输出的多路复用器，其中q小于p。多路分配器接收q个输入而输出p个输出。开关选择地将多路复用器的q个输出连接到多路分配器的p个输入。
下文中提供的详细描述的说明书使本发明具有的更广范围的实用性变得显而易见。应该认识到说明书和具体的实例表示本发明的优选实施例，其仅用来示例性说明而并非限制本发明的范围。
附图说明
从详细的说明书和附图中可以更全面地理解本发明，其中：
图1是根据现有技术的半导体的功能框图，其中半导体包括多个各自具有子功能单元的功能单元；
图2是根据现有技术的吉比特物理层器件的示例性功能单元的功能框图；
图3A是命令开关器件并选择性地包括测试/故障检测电路的片上控制器(on-chip controller)的功能框图；
图3B是命令开关器件并选择地包括测试/故障检测电路的片外控制器(off-chip controller)的功能框图；
图4是根据本发明的第一示例性自修复半导体的功能框图，其中自修复半导体包括替换不可工作功能单元的备用功能单元；
图5是根据本发明的第二示例性自修复半导体的功能框图，其中自修复半导体具有替换一个或多个不可工作子功能单元的备用功能单元；
图6是根据本发明的第三示例性自修复半导体的功能框图，其中自修复半导体包括位于一端的备用功能单元；
图7是根据本发明的第四示例性自修复半导体的功能框图，其中自修复半导体包括部分备用功能单元；
图8是根据本发明的第五示例性自修复半导体的功能框图，其中自修复半导体包括两个设置在中间的部分备用功能单元；
图9是根据本发明的第六示例性自修复半导体的功能框图，其中自修复半导体包括两个设置在一端的部分备用功能单元；
图10是根据本发明的第七示例性自修复半导体的功能框图，其中自修复半导体包括部分备用功能单元和多路开关器件；
图11是根据本发明的第八示例性自修复半导体的功能框图，其中自修复半导体包括多个各自具有子功能单元的功能单元、两个部分备用功能单元和多路开关器件；和
图12是示出用单个备用功能单元中的子功能单元替换不可工作的子功能单元的步骤流程图。
图13为求和节点开关的示例。
具体实施方式
下述实施例的详细描述本质上仅为示例性的，且并无意于限制本发明、其应用或使用。为了说明清楚，在附图中使用相同的参考标记表示相似的元件。
根据本发明的自修复半导体包括一个或多个全部或部分备用功能单元。如果检测到功能单元或子功能单元中的故障，则会切换掉该功能单元或子功能单元并用全部或部分备用功能单元中的功能单元或子功能单元来替换。通过与功能单元或子功能单元集成或相分离的开关器件实现该重新配置。
在组装后、在上电期间、在工作期间周期地，和/或手动地可检测到有故障的功能或子功能单元。虽然在结合具体的实例来描述本发明时，本领域技术人员将认识到每一半导体可包含任意数目的执行相同高级功能的功能单元。功能单元可以包括任意数目的公共(common)子功能单元。
另外，虽然示出了具体的开关器件和布置，但将要使用的具体开关器件和布置取决于特殊的执行、特定功能单元和/或子功能单元的详细资料以及其它常规的设计标准。在同一半导体上可以使用相同或不同类型的开关器件来替换不可工作的功能和/或子功能单元。当在子功能单元之间的连接线传送模拟信号，优选地，通常对模拟输出信号使用电流开关器件而对模拟输入信号使用求和节点开关来实现模拟开关。这些开关器件与基于电压的开关器件相比具有几个优点，如具有较小的衰减、较低的阻抗和较小的失真。图13示出一个求和节点开关的实例。求和节点开关提供大于Vdd或为负的输入模拟信号。与电压模式开关相比，大于Vdd的或负的电压信号可使开关晶体管正向偏置。有源求和器件的进一步解释在于2000年7月31日申请的名称为“用于混合变压器的有源阻抗加法器(Active Resistance Summer For ATransformer Hbrid)”的共同受让的申请序列号No.09/629,092公开，其内容在下文中作为参考。
对传送数字信号的连接线可以使用数字开关器件。这些种类的开关包括，例如标准逻辑器件、门、多路复用器、晶体管等。
现参考图3A，每一实施例的半导体86可以包括设置于片上并与开关器件90和子功能单元92相连的的控制器88。检测或故障识别电路94识别不可工作的子功能单元92并产生配置数据。控制器88像前面所述的那样命令开关器件90替换不可工作的子功能单元92。控制器88在组装后、上电期间、工作期间周期性地，和/或手动操作期间执行内建自测试(built-in self test模式。
参考图3B，每一实施例的半导体86可以包括设置于片外并可移动地连接到片上存储器98(如非易失性存储器的控制器96)。存储器98存储限定开关器件90开关位置的配置数据。控制器96连接到子功能单元92并检测和/或测试故障。控制器96利用测试结果来限定配置数据，然后配置数据被存储在存储器98中。当上电时，利用配置数据来配置子功能单元92。应当认识到，还有其它各种方法来实现开关器件。例如，可以利用如激光保险丝(laser fuse)或反熔丝(anti-fuse)的熔丝来获得和/或断开连接以替换功能单元和/或子功能单元。还可以利用外部管脚或dip开关。
参考图4，在半导体90上除功能单元10-1、10-2、…、10-6外还制造备用功能单元10-S。另外开关器件94设置在一些或全部子功能单元的输入和输出处。在图3中示出的示例性实施例中，备用功能单元10-S设置在功能单元10之间。然而，应当认识到，备用功能单元10-S可以设置在半导体100上的任意位置。例如，备用功能单元10-S可以设置在功能单元10的任意一个的左侧或右侧。
开关器件94和备用功能单元10-S允许半导体90替换不可工作的功能单元10-1、10-2、10-3、10-4、10-5和/或10-6。在图4的例子中，备用功能单元10-S使一功能单元中任意数目的子功能单元失灵。通过允许替换不可工作功能单元，半导体90的成品率显著地提高。如果功能单元10-1中的子功能单元11、21、31和或41的一个或任意组合失灵(如交叉阴影线所示的)，开关器件94被重新配置以用备用功能单元10-S中的子功能单元替换不可工作的子功能单元11、21、31和41。
例如，如果子功能单元11不可工作，子功能单元11、12和13的输入92-1、92-2和92-3通过开关94-1、94-2、94-3和94-4被向右移动一个功能单元。子功能单元42、43和4S的输出92-4、92-5和92-6通过开关94-5、94-6、94-7和94-8被向左移动一个功能单元。
重新配置之后，第一功能单元10-1包括子功能单元12、22、32和42。第二功能单元10-2包括子功能单元13、23、33和43。第三功能单元10-3包括子功能单元1S、2S、3S和4S。第四功能单元10-4包括子功能单元14、24、34和44。第五功能单元10-5包括子功能单元15、25、35和45。第六功能单元10-6包括子功能单元16、26、36和46。该示例性实施例仅允许在功能单元的基础上的替换。
现参考图5，在半导体100上除功能单元10-1、10-2、…和10-6之外还制造备用功能单元10-S。另外，开关器件104设置在子功能单元的输入和输出处。在图5中示出的示例性实施例中，备用功能单元10-S设置在功能单元10之间。
开关器件104和备用功能单元10-S允许半导体100替换功能单元10-1、10-2、10-3、10-4、10-5和/或10-6中的不可工作的子功能单元。在图5的实例中，备用功能单元10-S允许每一行中的一个子功能单元失灵。通过允许替换不可工作的子功能单元，半导体100的成品率显著提高。该实例性实施例允许在功能单元或子功能单元的基础上的替换和/或在不同的功能单元中的多个子功能单元的替换。
如果子功能单元11、31和26失灵(如阴影中示出的)，开关器件104被重新配置以用备用功能单元10-S中的子功能单元15、35和25分别替换不可工作的子功能单元11、31和26。
不可工作的子功能单元11如下述这样被替换：到子功能单元11、12和13的输入106-1、106-2和106-3通过开关104-1、104-2、104-3和104-4被向右移动一个功能单元。子功能单元12、13和1S的输出106-4、106-5和106-6通过开关104-5、104-6、104-7和104-8被向左移动一个功能单元。不可工作子功能单元31以相似的方式被替换。
不可工作的子功能单元26以下述方式被替换：子功能单元14、15和16的输出106-7、106-8和106-9通过开关104-8、104-9、104-10和104-11被向左移动一个功能单元。子功能单元2S、24和25的输出106-10、106-11和106-12通过104-12、104-13、104-14和104-15被向右移动一个功能单元。
在重新配置之后，第一功能单元10-1包括子功能单元12、21、32和41。第二功能单元10-2包括子功能单元13、22、33和42。第三功能单元10-3包括子功能单元1S、23、3S和43。第四功能单元10-4包括子功能单元14、2S、34和44。第五功能单元10-5包括子功能单元15、24、35和45。第六功能单元10-6包括子功能单元16、25、36和46。
现参考图6，半导体150包括设置在一端的备用子功能单元10-S。如果子功能单元21失灵(如阴影中所示)，到子功能单元21、22、…和26的输入120-1、120-2、…和120-6通过开关124-1、124-2、…和124-7被向右移动一个功能单元。子功能单元22、23、…和2S的输出120-7、120-8、…和120-12通过开关124-8、124-9、…和124-14被向左移动一个功能单元。
在重新配置之后，第一功能单元10-1包括子功能单元11、22、31和41。第二功能单元10-2包括子功能单元12、23、32和42。第三功能单元10-3包括子功能单元13、24、33和43。第四功能单元10-4包括子功能单元14、25、34和44。第五功能单元10-5包括子功能单元15、26、35和45。第六功能单元10-6包括子功能单元16、2S、36和46。
现参考图7，半导体160包括设置在一端的部分备用子功能单元10-PS。部分备用子功能单元10-PS包括一个或多个子功能单元(适于一些而非全部子功能单元)。例如，部分子功能单元10-PS包括子功能单元2S和3S而不包括1S或4S。提供的部分子功能单元可以与那些可能具有较低成品率的子功能单元相连。由于不制造其它子功能单元和开关，因此可以降低半导体160的成本。
如果子功能单元21失灵(如阴影中所示)，到子功能单元21、22、…和26的输入120-1、120-2、…和120-6通过开关124-1、124-2、…和124-6向右移动一个功能单元。子功能单元22、23、…和2S的输出120-7、120-8、…和120-12通过开关124-8、124-9、…和124-13被向左移动一个功能单元。
在重新配置之后，第一功能单元10-1包括子功能单元11、22、31和41。第二功能单元10-2包括子功能单元12、23、32和42。第三功能单元10-3包括子功能单元13、24、33和43。第四功能单元10-4包括子功能单元14、25、34和44。第五功能单元10-5包括子功能单元15、26、35和45。第六功能单元10-6包括子功能单元16、2S、36和46。
现参考图8，可以提供附加的全部和/或部分备用功能单元。例如，图8中的半导体170包括两个部分备用子功能单元10-PS1和10-PS2。全部和/或部分备用子功能单元10-PS1和10-PS2可以设置成彼此相邻(如图示)或彼此不相邻的位置。如果全部或部分子功能单元设置成彼此相邻，开关172在两个相邻的开关之间切换输入和/或输出。例如，开关174-1可以将输入和/或输出从子功能单元11切换到另一子功能单元22或23。
如果子功能单元21和22失灵(如阴影中所示)，到子功能单元21、22、23和24的输入172-1、172-2、172-3和172-4通过开关174-1、174-2、…和174-6被向右移动两个功能单元。子功能单元23、24、2S1和2S2的输出172-5、172-6、…和172-8通过开关174-7、174-8、…和174-12向左移动两个功能单元。
如果子功能单元37失灵，则向子功能单元35、36和37的输入172-9、172-10和172-11通过开关174-12、174-13、174-14和174-15向左移动一个功能单元。子功能单元3S2、35和36的输出172-12、172-13和172-14通过开关174-16、174-17、174-18和174-19被向右移动一个功能单元。
在重新配置之后，第一功能单元10-1包括子功能单元11、23、31和41。第二功能单元10-2包括子功能单元12、24、32和42。第三功能单元10-3包括子功能单元13、2S1、33和43。第四功能单元10-4包括子功能单元14、2S2、34和44。第五功能单元10-5包括子功能单元15、25、3S2和45。第六功能单元10-6包括子功能单元16、26、35和46。第七功能单元10-7包括子功能单元17、27、36和47。
半导体还可以包括设置在一端或其它任意位置的两个或多个全部和/或部分功能单元。在图9中，两个部分备用功能单元10-PS1和10-PS2设置在半导体180的一端。如果子功能单元21和24失灵(如阴影中所示)，开关器件182用备用功能单元10-PS1和10-PS2中的子功能单元2S1和2S2来替换它们。
在重新配置后，第一功能单元10-1包括子功能单元11、22、31和41。第二功能单元10-2包括子功能单元12、23、32和42。第三功能单元10-3包括子功能单元13、25、33和43。第四功能单元10-4包括子功能单元14、26、34和44。第五功能单元10-5包括子功能单元15、27、35和45。第六功能单元10-6包括子功能单元16、2S1、36和46。第七功能单元10-7包括子功能单元17、2S2、37和47。
参考图10，为了降低开关器件的复杂性，半导体190包括复联开关(multiplexed switched)器件，复联开关器件包括接收p个输入信号和输出1至q个输出信号的多路复用器(M)192，其中q小于p。例如，可以将p个输入信号多路复用成一个输出信号。
选择性地，可以将p个输入信号多路复用成两个或多个输出信号。例如，八个输入信号可以被多路复用成三个输出信号。在该例子中，一个输入信号不能被多路复用，例如高速信号(如在吉比特物理层器件中的数据信号)。两个中速信号可以被多路复用成一个输出信号。剩余的五个输入信号，其优选地为“慢”信号，如在吉比特PHY中的控制信号，可以被多路复用成一个输出信号。
多路分配器(D)194接收1至q个输入信号并产生p个输出信号。被多路复用和多路分配的输入和输出的数目取决于与多路复用器192和多路分配器194连通的特定的子功能单元。通过减少切换所需的连接线的数目，可以简化开关器件。在图10和11中所示的示例性实施例示出被多路复用成单个信号输出的多个输入。然而根据前述讨论，本领域技术人员将认识到，多路复用器的输出可以包括一个或多个被多路复用或未被多路复用的输出。
例如，如果子功能单元21失灵，开关器件196-1和196-2连接多路复用器192-1与多路分配器192-3。这对将要从子功能单元11传送到子功能单元22(其替换不可工作的子功能单元21)的信号建立一个正向路径。多路分配器192-3与子功能单元22相连通。同样地，如果需要可以建立反向路径。开关器件196-1和196-2将多路复用器192-4连接到与子功能单元11相连通的多路分配器194-1。可以理解，虽然示出了正向和反向路径，如果需要可以在子功能单元之间使用正向和/或反向路径。如果在子功能单元之间未使用正向和反向路径，则可以省略一些多路复用器和多路分配器。
在失灵和重新配置之后，第一功能单元10-1包括子功能单元11、22、31和41。第二功能单元10-2包括子功能单元12、23、32和42。第三功能单元10-3包括子功能单元13、2S、33和43。第四功能单元10-4包括子功能单元14、24、3S和44。第五功能单元10-5包括子功能单元15、25、34和45。第六功能单元10-6包括子功能单元16、26、35和46。
具有多路复用开关器件的半导体可以包括多个全部或部分备用的子功能单元。现参考图11，半导体200包括两个部分备用子功能单元10-PS1和10-PS2。多个全部或部分备用的子功能单元不必设置成彼此相邻。开关器件204连接到至少两个相邻的开关。例如，开关器件204-1与开关器件204-2和204-3相连通。同样地，开关器件204-2可以与开关器件204-3和204-4相连通。半导体200能够替换在同一行中的两处失灵。
例如，如果子功能单元31和33失灵(如阴影中所示)，开关204将被重新配置。第一功能单元10-1包括子功能单元11、21、32和41。第二功能单元10-2包括子功能单元12、22、34和42。第三功能单元10-3包括子功能单元13、23、35和43。第四功能单元10-4包括子功能单元14、24、3S1和44。第五功能单元10-5包括15、25、3S2和45。
假设故障均匀并独立地分布于半导体上(其可能是也可能不是真的)，如果单个功能单元的成品率为Ps，则第一子功能单元的成品率为Psubl＝Ps((子功能单元的面积)/功能单元的面积)。功能单元的成品率Ps等于每一子功能单元成品率的乘积。
如果p为功能单元的成品率，m为工作的功能单元的最小数目，而n等于m加上备用功能单元的数目，则成品率限定如下：
Figure A0313480400151
例如，具有八个各自具有90％的统一成品率的功能单元(和备用功能单元)的半导体将具有43％的成品率。假设功能单元具有四个子功能块A、B、C和D。如果A、B、C和/或D出现失灵，则所有的该子功能块被作为一组换出。使用一个备用功能单元，成品率增至77.5％。
如果功能块可以成两组(A和B)和/或(C和D)被换出，则成品率等于：
成品率＝f(pA×pB，m，n)×f(pC×pD，m，n)
在该例子中，成品率增至85.6％。
如果功能块被分成三组(A和B)、C和/或D被换出，则成品率等于：
成品率＝f(pA×pB，m，n)×f(pC，m，n)×f(pD，m，n)
在该例子中，成品率增至88.6％。
如果功能块被分成四组A、B、C和/或D被换出，则成品率等于：
成品率＝f(pA，m，n)×f(pB，m，n))×f(pC，m，n)×f(pD，m，n)
在该例子中，成品率增至91.7％。
可以看出，提供一个备用功能单元显著提高了成品率。将功能单元分成两个或多个可以被独立地换出的子功能单元将进一步增加成品率。从某种角度上看，在提高成品率之间的权衡被增加的设计复杂性相抵消。
参考图12，示出了利用单个全部或部分功能单元替换不可工作的子功能单元方法的步骤。控制器开始于步骤240。在步骤242中，控制器识别不可工作的子功能单元的行和列。在步骤244中，控制器设置N等于功能单元中行的数目并设置R等于1。在步骤246中，控制器确定R是否等于N+1。如果为真，控制器在步骤248中结束。如果为假，控制器继续到步骤250，在步骤250中控制器确定行R是否具有大于或等于一个不可工作(N.O.)的子功能单元(SFU)。如果为假，控制器在步骤252中增量R且控制器返回步骤246。如果为真，控制器继续到步骤254，在步骤254中控制器确定行R是否包括大于或等于2的不可工作(N.O.)子功能单元(SFU)。由于仅提供一个备用的全部或部分子功能单元，如果在同一行中有两个或多个不可工作的子功能单元，则在步骤256中发出错误信号。
在步骤258中，控制器设置m等于全部或部分备用功能单元的列的数目而z等于不可工作的子功能单元的列。在步骤262中，控制器设置i＝z。在步骤270中，控制器确定是否z＞m。如果为假，控制器继续到步骤274并利用开关器件将第i个子功能单元移转到列(i+1)。在步骤276，控制器确定是否(i+1)＝m。如果否，控制器在步骤278中对i加1并继续到步骤274。否则，控制器在步骤280对R加1且控制器继续到步骤254。
如果在步骤270中z大于m，控制器继续到步骤284并利用开关器件将第i个子功能单元转换到列(i-1)。在步骤286中，控制器确定(i-1)是否等于m。如果否，控制器在步骤288中对i减1并继续到步骤284。否则，控制器继续到步骤280。
本领域技术人员可以理解，可以对包括两个或多个全部或部分备用功能单元和/或子功能单元的半导体执行类似的替换不可工作功能单元和/或子功能单元的算法。另外，虽然示出具体的开关装置，但要使用的具体的开关器件取决于特殊的执行、特定功能和/或子功能单元的具体细节以及其它常规的设计标准。在同一半导体上还可以使用各种不同类型的开关器件。
本领域技术人员能够从前述说明书中理解可以通过各种形式实施本发明的广泛教义。因此，虽然本发明以其具体的实施例示出，但是本发明的真正范围并不受其限制，因为通过对附图、说明书和下述权利要求书的领会，其它修改对本领域技术人员将变得显而易见。

Claims (20)

1.自修复半导体，其特征在于：所述自修复半导体包括：
M个各自包括N个子功能单元的功能单元，其中所述M个功能单元的每一个执行相同的功能，其中M和N大于1，且其中N个子功能单元中各自相应的子功能单元执行相同的功能；
第一备用功能单元，其包括X个子功能单元，其中X大于或等于1并且小于或等于N，且其中所述第一备用功能单元的所述X个子功能单元与所述M个功能单元相应的子功能单元在功能上可以相互换；和
多个开关器件，当所述N个子功能单元的至少一个不可工作时，其用所述X个子功能单元的至少一个替换所述N个子功能单元的至少一个。
2.如权利要求1的自修复半导体，其特征在于：所述自修复半导体进一步包括：
控制器，其识别至少一个不可工作的子功能单元并产生用于配置所述开关器件来替换所述至少一个不可工作的子功能单元的配置数据。
3.如权利要求2的自修复半导体，其特征在于：所述控制器设置在所述自修复半导体上。
4.权利要求2的自修复半导体，其特征在于：所述控制器设置在所述自修复半导体外，且进一步所述自修复半导体包括设置在所述自修复半导体上的用于存储所述开关器件的所述配置数据的非易失性存储器。
5.如权利要求1的自修复半导体，其特征在于：所述第一备用功能单元设置在所述M个功能单元的两个之间、紧邻于第一功能单元和紧邻于第M个功能单元其中之一处。
6.如权利要求1的自修复半导体，其特征在于：所述自修复半导体进一步包括第二备用功能单元，所述第二备用功能单元包括X个在功能上与所述M个功能单元相应子功能单元可互换的子功能单元。
7.如权利要求6的自修复半导体，其特征在于：所述M个功能单元和所述第一和第二备用功能单元按一种列行布置，其中所述M个功能单元的所述N个子功能单元和所述第一和第二备用功能单元的所述X个子功能单元按另一种列行布置。
8.如权利要求7的自修复半导体，其特征在于：所述第一和第二备用功能单元的X个子功能单元和所述开关器件能够替换设置在相同行和相同列中其中之一的两个不可工作的子功能单元。
9.如权利要求1的自修复半导体，其特征在于：所述开关器件的至少一个包括：
多路复用器，其接收p个输入并具有q个输出，其中q小于p；
多路分配器，其接收小于q的输入并输出p个输出；和
开关，其选择性地将所述多路复用器的所述q个输出连接到所述多路分配器的q个输入。
10.如权利要求1的自修复半导体，其特征在于：所述开关器件包括模拟和数字开关器件的至少一种。
11.如权利要求10的自修复半导体，其特征在于：所述模拟开关器件包括基于电流的开关器件和求和节点开关器件至少一种。
12.如权利要求1的自修复半导体器件，其特征在于：m等于所述第一备用功能单元的列数目，z等于所述第一不可工作的子功能单元的列数目，
其中当z大于m时，所述开关器件将与所述第一不可工作的子功能单元相邻的z-m个子功能单元在朝向所述列m的方向移动一个子功能单元；和
其中当z小于m时，所述开关器件将与所述第一不可工作的子功能单元相邻的m-z个子功能单元在与朝向所述列m方向相反的方向中移动一个子功能单元。
13.如权利要求12的自修复半导体，其特征在于：所述自修复半导体进一步包括包含X个子功能单元的第二备用功能单元，其中所述第一不可工作子功能单元出现在与第二不可工作子功能单元相同的行，
其中y等于所述第二不可工作子功能单元的列数目；
其中当z和y大于m时，所述开关器件将至少一个子功能单元在朝着所述列m的方向中移动两个子功能单元，和
其中当z和y小于m时，所述开关器件将至少一个子功能单元在与朝着所述列m方向相反的方向中移动两个子功能单元。
14.如权利要求13的自修复半导体，其特征在于：当z和y的其中一个小于m而z和y中的另一个大于m时，所述开关器件在所述的一个方向中移动至少一个子功能单元且在所述相反方向中移动至少一个子功能单元。
15.如权利要求1的自修复半导体器件，其特征在于：所述M个功能单元的每一个是物理层器件，该物理层器件限定独立的且功能上可互换的端口。
16.如操作自修复半导体的方法，其特征在于：所述自修复半导体包括：
提供M个各自包括N个子功能单元的功能单元，其中所述M个功能单元的每一个执行相同的功能单元，其中M和N大于1，且其中N个子功能单元的各自相应的单元执行相同的功能；
提供包括X个子功能单元的第一备用功能单元，其中X大于或等于1且小于或等于N，且其中所述第一备用功能单元的所述X个子功能单元与所述M个功能单元的相应的子功能单元在功能上可相互换；和
当所述N个子功能单元的至少一个不可工作时，用所述X个子功能单元的至少一个替换所述N个子功能单元的至少一个。
17.如权利要求16的方法，其特征在于：所述方法进一步包括：
识别至少一个不可工作的子功能单元；和
产生重新配置自修复半导体来替换所述至少一个不可工作的子功能单元的的配置数据。
18.如权利要求16的方法，其特征在于：进一步包括下述至少一种：
在所述自修复半导体上设置控制器；和
在所述自修复半导体外设置控制器并将所述配置数据存储在设置于所述自修复半导体上的存储器中。
19.如权利要求16的方法，其特征在于：所述方法进一步包括利用模拟和数字开关器件的至少一种来执行替换所述N个子功能单元中至少一个不可工作的子功能单元的步骤。
20.如权利要求16的方法，其特征在于：所述替换步骤包括下述着少一种：
电流切换模拟信号；和
求和节点切换所述模拟信号。
CNB031348041A 2002-12-02 2003-09-24 自修复半导体及其方法 Expired - Lifetime CN1310326C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US43019902P 2002-12-02 2002-12-02
US60/430,199 2002-12-02
US10/358,709 US7185225B2 (en) 2002-12-02 2003-02-05 Self-reparable semiconductor and method thereof
US10/358,709 2003-02-05

Publications (2)

Publication Number Publication Date
CN1505151A true CN1505151A (zh) 2004-06-16
CN1310326C CN1310326C (zh) 2007-04-11

Family

ID=32474176

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031348041A Expired - Lifetime CN1310326C (zh) 2002-12-02 2003-09-24 自修复半导体及其方法

Country Status (5)

Country Link
US (4) US7185225B2 (zh)
EP (1) EP1434134B1 (zh)
JP (1) JP2004214619A (zh)
CN (1) CN1310326C (zh)
TW (1) TWI281547B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7418574B2 (en) 2002-10-31 2008-08-26 Lockheed Martin Corporation Configuring a portion of a pipeline accelerator to generate pipeline date without a program instruction
US20060001669A1 (en) 2002-12-02 2006-01-05 Sehat Sutardja Self-reparable semiconductor and method thereof
US7340644B2 (en) * 2002-12-02 2008-03-04 Marvell World Trade Ltd. Self-reparable semiconductor and method thereof
US7889752B2 (en) * 2003-06-05 2011-02-15 Marvell International Ltd. Dual ported network physical layer
US7271641B1 (en) * 2003-06-05 2007-09-18 Marvell International Ltd. Self-repairable semiconductor with analog switching circuit
US8775997B2 (en) 2003-09-15 2014-07-08 Nvidia Corporation System and method for testing and configuring semiconductor functional circuits
US8732644B1 (en) 2003-09-15 2014-05-20 Nvidia Corporation Micro electro mechanical switch system and method for testing and configuring semiconductor functional circuits
US8788996B2 (en) 2003-09-15 2014-07-22 Nvidia Corporation System and method for configuring semiconductor functional circuits
US7266721B2 (en) * 2003-09-25 2007-09-04 International Business Machines Corporation Runtime repairable processor
US8711161B1 (en) 2003-12-18 2014-04-29 Nvidia Corporation Functional component compensation reconfiguration system and method
US8723231B1 (en) 2004-09-15 2014-05-13 Nvidia Corporation Semiconductor die micro electro-mechanical switch management system and method
US8711156B1 (en) * 2004-09-30 2014-04-29 Nvidia Corporation Method and system for remapping processing elements in a pipeline of a graphics processing unit
WO2006039710A2 (en) * 2004-10-01 2006-04-13 Lockheed Martin Corporation Computer-based tool and method for designing an electronic circuit and related system and library for same
US9135017B2 (en) * 2007-01-16 2015-09-15 Ati Technologies Ulc Configurable shader ALU units
US8724483B2 (en) 2007-10-22 2014-05-13 Nvidia Corporation Loopback configuration for bi-directional interfaces
US20090144678A1 (en) * 2007-11-30 2009-06-04 International Business Machines Corporation Method and on-chip control apparatus for enhancing process reliability and process variability through 3d integration
US8679861B2 (en) 2007-11-29 2014-03-25 International Business Machines Corporation Semiconductor chip repair by stacking of a base semiconductor chip and a repair semiconductor chip
US8600276B2 (en) * 2010-01-27 2013-12-03 Ricoh Company, Limited Heat conduction unit, fixing device, and image forming apparatus
US9331869B2 (en) 2010-03-04 2016-05-03 Nvidia Corporation Input/output request packet handling techniques by a device specific kernel mode driver
US9304848B2 (en) * 2013-01-15 2016-04-05 International Business Machines Corporation Dynamic accessing of execution elements through modification of issue rules
WO2015141153A1 (ja) * 2014-03-17 2015-09-24 日本電気株式会社 プログラマブル論理集積回路
US20160378628A1 (en) * 2015-06-26 2016-12-29 Intel Corporation Hardware processors and methods to perform self-monitoring diagnostics to predict and detect failure

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4566102A (en) * 1983-04-18 1986-01-21 International Business Machines Corporation Parallel-shift error reconfiguration
US4882687A (en) * 1986-03-31 1989-11-21 Schlumberger Technology Corporation Pixel processor
US4933895A (en) * 1987-07-10 1990-06-12 Hughes Aircraft Company Cellular array having data dependent processing capabilities
JPH0289299A (ja) 1988-09-27 1990-03-29 Nec Corp 半導体記憶装置
US5617365A (en) 1988-10-07 1997-04-01 Hitachi, Ltd. Semiconductor device having redundancy circuit
US5203005A (en) 1989-05-02 1993-04-13 Horst Robert W Cell structure for linear array wafer scale integration architecture with capability to open boundary i/o bus without neighbor acknowledgement
US5072379A (en) * 1989-05-26 1991-12-10 The United States Of America As Represented By The Adminstrator Of The National Aeronautics And Space Administration Network of dedicated processors for finding lowest-cost map path
US5142469A (en) * 1990-03-29 1992-08-25 Ge Fanuc Automation North America, Inc. Method for converting a programmable logic controller hardware configuration and corresponding control program for use on a first programmable logic controller to use on a second programmable logic controller
US5274593A (en) * 1990-09-28 1993-12-28 Intergraph Corporation High speed redundant rows and columns for semiconductor memories
US5204836A (en) 1990-10-30 1993-04-20 Sun Microsystems, Inc. Method and apparatus for implementing redundancy in parallel memory structures
CA2068048A1 (en) 1991-05-06 1992-11-07 Douglas D. Cheung Fault tolerant processing section with dynamically reconfigurable voting
US6047122A (en) * 1992-05-07 2000-04-04 Tm Patents, L.P. System for method for performing a context switch operation in a massively parallel computer system
CA2129882A1 (en) * 1993-08-12 1995-02-13 Soheil Shams Dynamically reconfigurable interprocessor communication network for simd multiprocessors and apparatus implementing same
JPH0823874B2 (ja) * 1993-11-18 1996-03-06 株式会社ジーデイーエス シストリックアレイプロセサー
EP1046994A3 (en) * 1994-03-22 2000-12-06 Hyperchip Inc. Efficient direct cell replacement fault tolerant architecture supporting completely integrated systems with means for direct communication with system operator
US5574718A (en) * 1994-07-01 1996-11-12 Dsc Communications Corporation Signal protection and monitoring system
JP3365581B2 (ja) * 1994-07-29 2003-01-14 富士通株式会社 自己修復機能付き情報処理装置
US5530798A (en) * 1994-11-01 1996-06-25 United Microelectronics Corp. Apparatus and method for cascading graphic processors
US6240535B1 (en) * 1995-12-22 2001-05-29 Micron Technology, Inc. Device and method for testing integrated circuit dice in an integrated circuit module
US5737766A (en) * 1996-02-14 1998-04-07 Hewlett Packard Company Programmable gate array configuration memory which allows sharing with user memory
US6526461B1 (en) * 1996-07-18 2003-02-25 Altera Corporation Interconnect chip for programmable logic devices
US6138256A (en) * 1998-03-27 2000-10-24 Micron Technology, Inc. Intelligent binning for electrically repairable semiconductor chips
US6021512A (en) * 1996-11-27 2000-02-01 International Business Machines Corporation Data processing system having memory sub-array redundancy and method therefor
DE19861088A1 (de) 1997-12-22 2000-02-10 Pact Inf Tech Gmbh Verfahren zur Reparatur von integrierten Schaltkreisen
US6256758B1 (en) 1999-03-03 2001-07-03 Agere Systems Guardian Corp. Fault tolerant operation of field programmable gate arrays
KR100370232B1 (ko) 1999-04-28 2003-01-29 삼성전자 주식회사 결함 셀을 리던던시 셀로의 대체를 반복 수행할 수 있는 리던던시 회로
US6816143B1 (en) 1999-11-23 2004-11-09 Koninklijke Philips Electronics N.V. Self diagnostic and repair in matrix display panel
US6618819B1 (en) * 1999-12-23 2003-09-09 Nortel Networks Limited Sparing system and method to accommodate equipment failures in critical systems
US6775529B1 (en) 2000-07-31 2004-08-10 Marvell International Ltd. Active resistive summer for a transformer hybrid
US6530049B1 (en) 2000-07-06 2003-03-04 Lattice Semiconductor Corporation On-line fault tolerant operation via incremental reconfiguration of field programmable gate arrays
JP3636986B2 (ja) * 2000-12-06 2005-04-06 松下電器産業株式会社 半導体集積回路
US6785841B2 (en) * 2000-12-14 2004-08-31 International Business Machines Corporation Processor with redundant logic
CN1319237C (zh) * 2001-02-24 2007-05-30 国际商业机器公司 超级计算机中通过动态重新划分的容错
US20050078115A1 (en) * 2001-11-30 2005-04-14 Buchmeier Anton Georg Method for determination of a separation from processor units to at least one reference position in a processor arrangement and processor arrangement
US7017074B2 (en) * 2002-03-12 2006-03-21 Sun Microsystems, Inc. System architecture providing redundant components to improve die yields and system reliability
US7336283B2 (en) * 2002-10-24 2008-02-26 Hewlett-Packard Development Company, L.P. Efficient hardware A-buffer using three-dimensional allocation of fragment memory
US20040123181A1 (en) * 2002-12-20 2004-06-24 Moon Nathan I. Self-repair of memory arrays using preallocated redundancy (PAR) architecture
JP2004272527A (ja) * 2003-03-07 2004-09-30 Hitachi Ltd ディスクアレイ装置および障害回復制御方法
US7117389B2 (en) * 2003-09-18 2006-10-03 International Business Machines Corporation Multiple processor core device having shareable functional units for self-repairing capability

Also Published As

Publication number Publication date
US20070055845A1 (en) 2007-03-08
US20070055906A1 (en) 2007-03-08
US7185225B2 (en) 2007-02-27
US7373547B2 (en) 2008-05-13
JP2004214619A (ja) 2004-07-29
EP1434134A3 (en) 2005-07-20
EP1434134B1 (en) 2015-09-23
TWI281547B (en) 2007-05-21
US7313723B2 (en) 2007-12-25
US7657784B2 (en) 2010-02-02
CN1310326C (zh) 2007-04-11
US20040153752A1 (en) 2004-08-05
EP1434134A2 (en) 2004-06-30
TW200409928A (en) 2004-06-16
US20070055907A1 (en) 2007-03-08

Similar Documents

Publication Publication Date Title
CN1310326C (zh) 自修复半导体及其方法
US6350944B1 (en) Solar module array with reconfigurable tile
KR100358670B1 (ko) 집적 회로에 대한 선택적 전력 분배 회로
US6567296B1 (en) Memory device
JP5571709B2 (ja) 自己修正可能な半導体、および自己修正可能な半導体を備えたシステム
JP2791288B2 (ja) 半導体メモリ装置用行冗長集積回路に冗長レジスタをプログラムする方法および行冗長集積回路
KR20030036028A (ko) 메모리 평면 및 메모리 장치
US8812905B2 (en) Self-repairable semiconductor and method thereof
EP1717818B1 (en) Semiconductor storage device and redundancy method for semiconductor storage device
JP2599579B2 (ja) 半導体メモリ装置用冗長回路のレイアウト
CN103426481B (zh) 列修复电路
US6327197B1 (en) Structure and method of a column redundancy memory
CN101002283B (zh) 半导体存储器件和用于半导体存储器件的冗余控制方法
KR20050055975A (ko) 반도체 소자의 셀 배열 방법
Kamiura et al. On variable-shift-based fault compensation of fuzzy controllers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: Babado J San Michaele

Patentee after: Marvell International Ltd.

Address before: Barbados, Bermuda, Hamilton

Patentee before: Marvell International Ltd.

TR01 Transfer of patent right

Effective date of registration: 20210112

Address after: Hamilton, Bermuda

Patentee after: Marvell International Ltd.

Address before: Babado J San Michaele

Patentee before: Marvell International Ltd.

Effective date of registration: 20210112

Address after: Grand Cayman Islands

Patentee after: Kavim International Inc.

Address before: Hamilton, Bermuda

Patentee before: Marvell International Ltd.

Effective date of registration: 20210112

Address after: Shin ha Po

Patentee after: Marvell Asia Pte. Ltd.

Address before: Grand Cayman Islands

Patentee before: Kavim International Inc.

TR01 Transfer of patent right
CX01 Expiry of patent term

Granted publication date: 20070411

CX01 Expiry of patent term