CN1573902A - 显示控制电路 - Google Patents

显示控制电路 Download PDF

Info

Publication number
CN1573902A
CN1573902A CNA2004100616448A CN200410061644A CN1573902A CN 1573902 A CN1573902 A CN 1573902A CN A2004100616448 A CNA2004100616448 A CN A2004100616448A CN 200410061644 A CN200410061644 A CN 200410061644A CN 1573902 A CN1573902 A CN 1573902A
Authority
CN
China
Prior art keywords
electrodes
differential transistor
constant current
input
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100616448A
Other languages
English (en)
Other versions
CN100483502C (zh
Inventor
加藤文彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1573902A publication Critical patent/CN1573902A/zh
Application granted granted Critical
Publication of CN100483502C publication Critical patent/CN100483502C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45471—Indexing scheme relating to differential amplifiers the CSC comprising one or more extra current sources
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45506—Indexing scheme relating to differential amplifiers the CSC comprising only one switch

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Amplifiers (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种在全范围内使漂移电压最小，且防止由于输入范围导致的输入级的直流增益的变化的显示控制电路。以公开的显示控制电路，具备：选择器电路(1)，被连接在数字图像数据信号线(100)上，并输出其大小与输入的数字图像数据对应的模拟信号；运算放大器控制电路(3)，连接在数字图像数据信号线上，并输出其极性与输入的数字图像数据对应的控制信号(17、18)；以及运算放大器(4)，具有由互补连接的导电类型相反的差动晶体管对构成的第1输入级(M1、M2)与第2输入级(M3、M4)，根据控制信号的极性选择性地将把偏置电流供给到第1输入级的第1恒流源(I1)与把偏置电流供给到第2输入级的第2恒流源(I2)控制为导通状态。

Description

显示控制电路
技术领域
本发明涉及一种显示控制电路，该电路用于控制如液晶或有机EL等需要调整外加电压和光学特性的面板模块。
背景技术
一般，以液晶面板和有机EL(Electro Luminescence，场致发光)面板等为代表的平板显示器由容性负载构成。并且，在相对这种应用的显示控制电路中，把输入的数字图像数据转换成模拟数据，而在设置于控制电路的最终级的运算放大器中进行阻抗转换。
以往，作为这种情况的显示控制电路的例，例如在专利文献1中所记载的电路已被公知。
专利文献1中记载的显示控制电路相对输入侧并联了具备由Pch(P沟道)晶体管构成的Pch输入级的放电专用的运算放大器和具备由Nch(N沟道)晶体管构成的Nch输入级的充电专用的运算放大器等两台运算放大器。
部分的液晶面板的驱动方法采用了对负载反复交替进行充放电，从而形成充电→放电→充电→…状态的方法，在这种情况下，即使是专利文献1所述的显示控制电路也不会出现问题。
但是，在液晶面板的驱动方法中，也采用不一定对负载交替进行充电与放电，而是随机地对负载进行充放电，从而形成充电→充电→充电→放电→放电→…状态的驱动方法，但在这种情况下，以专利文献1所述的显示控制电路便无法对应。
对此，提出了具备可在一台运算放大器中进行全范围的输入输出，同时能够对负载进行充电和放电的、进行推挽(push-pull)动作的运算放大器的显示控制电路，若按这种显示控制电路，当在进行如前述的随机的充放电的驱动方法时，也能够毫无问题地使用。
作为此情况下的运算放大器的构成，可采用把由P沟道晶体管构成的输入级与由N沟道晶体管构成的输入级进行搭配，使之与全范围的输入信号对应的构成。
图10为表示现有的此种显示控制电路的构成例，大致由连接在数字图像(显示)数据信号线100上，并对应数字图像数据而输出模拟电压的选择器电路1，和连接在选择器电路1的输出，且被连接成电压跟随器的运算放大器2构成。即，运算放大器2的非反相输入端子(+)连接至选择器电路1的输出，输出端子连接至反相输入端子(-)。
作为此情况下的运算放大器的构成例如图11所示，由下列部分构成，即：构成差动对的Nch晶体管M1、M2，其源极被共同连接，而其栅极分别连接在输入端子11、12；构成差动对的Pch晶体管M3、M4，其源极被共同连接，而栅极分别连接在输入端子12、11；第1恒流源I1，该恒流源被连接在Nch晶体管M1、M2的被共同连接的源极与低电位侧电源端子14之间；第2恒流源I2，该恒流源被连接在Pch晶体管M3、M4的被共同连接的源极与高电位侧电源端子13之间；第1负载电路L1，该电路被连接在Nch晶体管M1、M2的各漏极与高电位侧电源端子13之间；第2负载电路L2，该电路被连接在Pch晶体管M3、M4的各漏极与低电位侧电源端子14之间；构成输出级电路的Pch晶体管M11和Nch晶体管M12，使其源极连接在高电位侧电源端子13与低电位侧电源端子14上，把漏极一起连接到输出端子50；以及驱动级电路D1，该电路把负载电路L1、L2的输出并联的信号15进行电平移动，然后再分别连接到输出级的Pch晶体管M11与Nch晶体管M12的栅极。
图11所示的运算放大器被连接成如图10所示的电压跟随器，因此使输入端子50与一侧的输入端子12相连接。
接着，参照图11，对此现有的运算放大器的动作进行说明。
在图11所示的运算放大器中，把由导电类型相反的差动对构成的Nch晶体管M1、M2和Pch晶体管M3、M4进行搭配，再分别连接到输出端子11、12，并通过将各输出并联到信号15，构成能够互补地进行全范围的输入的输入级。
此外，驱动级电路D1，通过将信号15进行电平移动，提供给输出级的Pch晶体管M11与Nch晶体管M12的各栅极，例如当在输入级输入了上升(充电)信号时，由驱动电路D1接收来自输入级的信号，将输出级的Pch晶体管M11和Nch晶体管M12对输出端子50端的负载(未图示)充电的信号提供给Pch晶体管M11和Nch晶体管M12的栅极。在输入级输入了下降(放电)信号时，则进行与上述相反的动作。
由此，输出级的Pch晶体管M11和Nch晶体管M12进行推挽动作，因此能获得宽输出范围的输出。
于是，在图11所示的运算放大器中，将由导电类型相反的差动对晶体管构成的Pch输入级和Nch输入级进行搭配，使得能够互补地进行全范围输入，同时能够获得宽输出范围的输出。
此外，作为通过将导电类型相反的差动对晶体管进行搭配后连接到输入端子，而具有能够互补地进行全范围输入的输入级的运算放大器的一例，例如有记载于专利文献2和专利文献3的运算放大器。
专利文献2中所记载的运算放大器如图12所示，由下列部分构成。即：构成差动对的Nch晶体管M1、M2，其源极被共同连接，其栅极被分别连接在输入端子11、12；构成差动对的Pch晶体管M3、M4，其源极共同连接，其栅极被分别连接在输入端子12、11；第1恒流源I1，该恒流源被连接在Nch晶体管M1、M2的被共同连接的源极与低电位侧电源端子14之间；第2恒流源I2，该恒流源被连接在Pch晶体管M3、M4的被共同连接的源极与高电位侧电源端子13之间；由Pch晶体管M5和Pch晶体管M6构成的第1电流镜电路，其中，M5的栅极和漏极连接在Nch晶体管M1的漏极上，其源极连接在高电位侧电源端子13，而M6的栅极连接在Pch晶体管M5的栅极上，其漏极被连接在Pch晶体管M3的漏极上，其源极连接在高电位侧电源端子13；由Pch晶体管M7和Pch晶体管M8构成的第2电流镜电路，其中，M7的栅极和漏极连接在Nch晶体管M2的漏极上，其源极连接在高电位侧电源端子13，而M8的栅极连接在Pch晶体管M7的栅极上，其漏极被连接在Pch晶体管M4漏极上，其源极连接在高电位侧电源端子13；由Nch晶体管M9，M10构成的负载电路，该电路被连接在Pch晶体管M3，M4的漏极与低电位侧电源端子14之间；构成输出级电路的Pch晶体管M11和Nch晶体管M12，把源极分别连接在高电位侧电源端子13与低电位侧电源端子14，而把漏极一起连接到输出端子50；以及驱动级电路D1，该电路对来自负载电路中Nch晶体管M10的漏极的信号16进行电平移动，然后分别连接到输出级的Pch晶体管M11与Nch晶体管M12的栅极。
图12所示的运算放大器被连接成如图10所示的电压跟随器，因此使输入端子50与一侧的输入端子12相连接。
接着，参照图12，对此现有的运算放大器的动作进行说明。
图12所示的运算放大器与图11所示的运算放大器一样将由导电类型相反的差动对构成的Pch输入级和Nch输入级进行搭配，从而能够互补地进行全范围输入，再通过使输出级进行推挽动作，能够得出宽输出范围的输出。
进而，构成差动对的Nch晶体管M1的漏极与构成差动对的Pch晶体管M3的漏极通过由Pch晶体管M5、M6构成的电流镜电路而作电流镜连接，且构成差动对的Nch晶体管M2的漏极与构成差动对的Pch晶体管M4的漏极通过由Pch晶体管M7、M8构成的电流镜电路而作电流镜连接，因此只在需要加快转换速度时，通过瞬时增加输入级的偏置电流，在不增加正常的电流的基础上使充电或放电的速度提高。
专利文献1特开2002-169501号公报
专利文献2特开平08-204470号公报
专利文献3专利第3338771号公报
当在运算放大器中使用将导电类型相反的N沟道晶体管输入级与P沟道晶体管输入级进行搭配，而使得能够互补地进行全范围的输入的输入级时，出现流过输入级的负载电路的电流量与在输入级发生的直流增益随着运算放大器的输入电压而有很大变化等问题。
现在，在图12所示的运算放大器中，设流过恒流源I1、I2的电流量分别为i1、i2时，例如，在由Nch晶体管M1、M2构成的Nch输入级截止，且由Pch晶体管M3、M4构成的Pch输入级导通的输入范围内的、流过负载电路晶体管M9、M10的电流量为i2。
此外，例如，在Nch输入级与Pch输入级都导通的输入范围内的、流过负载电路晶体管M9、M10的电流量为i1+i2。
进而，例如，在Nch输入级导通，且Pch输入级截止的输入范围内的、流过负载电路晶体管M9、M10的电流量为i1。
于是，根据各输入级的导通及截止状态，流过负载电路N沟道晶体管M9、M10的电流量发生变化。
流过负载电路晶体管M9、M10的电流量发生变化时，在输入级与驱动级发生的漂移电压值发生变化。
现在假设，将输入级的电流最佳化到i1＝i2，且配合电流量i1(i1＝i2)，将驱动级D1最佳化到漂移电压变为最小时，漂移电压在电流量成为i1(＝i2)的条件下变为最小，但在两个输入级导通的条件，即流过负载电路晶体管M9、M10的电流量成为i1+i2的条件下，漂移电压变大。
此外，当配合电流量i1+i2，对驱动级D1进行最佳化而使漂移电压变为最小时，漂移电压在电流量成为i1+i2的条件下变为最小，但在某个输入级截止的条件、即负载电路晶体管M9、M10的电流量成为i1或i2的条件下，漂移电压变大。
进而，根据各输入级的导通截止状态的变化，输入级的直流增益发生变化。
现在，在图12中，分别以gm1～gm10表示各晶体管M1～M10的传递电导，且分别以r1～r10表示输出阻抗时，例如在Nch输入级截止且Pch输入级导通的输入范围内的输入级的直流增益可由以下(1)式表示。
gm3·(r4//r10)              …(1)
此外，例如，在Nch输入级与Pch输入级都导通的输入范围内的输入级的直流增益可由以下(2)式表示。
(gm2+gm3)·(r4//r8//r10)      …(2)
再例如，在Nch输入级导通且Pch输入级截止的输入范围内的输入级的直流增益可由以下(3)式表示。
gm2·(r8//r10)                …(3)
由上述(1)～(3)式可知，在专利文献2中记载的运算放大器中，直流增益随着各输入级的导通，截止状态而变化。
一般，如果运算放大器的直流增益增加，则在高频率下的稳定性变差，而会有容易引起振荡等问题。
因此，当对运算放大器进行最佳化时，为了确保配合运算放大器的稳定性最差的上述(2)式的范围的稳定性，需要增加流过运算放大器的驱动级的电流。
此外，如果减少正常流过输入级的电流量，也具有稳定运算放大器的效果，但在这种情况下，由于运算放大器的转换速度降低，而充电、放电的能力就变小。
因此，直流增益越大就越要使更大的电流流过运算放大器，所以这就成为对降低运算放大器全体的电能损耗的障碍。
于是，在现有的显示控制电路和运算放大器中，无法在全范围内使漂移电压值变得最小的问题和输入级的直流增益随着输入范围发生变化的问题，成为降低运算放大器的电能损耗的障碍。
发明内容
此发明就是鉴于上述问题而研制出的，其目的在于，提供一种显示控制电路。该电路在利用运算放大器的显示控制电路中，即使降低运算放大器的电能损耗，也能在全范围内使漂移电压值变得最小，同时能使输入级的直流增益不随着输入范围而发生变化。
为解决上述问题，方案1所述的显示控制电路，其特征在于，具备：选择器电路，该电路被连接在数字图像数据信号线上，用于输出其大小与所输入的数字图像数据对应的模拟信号；运算放大器控制装置，该装置被连接在上述数字图像数据信号线上，用于输出其极性与所输入的数字图像数据对应的控制信号；以及运算放大器，该放大器具有由互补连接的导电类型相反的差动晶体管对构成的第1和第2输入级，用于根据上述控制信号的极性而选择性地将向上述第1输入级供给偏置电流的第1恒流源和向上述第2输入级供给偏置电流的第2恒流源控制为导通。
此外，方案2如方案1所述的显示控制电路，其中，上述运算放大器，具备：导电类型相反的第1和2第差动晶体管对，该晶体管对分别把控制电极连接在第1和第2输入端子，再将第2电极分别共同连接；第1和第2恒流源，这些恒流源将一端分别连接在第1和第2电源端子上；导电类型相反的第1和第2晶体管，这些晶体管将第1电极分别连接在上述第1和第2差动晶体管对被共同连接的第2电极，再将第2电极分别连接在上述第1和第2恒流源的另一端，从而分别将上述控制信号连接到控制电极；以及第1和第2负载电路，这些负载电路分别连接在上述第1和第2差动晶体管对的第1电极与上述第1及第2电源端子之间。
此外，方案3如方案1所述的显示控制电路，其中，上述运算放大器，具备：导电类型相反的第1和2第差动晶体管对，该晶体管对将控制电极分别连接在第1和第2输入端子，再将第2电极分别共同连接；第1和第2恒流源，这些恒流源将一端分别连接在第1和第2电源端子上；导电类型相反的第1和第2晶体管，这些晶体管将第1电极分别连接在上述第1和第2差动晶体管对被共同连接的第2电极，再将第2电极分别连接在上述第1和第2恒流源的另一端，从而分别将上述控制信号连接到控制电极；第1和第2负载电路，这些电路分别连接在上述第1和第2差动晶体管对的第1电极与上述第1及第2电源端子之间；导电类型相反的第3和第4晶体管，这些晶体管被连接在上述第1和第2差动晶体管对的被共同连接的第2电极与上述第2和第1电源端子之间；导电类型相反的第5和第6晶体管，这些晶体管将第1电极共同连接在输出端子且将第2电极分别连接在上述第1和第2电源端子上，并根据分别来自控制电极的输入来进行推挽动作；以及驱动电路，该电路对由上述第1和第2负载电路并联输入的信号进行电平移动，再分别供给到上述第5和第6晶体管的控制电极。
此外，方案4如方案1所述的显示控制电路，其中，上述运算放大器，具备：导电类型相反的第1和2第差动晶体管对，该晶体管对将控制电极分别连接在第1和第2输入端子，再将第2电极分别共同连接；第1和第2恒流源，这些恒流源将一端分别连接在第1和第2电源端子上；导电类型相反的第1和第2晶体管，这些晶体管将第1电极分别连接在上述第1和第2差动晶体管对被共同连接的第2电极，再将第2电极分别连接在上述第1和第2恒流源的另一端，从而分别将上述控制信号连接到控制电极；第1电流镜电路，该电路被连接在上述第1差动晶体管对一侧的输出端及上述第2差动晶体管对一侧输出端与上述第1电源端子之间；第2电流镜电路，该电路被连接在上述第1差动晶体管对另一侧的输出端及上述第2差动晶体管对另一侧输出端与上述第1电源端子之间；以及第7和第8晶体管，这些晶体管将一侧的第1电极连接在所述第2差动晶体管对的一侧输出端与上述第1电流镜电路上，且将另一侧第1电极连接在上述第2差动晶体管对的另一侧的输出端与上述第2电流镜电路上，再将各第2电极连接在上述第2电源端子上，并将共同连接的控制电极连接在上述一侧的第1电极上。
此外，方案5如方案1所述的显示控制电路，其中，上述运算放大器，具备：导电类型相反的第1和2第差动晶体管对，该晶体管对将控制电极分别连接在第1和第2输入端子，再将第2电极分别共同连接；第1和第2恒流源，这些恒流源将一端分别连接在第1和第2电源端子上；导电类型相反的第1和第2晶体管，这些晶体管将第1电极分别连接在上述第1和第2差动晶体管对被共同连接的第2电极，再将第2电极分别连接在上述第1和第2恒流源的另一端，从而分别将上述控制信号连接到控制电极；第1电流镜电路，该电路被连接在上述第1差动晶体管对一侧的输出端及上述第2差动晶体管对一侧输出端与上述第1电源端子之间；第2电流镜电路，该电路被连接在上述第1差动晶体管对另一侧的输出端及上述第2差动晶体管对另一侧输出端与上述第1电源端子之间；导电类型相反的第3和第4晶体管，这些晶体管连接在上述第1和第2差动对的被共同连接的第2电极与上述第2和第1电源端子之间；导电类型相反的第5和第6晶体管，这些晶体管将第1电极共同连接在输出端子且将第2电极分别连接在上述第1和第2电源端子上，并根据分别来自控制电极的输入来进行推挽动作；第7和第8晶体管，这些晶体管将一侧的第1电极连接在所述第2差动晶体管对的一侧输出端与上述第1电流镜电路上，且将另一侧第1电极连接在上述第2差动晶体管对的另一侧的输出端与上述第2电流镜电路上，再将各第2电极连接在上述第2电源端子上，并将共同连接的控制电极连接在上述一侧的第1电极上；以及驱动电路，该电路对由上述第1和第2负载电路并联输入的信号进行电平移动，再分别供给到上述第5和第6晶体管的控制电极。
此外，方案6所述的显示控制电路，其特征在于，具备：选择器装置，该装置被连接在数字图像数据信号线上，用于输出其大小与所输入的数字图像数据对应的模拟信号；运算放大器控制装置，该装置连接在上述数字图像数据信号线上，用于输出其极性与所输入的数字图像数据对应的控制信号；以及运算放大器，该放大器具有由互补连接的导电类型相反的差动晶体管对构成的第1和第2输入级，并根据上述控制信号的极性选择性地将对上述第1输入级供给偏置电流的第1恒流源与对上述第2输入级供给偏置电流的第2恒流源控制为导通，同时根据切换信号将上述选择器装置的输出切换成相互反相而分别连接到上述第1和第2输入级，再根据切换信号将输出端子切换成相互反相而分别连接到上述第2和第1输入级，且根据上述切换信号可更换上述第1输入级与第2输入级。
此外，方案7如方案6所述的显示控制电路，其中，上述运算放大器，具备：导电类型相反的第1和2第差动晶体管对，该晶体管对将控制电极分别连接在第1和第2输入端子，再将第2电极分别共同连接；第1和第2恒流源，这些恒流源将一端分别连接在第1和第2电源端子上；导电类型相反的第1和第2晶体管，这些晶体管将第1电极分别连接在上述第1和第2差动晶体管对被共同连接的第2电极，再将第2电极分别连接在上述第1和第2恒流源的另一端，从而分别将上述控制信号连接到控制电极；第1电流镜电路，该电路被连接在上述第1差动晶体管对一侧的输出端及上述第2差动晶体管对一侧输出端与上述第1电源端子之间；第2电流镜电路，该电路被连接在上述第1差动晶体管对另一侧的输出端及上述第2差动晶体管对另一侧输出端与上述第1电源端子之间；第7和第8晶体管，这些晶体管将一侧的第1电极连接在上述第2差动晶体管对一侧输出端与上述第1电流镜电路上，且将另一侧第1电极连接在上述第2差动晶体管对的另一侧的输出端与上述第2电流镜电路上，再将各第2电极连接在上述第2电源端子上，并将控制电极共同连接；第1和第2开关，这些开关根据切换信号将上述第2差动晶体管对一侧的输出端或另一侧的输出端切换成相互反相，而连接到上述共同连接的第7和第8晶体管的控制电极；以及第3和第4开关，这些开关根据上述切换信号将上述第2差动晶体管对另一侧的输出端或一侧的输出端切换成相互反相而连接到输出侧。
此外，方案8如方案6所述的显示控制电路，其中，上述运算放大器，具备：导电类型相反的第1和2第差动晶体管对，该晶体管对将控制电极分别连接在第1和第2输入端子，再将第2电极分别共同连接；第1和第2恒流源，这些恒流源将一端分别连接在第1和第2电源端子上；导电类型相反的第1和第2晶体管，这些晶体管将第1电极分别连接在上述第1和第2差动晶体管对被共同连接的第2电极，再将第2电极分别连接在上述第1和第2恒流源的另一端，从而分别将上述控制信号连接到控制电极；第1电流镜电路，该电路被连接在上述第1差动晶体管对一侧的输出端及上述第2差动晶体管对一侧输出端与上述第1电源端子之间；第2电流镜电路，该电路被连接在上述第1差动晶体管对另一侧的输出端及上述第2差动晶体管对另一侧输出端与上述第1电源端子之间；导电类型相反的第3和第4晶体管，这些晶体管被连接在上述第1和第2差动晶体管对的被共同连接的第2电极与上述第2及第1电源端子之间；导电类型相反的第5和第6晶体管，将这些晶体管第1电极共同连接在输出端子且将第2电极分别连接在上述第1和第2电源端子上，并根据来自各控制电极的输入而进行推挽动作；第7和第8晶体管，这些晶体管将一侧的第1电极连接在上述第2差动晶体管对一侧输出端与上述第1电流镜电路上，且将另一侧第1电极连接在上述第2差动晶体管对的另一侧的输出端与上述第2电流镜电路上，再将各第2电极连接在上述第2电源端子上，并将控制电极共同连接；驱动电路，该电路对由上述第1和第2负载电路并联输入的信号进行电平移动，再分别供给到上述第5和第6晶体管的控制电极；第1和第2开关，这些开关根据切换信号将上述第2差动晶体管对一侧的输出端或另一侧的输出端切换成相互反相而连接到上述共同连接的第7和第8晶体管的控制电极；以及第3和第4开关，这些开关根据上述切换信号将上述第2差动晶体管对另一侧的输出端或一侧的输出端切换成相互反相而连接到输出侧。
此外，方案9如方案1至8中的任一项所述的显示控制电路，其中，上述数字图像数据由具有多位宽度的灰度等级数据构成。
此外，方案10如方案1至8中的任一项所述的显示控制电路，其中，上述数字图像数据由具有多位宽度的灰度等级数据与决定输出极性的极性数据构成。
此外，方案11如方案1至8中的任一项所述的显示控制电路，其中，上述运算放大器控制装置，当与上述数字图像数据对应的模拟信号的电位高于中间电压时，生成切断Pch侧输入级的恒流源，并使Nch侧输入级的恒流源有效的信号，当与上述数字图像数据对应的模拟信号的电位低于中间电压时，使Pch侧输入级的恒流源有效，并切断Nch侧输入级的恒流源的信号。
附图说明
图1为表示作为本发明的第1实施例的显示控制电路的构成的框图。
图2为表示同实施例的显示控制电路中的运算放大器的第1构成例的电路图。
图3为表示同实施例的显示控制电路中的运算放大器的第2构成例的电路图。
图4为表示同实施例的显示控制电路中的运算放大器的第3构成例的电路图。
图5为表示同实施例的显示控制电路中的运算放大器的第4构成例的电路图。
图6为表示作为本发明的第2实施例的显示控制电路的构成的框图。
图7为表示同实施例的显示控制电路中的运算放大器的第1构成例的电路图。
图8为用于说明根据切换信号来切换Nch输入级与Pch输入级的效果的图。
图9为表示同实施例的显示控制电路中的运算放大器的第2构成例的电路图。
图10为表示现有的显示控制电路的构成例的图。
图11为表示现有的显示控制电路中运算放大器的第1构成例的图。
图12为表示现有的显示控制电路中运算放大器的第2构成例的图。
具体实施方式
以下参照附图，对本发明的实施方式进行说明。利用实施例而具体说明。
(第1实施例)
图1为表示作为本发明的第1实施例的显示控制电路的构成的框图、图2为表示同实施例的显示控制电路中的运算放大器的第1构成例的电路图、图3为表示同实施例的显示控制电路中的运算放大器的第2构成例的电路图、图4为表示同实施例的显示控制电路中的运算放大器的第3构成例的电路图、图5为表示同实施例的显示控制电路中的运算放大器的第4构成例的电路图。
此例的显示控制电路，如图1所示，大致由选择器电路1、运算放大器控制电路3和运算放大器4构成。
选择器电路1与数字图像数据信号线100连接，并根据输入数字图像数据而输出模拟电压。
运算放大器控制电路3与数字图像数据信号线100连接，并根据由此输入的、由具有多位宽度的灰度等级数据构成的数字图像数据，例如输出数字图像数据的最高有效位为1时成为“H”，而最高有效位为0时成为“L”的控制信号17、18。
运算放大器4除了具有与图11或图12所示的现有的运算放大器大致相同的构成和功能以外，构成上的不同点在于，根据来自运算放大器控制电路3的控制信号17、18，可分别对Pch侧输入级恒流源电路I1与Nch侧输入级恒流源电路I2进行导通·截止控制。
图2中表示此例的显示控制电路的运算放大器的第1构成例的输入级。
此例的运算放大器由下列部分构成，即：构成差动对的Nch晶体管M1、M2，其源极被共同连接，而栅极分别连接在输入端子11、12；构成差动对的Pch晶体管M3、M4，其源极被共同连接，而栅极分别连接在输入端子12、11；Nch晶体管M13，该晶体管将漏极连接在Nch晶体管M1、M2的被共同连接的源极上，且将栅极连接在控制信号输入端子17；第1恒流源I1，该恒流源连接在Nch晶体管M13的源极与低电位侧电源端子14之间；Pch晶体管M14，该晶体管将漏极连接在Pch晶体管M3、M4的被共同连接的源极上，且将栅极连接在控制信号输入端子18；第2恒流源I2，该恒流源被连接在Pch晶体管M14的源极与高电位侧电源端子13之间；第1负载电路L1，该电路被连接在Nch晶体管M1、M2的各漏极与高电位侧电源端子13之间；以及第2负载电路L2，该电路被连接在Pch晶体管M3、M4的各漏极与低电位侧电源端子14之间。
以下，对图2所示的运算放大器的动作进行说明。
在图2所示的运算放大器中，对于与图11所示的现有的运算放大器具有相同功能的部分标以相同标号，且这些动作与图11所示的现有的运算放大器相同。
运算放大器控制电路3，例如，当与数字图像数据信号线100的数字数据对应的模拟信号的电位高于中间电压时，生成使运算放大器的输入端子11、12成为高电平的信号，同时控制信号输入端子17、18为高电平，且借助于Nch晶体管M13和Pch晶体管M14，使Nch输入级的恒流源I1变为有效，并切断Pch输入级的恒流源I2。
此外，当与数字图像数据信号线100的数字数据对应的模拟信号的电位低于中间电压时，生成使运算放大器的输入端子11、12成为低电平的信号，同时控制信号输入端子17、18为低电平，且借助于Nch晶体管M13和Pch晶体管M14，切断Nch输入级的恒流源I1，并使Pch输入级的恒流源I2变为有效。
于是，在图2所示的运算放大器中对由导电类型相反的差动晶体管构成的Nch输入级与Pch输入级进行了搭配，因此可互补地进行全范围输入，且由于具备了Nch晶体管M13与Pch晶体管M14，因而通常被控制成只有定流源I1或I2中的某一侧进行动作，所以通过在全范围内抑制电流量的变化，可以抑制漂移电压值。
此例的显示控制电路中的第2构成例的运算放大器，如图3所示，由下列部分构成。即：构成差动对的Nch晶体管M1、M2，其源极被共同连接，而栅极分别连接在输入端子11、12；构成差动对的Pch晶体管M3、M4，其源极被共同连接，而栅极分别连接在输入端子12、11；Nch晶体管M13，该晶体管将漏极连接在Nch晶体管M1和M2的被共同连接的源极，再将栅极连接在控制信号输入端子17；第1恒流源I1，该恒流源被连接在Nch晶体管M13的源极与低电位侧电源端子14之间；Pch晶体管M14，该晶体管将漏极连接在Pch晶体管M3和M4的被共同连接的源极，再将栅极连接在控制信号输入端子18；第2恒流源I2，该恒流源连接在Pch晶体管M14的源极与高电位侧电源端子13之间；第1负载电路L1，该电路连接在Nch晶体管M1、M2的各漏极与高电位侧电源端子13之间；第2负载电路L2，该电路连接在Pch晶体管M3、M4的各漏极与低电位侧电源端子14之间；Nch晶体管M15，该晶体管将漏极连接在Nch晶体管M1和M2的被共同连接的源极，再将源极连接在低电位侧电源端子14；Pch晶体管M16，该晶体管将漏极连接在Pch晶体管M3和M4的被共同连接的源极，再将源极连接在高电位侧电源端子13；构成输出级电路的Pch晶体管M11和Nch晶体管M12，其源极被分别连接在高电位侧电源端子13与低电位侧电源端子14，再将漏极共同连接到输出端子50，将栅极分别连接在Pch晶体管M16的栅极与Nch晶体管M15的栅极；以及驱动级电路D1，该电路将负载电路L1、L2的输出并联的信号15进行电平移动，然后再分别连接到输出级的Pch晶体管M11与Nch晶体管M12的栅极。
图3所示的运算放大器，如图1所示，被连接成电压跟随器，因此使输出端子50与一侧的输入端子12相连接。
以下，对图3所示的运算放大器的动作进行说明。
图3所示的运算放大器对于与图11所示的现有例的运算放大器具有相同功能的部分标以相同标号，且这些动作与图11所示的运算放大器相同。
此外，根据与数字图像数据信号线100的数字数据对应的模拟信号高于或低于中间电压，控制Nch晶体管M13和Pch晶体管M14的导通和截止，通常通过控制仅使Nch侧输入级的恒流源I1与Pch侧输入级的恒流源I2的某一侧进行动作，抑制全范围内的电流量的变化，而能够抑制漂移电压值，与图2所示的运算放大器相同。
进而，在图3所示的运算放大器中，在外加于输入端子11的电压相对输入端子12上升时，构成差动晶体管对的Nch晶体管M2的漏极的输出电压下降，由此，输出级的Pch晶体管M11和输入级的Pch晶体管M16的栅极电压通过驱动级电路D1下降，因此Pch晶体管M16的电流增加，所以流过输入级的电流只在输出端子50的电压上升期间变大。
此外，当外加于输入端子11的电压相对输入端子12下降时，构成差动晶体管对的Nch晶体管M2的漏极的输出电压上升，由此，输出级的Nch晶体管M12和输入级的Nch晶体管M15的栅极电压通过驱动级电路D1上升，因此Nch晶体管M15的电流增加，所以流过输入级的电流只在输出端子50的电压下降期间变大。
因此，在图3所示的运算放大器中，通过配备Nch晶体管M15和Pch晶体管M16，在信号输入发生变化时，供给到输入级的差动晶体管对的偏置电流增加，而促进输出端子50的电压变化，因此瞬时能得到很大的转换速度，从而能够提高运算放大器的动作的速度。而且，对于运算放大器的这种功能，例如在专利文献3中有详细记载。
于是在图3所示的运算放大器中将由导电类型相反的差动对晶体管构成的Nch输入级与Pch输入级进行搭配，因此能够互补地进行全范围输入，且输入级的Pch晶体管M11与Nch晶体管M12进行推挽动作，因此可得出宽输出范围的输出，同时通过Nch晶体管M13和Pch晶体管M14，通常可控制成仅使恒流源I1或I2中的某一侧进行动作，所以通过抑制全范围内的电流量的变化，可抑制漂移电压值。
进而，在此例的运算放大器中，在输入信号发生变化时，供给到输入级的差动晶体管对的偏置电流增加，而促进输出端子50的电压变化，因此瞬时能得到很大的转换速度，从而能够提高运算放大器的动作的速度。
图4中只表示此例的显示控制电路的运算放大器的第2构成例的输入级。
此例的运算放大器由下列部分构成。即：构成差动对的Nch晶体管M1、M2，其源极被共同连接，而栅极分别连接在输入端子11、12；构成差动对的Pch晶体管M3、M4，其源极共同连接，而栅极分别连接在输入端子12、11；Nch晶体管M13，该晶体管将漏极连接在Nch晶体管M1和M2的被共同连接的源极，再将栅极连接在控制信号输入端子17；第1恒流源I1，该恒流源连接在Nch晶体管M13的源极与低电位侧电源端子14之间；Pch晶体管M14，该晶体管将漏极连接在Pch晶体管M3和M4的被共同连接的源极，再将栅极连接在控制信号输入端子18；第2恒流源I2，该恒流源连接在Pch晶体管M14的源极与高电位侧电源端子13之间；由Pch晶体管M5与Pch晶体管M6构成的第1电流镜电路，其中，M5将栅极与漏极连接在Nch晶体管M1的漏极，再将源极连接在高电位侧电源端子13，而M6将栅极连接在Pch晶体管M5的栅极，将漏极连接在Pch晶体管M3的漏极，且源极连接在高电位侧端子13；以及由Pch晶体管M7与Pch晶体管M8构成的第2电流镜电路，其中，M7将栅极与漏极连接在Nch晶体管M2的漏极，再将源极连接在高电位侧电源端子13，而M8将栅极连接在Pch晶体管M7的栅极，将漏极连接在Pch晶体管M4的漏极，且源极连接在高电位侧端子13。
以下，对图4所示的运算放大器的动作进行说明。
图4所示的运算放大器对于与图12所示的现有例的运算放大器具有相同功能的部分标以相同标号，且这些动作与图12所示的运算放大器相同。
此外，根据与数字图像数据信号线100的数字数据对应的模拟信号高于或低于中间电压，控制Nch晶体管M13和Pch晶体管M14的导通和截止状态，通常通过控制，仅使Nch侧输入级的恒流源I1与Pch侧输入级的恒流源I2的某一侧进行动作，抑制全范围内的电流量的变化，而能够抑制漂移电压值与图2所示的运算放大器的情况相同。
于是，在图4所示的运算放大器中，将由导电类型相反的差动对晶体管构成的Nch输入级与Pch输入级进行搭配，因此能够互补地进行全范围输入，且通过Nch晶体管M13和Pch晶体管M14，通常控制成，仅使恒流源I1或I2中的某一侧进行动作，所以通过抑制全范围内的电流量的变化，可抑制漂移电压值。
进而，构成差动对的Nch晶体管M1的漏极与构成差动对的Pch晶体管M3的漏极通过由Pch晶体管M5和M6构成的电流镜电路而作电流镜连接，且构成差动对的Nch晶体管M2的漏极与构成差动对的Pch晶体管M4的漏极通过由Pch晶体管M7和M8构成的电流镜电路而作电流镜连接，因此只在需要转换速度时，通过瞬时增加输入级的偏置电流，不增加稳定的电流，可以提高充电或放电的速度。
此外，在专利文献2和专利文献3中记载的运算放大器中，不具有相当于此例情况的Nch晶体管M13和Pch晶体管M14的功能，而构成为在输入级时常流过一定的电流，因此在Nch输入级与Pch输入级共同成为导通状态的中间输入范围内，由于输入级的直流增益增加，因而为了稳定而需要使大电流流过驱动级，但在此例的运算放大器中，时常有一侧的输入级置为截止状态，因此输入级的直流增益不会增加，所以可减少流过输入级的电流。因此，在此例的运算放大器中，例如与专利文献3中记载的运算放大器相比，可使损耗电流减少25％左右。
此例的显示控制电路中的第4构成例的运算放大器，如图5所示，由下列部分构成。即：构成差动对的Nch晶体管M1、M2，其源极共同连接，而栅极分别连接在输入端子11、12；构成差动对的Pch晶体管M3、M4，其源极共同连接，而栅极分别连接在输入端子12、11；Nch晶体管M13，其漏极被连接在Nch晶体管M1和M2的被共同连接的源极，其栅极被连接在控制信号输入端子17；第1恒流源I1，该恒流源连接在Nch晶体管M13的源极与低电位侧电源端子14之间；Pch晶体管M14，其漏极被连接在Pch晶体管M3和M4的被共同连接的源极，其栅极被连接在控制信号输入端子18；第2恒流源I2，该恒流源连接在Pch晶体管M14的源极与高电位侧电源端子13之间；由Pch晶体管M5与Pch晶体管M6构成的第1电流镜电路，其中，M5将栅极与漏极连接在Nch晶体管M1的漏极，再将源极连接在高电位侧电源端子13，而M6将栅极连接在Pch晶体管M5的栅极，将漏极连接在Pch晶体管M3的漏极，且源极被连接在高电位侧端子13；由Pch晶体管M7与Pch晶体管M8构成的第2电流镜电路，其中，M7将栅极与漏极连接在Nch晶体管M2的漏极，再将源极连接在高电位侧电源端子13，而M8将栅极连接在Pch晶体管M7的栅极，将漏极连接在Pch晶体管M4的漏极，且源极被连接在高电位侧端子13；由Nch晶体管M9和M10构成的负载电路，被连接在Pch晶体管M3，M4的漏极与低电位侧电源端子14之间；构成输出级电路的Pch晶体管M11和Nch晶体管M12，其源极分别连接在高电位侧电源端子13与低电位侧电源端子14，其漏极共同连接到输出端子50；以及驱动级电路D1，该电路对来自负载电路中Nch晶体管M10的漏极的信号16进行电平移动，然后再分别连接到输出级的Pch晶体管M11与Nch晶体管M12的栅极。
图5所示的运算放大器如图1所示被连接成电压跟随器，因此与将输出端子50与一个输入端子12相连接。
以下，对图5所示的运算放大器的动作进行说明。
在图5所示的运算放大器中，对于与图4所示的运算放大器具有相同功能的部分标以相同标号，且这些动作与图4所示的运算放大器相同。
进而，在图5所示的运算放大器中，在构成差动对的Nch晶体管M1和M2的被共同连接的源极与低电位侧电源端子14之间具有将栅极连接在输出级的Nch晶体管M12的栅极上的Nch晶体管M15，且在构成差动对的Pch晶体管M3和M4的被共同连接的源极与高电位侧电源端子13之间具有将栅极连接在输出级的Pch晶体管M11的栅极上的Pch晶体管M16，从而根据输入端子11的外加电压相对输入端子12的上升或下降，使Pch晶体管M16或Nch晶体管M15的电流增加，因此流过输入级的电流只在输出端子50的电压上升或下降期间变大，所以在信号输入发生变化时，供给到输入级的差动晶体管对的偏置电流增加，而促进输出端子50的电压变化，因此能够瞬时得到很大的转换速度，而能够提高运算放大器动作的速度，则与图3所示的运算放大器的情况相同。
于是，在图5所示的运算放大器中，将由导电类型相反的差动对晶体管构成的Nch输入级与Pch输入级进行搭配，因此能够互补地进行全范围输入，且输出级的Pch晶体管M11和Nch晶体管M12进行推挽动作，因此可获得宽范围的输出，同时通过Nch晶体管M13与Pch晶体管M14，通常控制成，仅使恒流源I1或I2中的某一侧进行动作，所以通过抑制全范围内的电流量的变化，可抑制漂移电压值。
此外，在此例的运算放大器中，通过配备Nch晶体管M15和Pch晶体管M16，在信号输入发生变化时，供给到输入级的差动晶体管对的偏置电流增加，而促进输出端子50的电压变化，因此瞬时能得到很大的转换速度，从而能够提高运算放大器的动作的速度。
进而，构成差动对的Nch晶体管M1的漏极与构成差动对的Pch晶体管M3的漏极通过由Pch晶体管M5和M6构成的电流镜电路而作电流镜连接，且构成差动对的Nch晶体管M2的漏极与构成差动对的Pch晶体管M4的漏极通过由Pch晶体管M7和M8构成的电流镜电路而作电流镜连接，因此只在需要转换速度时，通过瞬时增加输入级的偏置电流，不增加稳定的电流，可以提高充电或放电的速度。
再者，此时通常一侧的输入级置为截止状态，因此不会增加输入级的直流增益，所以能够减小流过输入级的电流，因此与例如专利文献3中记载的运算放大器相比，可使损耗电流减小25％左右的点也与图4所示的运算放大器相同。
(第2实施例)
图6为表示作为本发明的第2实施例的显示控制电路的构成的框图、图7为表示本实施例的显示控制电路中的运算放大器的第1构成例的电路图、图8为用于说明根据切换信号来更换Nch输入级与Pch输入级的效果的图、图9为表示本实施例的显示控制电路中的运算放大器的第2构成例的电路图。
此例的显示控制电路，如图6所示，大致由选择器电路1、运算放大器控制电路3和运算放大器5构成。
其中，选择器电路1和运算放大器控制电路3与图1所示的第1
实施例的情况相同。
运算放大器5除了具有与图1所示的第1实施例的运算放大器4大致相同的构成和功能以外，其不同点在于，在其信号输入侧与信号输出侧之间具有通过切换信号19而控制导通·截止状态的开关(21，22)和(23，24)。
其中，切换信号19从外部的未图示的控制电路输入，且向如液晶或有机EL等的面板模块写入图像时，可在像面的每1帧或每1行上切换为“H”和“L”。
此例的显示控制电路中的第1构成例的运算放大器，如图7所示，除了具有与图4所示的运算放大器相同的构成以外，其不同点在于，在构成差动对的Pch晶体管M3和M4的两个漏极之间，具有通过切换信号19而被切换的开关(31，32)和(33，34)。
在图7所示的运算放大器中，例如切换信号19为“H”时，运算放大器外部的开关21，23被置成截止，且开关22，24导通，而运算放大器内部的开关31，33被置成导通，且开关32，34截止，但在此情况下的连接状态与图4所示的运算放大器相同，且其动作也没有不同之处。
另一方面，切换信号19为“L”时，运算放大器外部的开关21，23被置成导通，且开关22，24截止，而运算放大器内部的开关31，33被置成截止，且开关32，34导通，但在此情况下的连接状态变成相对图4所示的运算放大器中的输入端子11和12，替换成由Nch晶体管构成的差动对和由Pch晶体管构成的差动对而进行连接的状态。
于是，通过根据切换信号19更换Nch输入级与Pch输入级而连接到信号输入端子，具有表观上减小Nch输入级与Pch输入级的输出特性相对输入电平的变化的误差(线性误差)的效果。
图8为以图表说明根据切换信号更换Nch输入级与Pch输入级的效果。
图8中(a)表示切换信号19为“H”时的图像数据与输出电压间的关系，并表示以输入电平为中间电压时为转换点，输出电压特性发生变化的状况。
此外，图8中(b)表示切换信号19为“L”时的图像数据与输出电压间的关系，并表示以输入电平为中间电压时为转换点，输出电压特性发生与(a)时相反倾向变化的状况。
这种线性误差是由于在运算放大器的制造工序中基于各晶体管的尺寸精度的误差等而产生的性能上的误差(不均衡)而导致的，这种误差的大部分由于输入差动对的制造参数离散而产生。
因此，通过相对输入端子11和12以适当的时间间隔更换输入差动对，可平均这种误差，从而可在表观上减少Nch输入级与Pch输入级的输出特性相对输入电平的变化的误差。
图8中(c)例示了进行这种输入差动对的更换时的图像数据与输出电压的特性，并表示由于输入差动对的性能误差导致的输出电压特性的变化被平均而提高了表观上的线性。
于是，根据此例的运算放大器，可得到与图4所示的运算放大器相同的效果，同时改善由于输入差动对的制造参数离散等导致的线性的劣化，可提高图像质量。
此例的显示控制电路中的第2构成例的运算放大器如图9所示，除了具有与图5所示的运算放大器相同的构成以外，其不同点在于，在构成差动对的Pch晶体管M3和M4的两个漏极之间具有通过切换信号19而被切换的开关(31，32)和(33，34)。
在图9所示的运算放大器中，通过切换信号19而被切换的开关(31，32)和(33，34)的动作及其效果与图7所示的运算放大器相同。
即，通过根据切换信号19更换Nch输入级与Pch输入级，而连接到信号输入端子11和12上，具有可在表观上减小Nch输入级与Pch输入级的输出特性相对输入电平的变化的误差(线性误差)的效果。
于是，根据此例的运算放大器，可得到与图5所示的运算放大器相同的效果，同时改善了由于输入差动对的制造参数离散等导致的线性的劣化，可提高图像质量。
以上，利用附图对此发明的实施例进行了详细说明，但具体构成不限于此实施例，在不脱离此发明的中心思想的范围的设计变更等也包含于此发明。例如，可知上述各构成例的运算放大器中，通过将各晶体管的导电类型与各恒流源的极性等进行互换颠例，而互补构成的电路，当然能够实现可得到相同效果的运算放大器与利用该放大器的显示控制电路。且，在上述的各构成例的运算放大器中，取代由场效应晶体管构成差动对，而由双极性晶体管构成差动对，当然也能得到相同效果。且在各实施例的运算放大器控制电路中，也可以取代由极性数据决定控制信号的输出极性，而根据判断出灰度等级数据大于或小于规定的中间值而决定控制信号的极性。
如上所述，根据本发明的第1实施例的显示控制电路，在运算放大器中，将导电类型相反的两个输入级进行搭配，因此可以互补地进行全范围输入，且输入级进行推挽动作，因此可得出宽范围的输出。
此外，时常控制成仅使两个输入级的恒流源中的某一侧进行动作，因此通过抑制全范围内的电流量的变化，可抑制漂移电压值，同时不会增加输入级的直流增益，而减小流过输入级的电流，因此可实现低损耗电流化。
进而，在输入信号发生变化时，供给到输入级的差动对的偏置电流增加，而促进输出级的电压变化，因此可瞬时得到很大的转换速度，因此能够提高动作的速度，且仅在需要转换速度时，通过瞬时地增加输入级的偏置电流，在不增加正常电流的基础上，可以提高充电或放电的速度。
此外，根据本发明的第2实施例的显示控制电路，可得到与第1实施例相同的效果，同时在运算放大器中对由于制造参数离散导致的输入差动对的性能上的不平衡进行平均化，从而在表观上改善输出特性的线性相对输入电平的变化的劣化，因此可提高图像质量。

Claims (14)

1.一种显示控制电路，其特征在于，具备：
选择器电路，该电路被连接在数字图像数据信号线上，用于输出其大小与所输入的数字图像数据对应的模拟信号；
运算放大器控制电路，该电路被连接在所述数字图像数据信号线上，用于输出其极性与所输入的数字图像数据对应的控制信号；
由互补连接的导电类型相反的差动晶体管对构成的第1和第2输入级；以及
运算放大器，该放大器具有分别向所述第1和第2输入级供给偏置电流的第1和第2恒流源，根据所述控制信号的极性，选择性地将所述第1恒流源和所述第2恒流源控制为导通。
2.如权利要求1所述的显示控制电路，其中，所述运算放大器，具备：
导电类型相反的第1和第2差动晶体管对，该晶体管对分别把控制电极连接在第1和第2输入端子，将第2电极分别共同连接；
所述第1和第2恒流源，这些恒流源将一端分别连接在第2和第1电源端子上；
导电类型相反的第1和第2晶体管，这些晶体管将第1电极分别连接在所述第1和第2差动晶体管对被共同连接的第2电极，将第2电极分别连接在所述第1和第2恒流源的另一端，分别将所述控制信号连接到控制电极；以及
第1和第2负载电路，这些负载电路分别连接在所述第1和第2差动晶体管对的第1电极与所述第1及第2电源端子之间。
3.如权利要求1所述的显示控制电路，其中，所述运算放大器，具备：
导电类型相反的第1和第2差动晶体管对，该晶体管对将控制电极分别连接在第1和第2输入端子，将第2电极分别共同连接；
所述第1和第2恒流源，这些恒流源将一端分别连接在第2和第1电源端子上；
导电类型相反的第1和第2晶体管，这些晶体管将第1电极分别连接在所述第1和第2差动晶体管对的被共同连接的第2电极，将第2电极分别连接在所述第1和第2恒流源的另一端，分别将上述控制信号连接到控制电极；
第1和第2负载电路，这些电路分别连接在所述第1和第2差动晶体管对的第1电极与所述第1及第2电源端子之间；
导电类型相反的第3和第4晶体管，这些晶体管被连接在所述第1和第2差动晶体管对的被共同连接的第2电极与所述第2和第1电源端子之间；
导电类型相反的第5和第6晶体管，这些晶体管将第1电极共同连接在输出端子，且将第2电极分别连接在所述第1和第2电源端子上，并根据来自各自的控制电极的输入来进行推挽动作；以及
驱动电路，该电路对由所述第1和第2负载电路并联输入的信号进行电平移动，再分别供给到所述第5和第6晶体管的控制电极。
4.如权利要求1所述的显示控制电路，其中，所述运算放大器，具备：
导电类型相反的第1和2第差动晶体管对，该晶体管对将控制电极分别连接在第1和第2输入端子，将第2电极分别共同连接；
所述第1和第2恒流源，这些恒流源将一端分别连接在第1和第2电源端子上；
导电类型相反的第1和第2晶体管，这些晶体管将第1电极分别连接在所述第1和第2差动晶体管对的被共同连接的第2电极，将第2电极分别连接在所述第1和第2恒流源的另一端，分别将所述控制信号连接到控制电极；
第1电流镜电路，该电路被连接在所述第1差动晶体管对一侧的输出端及所述第2差动晶体管对一侧的输出端与所述第1电源端子之间；
第2电流镜电路，该电路被连接在所述第1差动晶体管对另一侧的输出端及所述第2差动晶体管对另一侧的输出端与上述第1电源端子之间；以及
第7和第8晶体管，这些晶体管将一侧的第1电极连接在所述第2差动晶体管对一侧的输出端与所述第1电流镜电路上，且将另一侧的第1电极连接在所述第2差动晶体管对的另一侧的输出端与所述第2电流镜电路上，将各第2电极连接在所述第2电源端子上，并将共同连接的控制电极连接在所述一侧的第1电极上。
5.如权利要求1所述的显示控制电路，其中，所述运算放大器，具备：
导电类型相反的第1和2第差动晶体管对，该晶体管对将控制电极分别连接在第1和第2输入端子，将第2电极分别共同连接；
所述第1和第2恒流源，这些恒流源将一端分别连接在第2和第1电源端子上；
导电类型相反的第1和第2晶体管，这些晶体管将第1电极分别连接在所述第1和第2差动晶体管对的被共同连接的第2电极，将第2电极分别连接在所述第1和第2恒流源的另一端，分别将所述控制信号连接到控制电极；
第1电流镜电路，该电路被连接在所述第1差动晶体管对一侧的输出端及所述第2差动晶体管对一侧的输出端与所述第1电源端子之间；
第2电流镜电路，该电路被连接在所述第1差动晶体管对另一侧的输出端及所述第2差动晶体管对另一侧的输出端与所述第1电源端子之间；
导电类型相反的第3和第4晶体管，这些晶体管被连接在所述第1和第2差动晶体管对的被共同连接的第2电极与所述第2和第1电源端子之间；
导电类型相反的第5和第6晶体管，这些晶体管将第1电极共同连接在输出端子，且将第2电极分别连接在所述第1和第2电源端子上，并根据来自各自的控制电极的输入来进行推挽动作；
第7和第8晶体管，这些晶体管将一侧的第1电极连接在所述第2差动晶体管对的一侧的输出端与所述第1电流镜电路上，且将另一侧第1电极连接在所述第2差动晶体管对的另一侧的输出端与所述第2电流镜电路上，将各第2电极连接在所述第2电源端子上，并将共同连接的控制电极连接在所述一侧的第1电极上；以及
驱动电路，该电路对由所述第1和第2负载电路并联输入的信号进行电平移动，再分别供给到所述第5和第6晶体管的控制电极。
6.一种显示控制电路，其特征在于，具备：
选择器电路，该电路被连接在数字图像数据信号线上，用于输出其大小与所输入的数字图像数据对应的模拟信号；
运算放大器控制电路，该电路被连接在所述数字图像数据信号线上，用于输出其极性与所输入的数字图像数据对应的控制信号；
由互补连接的导电类型相反的差动晶体管对构成的第1和第2输入级；以及
运算放大器，该放大器具有分别向所述第1和第2输入级供给偏置电流的第1和第2恒流源，选择性地将所述第1恒流源与所述第2恒流源控制为导通，同时根据切换信号将所述选择器电路的输出切换成相互反相而分别连接到所述第1和第2输入级，根据切换信号将输出端子切换成相互反相而分别连接到所述第2和第1输入级，且根据所述切换信号更换所述第1输入级与第2输入级。
7.如权利要求6所述的显示控制电路，其中，所述运算放大器，具备：
导电类型相反的第1和2第差动晶体管对，该晶体管对将控制电极分别连接在第1和第2输入端子，将第2电极分别共同连接；
所述第1和第2恒流源，这些恒流源将一端分别连接在第1和第2电源端子上；
导电类型相反的第1和第2晶体管，这些晶体管将第1电极分别连接在所述第1和第2差动晶体管对的被共同连接的第2电极，将第2电极分别连接在所述第1和第2恒流源的另一端，分别将所述控制信号连接到控制电极；
第1电流镜电路，该电路被连接在所述第1差动晶体管对一侧的输出端及所述第2差动晶体管对一侧的输出端与所述第1电源端子之间；
第2电流镜电路，该电路被连接在所述第1差动晶体管对另一侧的输出端及所述第2差动晶体管对另一侧的输出端与所述第1电源端子之间；
第7和第8晶体管，这些晶体管将一侧的第1电极连接在所述第2差动晶体管对一侧的输出端与所述第1电流镜电路上，且将另一侧第1电极连接在所述第2差动晶体管对的另一侧的输出端与所述第2电流镜电路上，将各第2电极连接在所述第2电源端子上，并将控制电极共同连接；
第1和第2开关，这些开关根据切换信号将所述第2差动晶体管对一侧的输出端或另一侧的输出端切换成相互反相，而连接到所述共同连接的第7和第8晶体管的控制电极；以及
第3和第4开关，这些开关根据所述切换信号将所述第2差动晶体管对另一侧的输出端或一侧的输出端切换成相互反相而连接到输出侧。
8.如权利要求6所述的显示控制电路，其中，所述运算放大器，具备：
导电类型相反的第1和2第差动晶体管对，该晶体管对将控制电极分别连接在第1和第2输入端子，将第2电极分别共同连接；
所述第1和第2恒流源，这些恒流源将一端分别连接在第1和第2电源端子上；
导电类型相反的第1和第2晶体管，这些晶体管将第1电极分别连接在所述第1和第2差动晶体管对的被共同连接的第2电极，将第2电极分别连接在所述第1和第2恒流源的另一端，分别将所述控制信号连接到控制电极；
第1电流镜电路，该电路被连接在所述第1差动晶体管对一侧的输出端及所述第2差动晶体管对一侧的输出端与所述第1电源端子之间；
第2电流镜电路，该电路被连接在所述第1差动晶体管对另一侧的输出端及所述第2差动晶体管对另一侧的输出端与所述第1电源端子之间；
导电类型相反的第3和第4晶体管，这些晶体管被连接在所述第1和第2差动晶体管对的被共同连接的第2电极与所述第2及第1电源端子之间；
导电类型相反的第5和第6晶体管，这些晶体管将第1电极共同连接在输出端子且将第2电极分别连接在所述第1和第2电源端子上，并根据来自各自的控制电极的输入而进行推挽动作；
第7和第8晶体管，这些晶体管将一侧的第1电极连接在所述第2差动晶体管对一侧的输出端与所述第1电流镜电路上，且将另一侧的第1电极连接在所述第2差动晶体管对的另一侧的输出端与所述第2电流镜电路上，将各第2电极连接在所述第2电源端子上，并将控制电极共同连接；
驱动电路，该电路对由所述第1和第2负载电路并联输入的信号进行电平移动，再分别供给到所述第5和第6晶体管的控制电极；
第1和第2开关，这些开关根据切换信号将所述第2差动晶体管对一侧的输出端或另一侧的输出端切换成相互反相，而连接到所述共同连接的第7和第8晶体管的控制电极；以及
第3和第4开关，这些开关根据所述切换信号将所述第2差动晶体管对另一侧的输出端或一侧的输出端切换成相互反相，而连接到输出侧。
9.如权利要求1所述的显示控制电路，其中，
所述数字图像数据由具有多位宽度的灰度等级数据构成。
10.如权利要求6所述的显示控制电路，其中，
所述数字图像数据由具有多位宽度的灰度等级数据构成。
11.如权利要求1所述的显示控制电路，其中，
所述数字图像数据由具有多位宽度的灰度等级数据与决定输出极性的极性数据构成。
12.如权利要求6所述的显示控制电路，其中，
所述数字图像数据由具有多位宽度的灰度等级数据与决定输出极性的极性数据构成。
13.如权利要求1所述的显示控制电路，其中，
所述运算放大器控制电路，当与所述数字图像数据对应的模拟信号的电位高于中间电压时，生成切断P沟道晶体管侧输入级的恒流源，并使N沟道晶体管侧输入级的恒流源有效的信号，当与所述数字图像数据对应的模拟信号的电位低于中间电压时，生成使P沟道晶体管侧输入级的恒流源有效，并切断N沟道晶体管侧输入级的恒流源的信号。
14.如权利要求6所述的显示控制电路，其中，
所述运算放大器控制电路，当与所述数字图像数据对应的模拟信号的电位高于中间电压时，生成切断P沟道晶体管侧输入级的恒流源，并使N沟道晶体管侧输入级的恒流源有效的信号，当与所述数字图像数据对应的模拟信号的电位低于中间电压时，生成使P沟道晶体管侧输入级的恒流源有效，并切断N沟道晶体管侧输入级的恒流源的信号。
CNB2004100616448A 2003-06-24 2004-06-24 显示控制电路 Expired - Fee Related CN100483502C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003180177A JP2005017536A (ja) 2003-06-24 2003-06-24 表示制御回路
JP180177/2003 2003-06-24

Publications (2)

Publication Number Publication Date
CN1573902A true CN1573902A (zh) 2005-02-02
CN100483502C CN100483502C (zh) 2009-04-29

Family

ID=33535122

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100616448A Expired - Fee Related CN100483502C (zh) 2003-06-24 2004-06-24 显示控制电路

Country Status (4)

Country Link
US (1) US7271792B2 (zh)
JP (1) JP2005017536A (zh)
KR (1) KR20050001356A (zh)
CN (1) CN100483502C (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100505020C (zh) * 2005-06-22 2009-06-24 联咏科技股份有限公司 双选择二极管液晶显示器驱动方法及装置
CN100583230C (zh) * 2007-03-19 2010-01-20 联詠科技股份有限公司 模拟式源极驱动装置
CN101221714B (zh) * 2007-01-12 2010-09-29 联詠科技股份有限公司 驱动装置
CN101174390B (zh) * 2006-10-30 2010-12-08 瑞鼎科技股份有限公司 削波器漂移补偿信号产生装置及其方法
US8120558B2 (en) 2006-12-29 2012-02-21 Novatek Microelectronics Corp. Driving apparatus and driving method thereof
CN102136262B (zh) * 2010-01-21 2014-07-23 联咏科技股份有限公司 显示器的驱动装置
CN113452332A (zh) * 2020-03-27 2021-09-28 爱思开海力士有限公司 差分放大器

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100933452B1 (ko) * 2003-11-19 2009-12-23 엘지디스플레이 주식회사 액정표시장치의 구동장치 및 구동방법
KR100618853B1 (ko) * 2004-07-27 2006-09-01 삼성전자주식회사 증폭기 제어회로 및 증폭기 제어방법
JP4371006B2 (ja) * 2004-08-17 2009-11-25 セイコーエプソン株式会社 ソースドライバ及び電気光学装置
US7877703B1 (en) * 2005-03-14 2011-01-25 Seven Networks, Inc. Intelligent rendering of information in a limited display environment
JP4896420B2 (ja) * 2005-03-30 2012-03-14 株式会社 日立ディスプレイズ 表示装置
FR2884639A1 (fr) * 2005-04-14 2006-10-20 Thomson Licensing Sa Panneau d'affichage d'images a matrice active, dont les emetteurs sont alimentes par des generateurs de courant pilotables en tension
JP4964461B2 (ja) * 2005-12-13 2012-06-27 ティーピーオー、ホンコン、ホールディング、リミテッド 表示装置及びその容量性負荷の駆動回路
JP2008311904A (ja) * 2007-06-14 2008-12-25 Panasonic Corp 演算増幅回路
US8665188B2 (en) * 2008-02-04 2014-03-04 National Semiconductor Corporation Laser diode / LED drive circuit
JP5643749B2 (ja) * 2009-04-01 2014-12-17 ローム株式会社 液晶駆動装置
JP5702570B2 (ja) * 2009-11-27 2015-04-15 ローム株式会社 オペアンプ及びこれを用いた液晶駆動装置、並びに、パラメータ設定回路、半導体装置、電源装置
KR102159257B1 (ko) 2014-09-26 2020-09-23 삼성전자 주식회사 디스플레이 구동 회로 및 디스플레이 구동 방법
TWI575868B (zh) * 2015-02-12 2017-03-21 瑞鼎科技股份有限公司 應用於顯示裝置之放大器電路
JP2019115009A (ja) * 2017-12-26 2019-07-11 アズビル株式会社 入力回路
DE112021003980T5 (de) * 2020-07-31 2023-06-01 Microchip Technology Incorporated Multi-bias-modus-stromzufuhrschaltung, konfigurieren einer multi-bias-modus-stromzufuhrschaltung, berührungserfassungssysteme, die eine multi-bias-modus-stromzufuhrschaltung einschliessen, und zugehörige systeme, verfahren und vorrichtungen
CN120071792A (zh) * 2023-11-30 2025-05-30 Tcl华星光电技术有限公司 显示驱动系统及其驱动方法、显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63292709A (ja) * 1987-05-25 1988-11-30 Nec Corp 増幅回路
US5006739A (en) * 1987-06-15 1991-04-09 Hitachi, Ltd. Capacitive load drive circuit
US5355948A (en) 1992-11-04 1994-10-18 Sparlin Derry D Permeable isolation sectioned screen
US5440256A (en) * 1992-11-17 1995-08-08 Medtronic, Inc. Dual mode track and hold drivers for active LCD'S
JP2885120B2 (ja) 1995-01-27 1999-04-19 日本電気株式会社 演算増幅器
JP4095174B2 (ja) * 1997-08-05 2008-06-04 株式会社東芝 液晶ディスプレイ装置
JP3338771B2 (ja) * 1997-09-04 2002-10-28 山形日本電気株式会社 演算増幅器
JPH11305735A (ja) * 1998-04-17 1999-11-05 Sharp Corp 差動増幅回路及びそれを用いた演算増幅器回路並びにその演算増幅器回路を用いた液晶駆動回路
JP2001004974A (ja) 1999-06-18 2001-01-12 Sanyo Electric Co Ltd 液晶駆動回路
JP3830339B2 (ja) * 1999-09-17 2006-10-04 松下電器産業株式会社 高スルーレート差動増幅回路
GB0008019D0 (en) * 2000-03-31 2000-05-17 Koninkl Philips Electronics Nv Display device having current-addressed pixels
JP4770001B2 (ja) * 2000-06-22 2011-09-07 日本テキサス・インスツルメンツ株式会社 駆動回路及び電圧ドライバ
JP3617816B2 (ja) * 2000-11-29 2005-02-09 シャープ株式会社 インピーダンス変換装置とそれを備えた表示装置の駆動装置
JP3730886B2 (ja) * 2001-07-06 2006-01-05 日本電気株式会社 駆動回路及び液晶表示装置
JP2003069353A (ja) * 2001-08-24 2003-03-07 Toshiba Corp 差動増幅回路および液晶表示装置駆動用半導体集積回路
JP3908013B2 (ja) * 2001-11-19 2007-04-25 Ｎｅｃエレクトロニクス株式会社 表示制御回路及び表示装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100505020C (zh) * 2005-06-22 2009-06-24 联咏科技股份有限公司 双选择二极管液晶显示器驱动方法及装置
CN101174390B (zh) * 2006-10-30 2010-12-08 瑞鼎科技股份有限公司 削波器漂移补偿信号产生装置及其方法
US8120558B2 (en) 2006-12-29 2012-02-21 Novatek Microelectronics Corp. Driving apparatus and driving method thereof
CN101221714B (zh) * 2007-01-12 2010-09-29 联詠科技股份有限公司 驱动装置
CN100583230C (zh) * 2007-03-19 2010-01-20 联詠科技股份有限公司 模拟式源极驱动装置
CN102136262B (zh) * 2010-01-21 2014-07-23 联咏科技股份有限公司 显示器的驱动装置
CN113452332A (zh) * 2020-03-27 2021-09-28 爱思开海力士有限公司 差分放大器
CN113452332B (zh) * 2020-03-27 2024-04-09 爱思开海力士有限公司 差分放大器

Also Published As

Publication number Publication date
CN100483502C (zh) 2009-04-29
JP2005017536A (ja) 2005-01-20
US20040263504A1 (en) 2004-12-30
US7271792B2 (en) 2007-09-18
KR20050001356A (ko) 2005-01-06

Similar Documents

Publication Publication Date Title
CN1573902A (zh) 显示控制电路
CN1057648C (zh) 差分放大器
CN1260881C (zh) 差动电路和放大电路以及使用该放大电路的显示装置
CN1311420C (zh) 液晶面板驱动器
CN1254783C (zh) 基准电压发生电路和方法、显示驱动电路、显示装置
CN1088288C (zh) 运算放大器
CN100350443C (zh) 电源电路、显示驱动器及电压供给方法
CN1396580A (zh) 驱动电路和液晶显示装置
CN1790900A (zh) 差动放大器和使用它的显示装置的数据驱动器
CN1437085A (zh) 基准电压发生电路及发生方法、显示驱动电路及显示装置
CN1220099C (zh) 电源装置及备有该装置的显示器
CN1624737A (zh) 显示装置、其驱动电路及其驱动方法
CN1604472A (zh) 斜坡电压产生装置和有源矩阵驱动型显示装置
CN1402211A (zh) 电流负载器件及其驱动方法
CN1809862A (zh) 液晶显示装置
CN1702729A (zh) 驱动电路、操作状态检测电路和显示装置
CN1628334A (zh) 图像显示装置
CN1106584C (zh) 液晶驱动用电源装置及使用它的液晶装置和电子仪器
CN101051820A (zh) 放大器以及使用放大器的驱动电路
CN101055687A (zh) 包含放大器电路的驱动电路
CN1591553A (zh) 信号线驱动电路、图像显示装置以及移动设备
CN1577448A (zh) 电流源电路以及输出电流的方法
CN1855702A (zh) 失调校正电路和运算放大器电路
CN1677845A (zh) 放大电路及显示装置
CN1787059A (zh) 显示装置及其驱动方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090429

Termination date: 20100624