JPS63292709A

JPS63292709A - 増幅回路

Info

Publication number: JPS63292709A
Application number: JP62125791A
Authority: JP
Inventors: Toru Kasai; 河西　徹; Koichi Matsumoto; 幸一松本
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1987-05-25
Filing date: 1987-05-25
Publication date: 1988-11-30

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は半導体集積回路からなる差動増幅器を備えた増
幅回路に関し、特にオフセットを相殺する機能を備えた
増幅回路に関する。

［従来の技術］差動増幅器のオフセットを除去する回路は、従来、サン
プルアンドホールド（以後Ｓ＆Ｈと称する）回路を用い
て構成されていた。即ち、Ｓ＆Ｈ回路で差動増幅器の正
相側と逆相側の出力値を保持し、次に入力端子に入力さ
れる入力信号を正逆入れ換えて、このときに得られた出
力値と、前記Ｓ＆Ｈ回路に保持されている出力値とを加
算又は減算することによって、オフセット成分のみをと
り出す、そして、負帰還ループによって前記オフセット
成分のみを帰還して差動増幅器のオフセットを除去する
。

つまり、オフセット成分をｅ、正相入力側の入力をａ、
逆相入力側の入力をｂとすると、正相出力及び逆相出力
は夫々下記（１）、■式のようになる。

正相出力；（ｂ−ａ）＋ｅ／２　　・・・（１）逆相出
力；　（ａ−ｂ）　−ｅ／２　　・・・（２）この（１
）式及び（２式の値をＳ＆Ｈ回路で保持する。

次に、入力信号を入れ換えて、正相側にｂ、逆相側にａ
を加えると、正相出力及び逆相出力は夫々下記（３）、
（イ）式のようになる。

正相出力；（ａ−ｂ）＋ｅ／２　　・・・（３）逆相出
力；（ｂ−ａ）　−ｅ／２　　・・・（４）従って、（１）式＋（３）式＝　（ａ−ｂ）　＋　（ｂ−ａ＞　
十ｅ＝ｅ又は、（３）式−（２）式＝　（ａ−ｂ）　　　（ａ−ｂ）　
＋ｅ＝ｅなる加減算によって、オフセット成分ｅだけを
取り出すことができる。また、（１）＋（４）＝２（ｂ
−ａ＞なる演算を行って、オフセット成分が除去された
出力を直接求めるようにしてもよい。

［発明が解決しようとする問題点］ところで、上述した従来のオフセット除去回路では、オ
フセット除去の効果がＳ＆Ｈ回路と演算回路の精度に大
きく左右される。仮に、演算回路の精度が完全であると
しても、Ｓ＆Ｈ回路にリークがある場合は、入力オフセ
ット以外の誤差成分ｅ２が発生してしまう、従って、こ
の種のオフセット除去回路では、高精度のＳ＆Ｈ回路を
備える必要があるが、Ｓ＆Ｈ回路を高精度にするために
は、大容量のコンデンサを必要とする場合が多い。

このため、Ｓ＆Ｈ回路用のコンデンサを半導体集積回路
内にとり込めずに、外付部品とせざるを得ないという問
題点があった。また、半導体集積回路内にとり込める程
の小さな容量でＳ＆Ｈ回路を構成することも考えられる
が、このためには入力信号の切換周期を短くしなければ
ならない、しかし、集積回路内のトランジスタの動作速
度には限界があり、このため、上記切換周期にもおのず
と限界がある。

本発明はかかる事情に鑑みてなされたものであって、高
精度のＳ＆Ｈ回路及び演算回路を必要とせず、半導体集
積回路に適した極めて簡単な構成でオフセット成分を除
去することができる増幅回路を提供することを目的とす
る。

［問題点を解決するための手段］本発明に係る増幅回路は、差動増幅器と、この差動増幅
器に入力される互いに逆相関係にある入力信号を所定の
クロック信号に同期して交互に切換える入力切換手段と
、この入力切換手段と同一タイミングで前記差動増幅器
の負荷の接続関係を切換える出力切換手段と、前記クロ
ック信号の周波数よりも小さく前記入力信号の周波数よ
りも大きな遮断周波数を持ち前記差動増幅器の出力信号
を低域ろ波する低域ろ波器とを有している。

［作用］差動増幅器の互いに逆相関係にある２つの入力信号を入
力切換手段によって交互に切換えると、そのままでは、
差動増幅器の負荷に現れる出力の相関係も交互に反転す
る。しかし、この発明では、入力信号の切換と同一タイ
ミングで出力負荷の接続を切換えているので、一つの負
荷に現れる出力の相関係は一定となる。

一方、ある状態で、一方の負荷に生じるオフセット成分
を＋ｅ、他方の負荷に生じるオフセット成分を−ｅとす
ると、前記負荷の切換えによって、一つの負荷に現れる
オフセット成分は、＋ｅ、−ｅ、＋ｅ、・・・と交互に
変化する。

従って、差動増幅器の出力は、オフセット成分のない出
力信号にクロック周波数のオフセット成分（＋ｅ、−ｅ
、十ｅ、・・・）が重畳された信号となる。この信号は
、低域ろ波器でオフセット成分が除去されるので、オフ
セットのない出力信号となる。

ところで、二つの切換回路は勿論のこと、低域ろ波器も
アクティブフィルタによって構成することにより差動増
幅器と同一チップ内に構成することが可能である。従っ
て、本発明によれば、集積回路に適した増幅回路が得ら
れる。

［実施例］第１図は本発明に係る増幅回路の第１の実施例を示す回
路図である。この実施例はバイポーラトランジスタで構
成された差動増幅器に本発明を適用したものである。

差動増幅器りは、電源２と、一対のＮＰＮトランジスタ
３．４と、これらトランジスタ３，４のコレクタと電源
２の正極との間に介挿された一対の負荷抵抗５．６と、
トランジスタ３．４のエミッタと電源２の負極との間に
共通接続された電流源７と、トランジスタ３．４の各ベ
ースにベースバイアスを与えるバイアス電源８，９及び
バイアス抵抗１０．１１とで構成されている。

入力信号を供給する信号源１２は、入力切換手段である
スイッチ１３を介してトランジスタ３゜４のベースに交
互に接続される。また、負荷抵抗５．６とトランジスタ
３，４のコレクタとの間にも出力切換手段であるスイッ
チ１４．１５が介挿されており、このスイッチ１４．１
５によって、負荷抵抗５．６をトランジスタ３，４の各
コレクタに交互に接続するように構成されている。これ
ら３つのスイッチ１３〜１５は、入力信号よりも十分に
周波数が高い（例えば１０倍程度）クロック信号１６に
よって同一タイミングで切換えられるものとなっている
。

差動増幅器りの出力は、負荷抵抗６とトランジスタ３，
４との接続点から取出される。この出力信号は、低域ろ
波器１７を介して出力端子１８に導かれている。低域ろ
波器１７は、前記クロック信号１６の周波数ｆｃＫより
も小さく、入力信号の周波数ｆ＋よりも大きな遮断周波
数ｆｃを持ち、差動増幅器りからの出力のうちクロック
信号１６のみを除去するものである。

次に、このように構成された増幅回路の動作について説
明する。いま、スイッチ１３がトランジスタ３のベース
に、スイッチ１４が負荷抵抗５に、そしてスイッチ１５
が負荷抵抗６に夫々接続されているとする。この場合、
トランジスタ３のベースには正相入力信号が入力され、
トランジスタ４のベースには逆相入力信号が入力される
。従って、入力信号と同相の出力信号をＶ、逆相の出力
を一■、負荷抵抗５，６の両端に表われる入力オフセッ
ト成分をｅとすると、負荷抵抗５のトランジスタ３．４
側の電圧Ｖ５は、Ｖ５＝−Ｖ＋ｅ　　　　　・（５１となり、同様に負荷抵抗６のトランジスタ３，４側の電
圧Ｖ６は、ｖ６＝＝ｖ−ｅ　　　　　　・・・（６）となる。

次に前記３つのスイッチ１３〜１５がクロック信号１６
に応じて反転すると、スイッチ１３がトランジスタ４の
ベースに、スイッチ１４が負荷抵抗６に、そして、スイ
ッチ１５が負荷抵抗５に夫々接続される。このようにス
イッチ１３〜１５の接続関係が変わると、今度はトラン
ジスタ４のベースに正相入力信号が入力され、トランジ
スタ３のベースに逆相入力信号が入力されるので、トラ
ンジスタ４のコレクタ電圧Ｖｃ４は、ＶＣ４＝　　Ｖ　　ｅとなる。このとき、スイッチ１５も反転しているので、Ｖ　ｇ　＝　Ｖ　０４　＝　　Ｖ　−ｅ　　・・・（７
）同様にＶ６　＝Ｖ＋ｅ　　　　　　・・・矧となる。

以下同様にして、スイッチ１３〜１５を同様に切換える
ことで、ｖ５は、−Ｖ＋ｅ、−Ｖ−ｅ。

Ｖ＋　ｅ　、　　Ｖ　　ｅ　、−・・・と変化し、Ｖ６
は、Ｖｅ　、　Ｖ＋ｅ　、　Ｖ−ｅ　、　Ｖ＋ｅ　、　
・・−と変化する。

つまり、第２図（ａ）に示すように、＋ｅなるオフセッ
トをもつ出力の波形と、−ｅなるオフセットをもつ出力
の波形とが交互に得られる。クロック信号１６の周波数
ｆＣＫは入力信号の周波数ｆ。

より十分高いく約１０程度度）ので、Ｖａ　＝Ｖ＋（４ｅ／ｒ）　　（ｓｉｎ　２ｆｆｆｃｘ
ｔ＋　（１／３）ｓｉｎ６　ｘ　ｆ　ｃＫｔ　＋　（１
１５）ｓｉｎｌＯｒ　ｆ　ｃｘｔ＋・・・・・・）となる。

この信号を第２図（ｂ）に示す、即ち、元来直流成分で
あるオフセット成分ｅが、出力と入力との正逆夫々の位
相に対応する端子及び負荷を同時に切換えることにより
、くり返し周期１　／　ｆ　ｃｘ、振幅２　ｅ　ｐ−ｐ
のパルス信号として取出され、差動増幅器１の（出力負
荷抵抗６の出力Ｖｂ　）は、オフセットがない出力信号
に上記パルス状のオフセットを重畳したような信号とな
る。従って、出力ｖ６を、遮断周波数ｆｃがｆ　Ｉ＜ｆ
ｃ　＜ｆｃＫなる低域ろ波器１７に通せば、オフセット
ｅが除去された第２図（ｃ）に示すような波形が得られ
る。

次に、第３図を参照して、本発明の第２の実施例につい
て説明する。この回路においては、ＰＮＰトランジスタ
２１．２２で構成された差動増幅器１１の負荷として、
ＮＰＮ）ランジスタ２４゜２５からなるカレントミラー
回路を用いている。

なお、第３図において、第１図と同一物には同一符号を
付して説明を省略する。このように能動負荷を用いるこ
とにより、利得を向上させた差動増幅器を持つ回路にも
本発明を適用できる。また、本発明はバイポーラトラン
ジスタのＰＮＰ、ＮＰＮの別な〈実施可能であり、ＭＯ
ＳＦＥＴを用いて実現することも可能であることはいう
までもない。

［発明の効果］以上説明したように、本発明によれば、入出力の端子及
び負荷の正相側、逆相側を入力信号に対し十分速い速度
で交互に切換ることにより、本来直流であるオフセット
を入力信号に対し十分高い周波数を有する信号に変え、
これを低域ろ波器で取除くようにしている。このため、
アナログ電圧の演算回路やＳ＆Ｈ回路を用いる必要がな
く、半導体集積回路に適したオフセット除去機能付き増
幅回路を実現することができる。

また、本発明においては、オフセット電圧を周波数領域
の処理で実現しているため、その効果が、温度の変動に
よる影響を受けないという利点を有する。

更に、本発明によれば、入力信号の周波数成分に、高周
波成分が重量される為、１／ｆ雑音に対する抑圧効果も
ある。

【図面の簡単な説明】

第１図は本発明の第１の実施例に係る増幅回路を示す回
路図、第２図（ａ）乃至（Ｃ）は同回路の各部の波形図
、第３図は本発明の第２の実施例に係る増幅回路を示す
回路図である。１．２３；差動増幅器、２；電源、３．４，２１゜２２
．２４．２５；）ランジスタ、５，６：負荷抵抗、７；
電流源、８，９；バイアス電源、１０゜１１；バイアス
抵抗、１２；信号源、１３〜１５；スイッチ、１７；低
域ろ波器、１８；出力端子第１図ど第３図

Claims

【特許請求の範囲】

一対の入力端子と一対の出力端子とを備え上記一対の出
力端子の夫々に負荷を接続してなる差動増幅器と、互い
に逆相関係にある２つの入力信号を所定のクロック信号
に同期して前記差動増幅器の一対の入力端子に交互に切
換入力させる入力切換手段と、この入力切換手段と同一
タイミングで前記差動増幅器の一対の出力端子と２つの
負荷とを交互に切換接続する出力切換手段と、前記クロ
ック信号の周波数よりも小さくかつ前記入力信号の周波
数よりも大きな遮断周波数を持ち前記出力端子から出力
される出力信号を低域ろ波する低域ろ波器とを有するこ
とを特徴とする増幅回路。