CN1892984A - 半导体层结构及制造半导体层结构的方法 - Google Patents

半导体层结构及制造半导体层结构的方法 Download PDF

Info

Publication number
CN1892984A
CN1892984A CNA2006100845287A CN200610084528A CN1892984A CN 1892984 A CN1892984 A CN 1892984A CN A2006100845287 A CNA2006100845287 A CN A2006100845287A CN 200610084528 A CN200610084528 A CN 200610084528A CN 1892984 A CN1892984 A CN 1892984A
Authority
CN
China
Prior art keywords
silicon carbide
layer
silicon
silicon wafer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006100845287A
Other languages
English (en)
Inventor
布里安·墨非
迈克·黑伯伦
约尔格·林德纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN1892984A publication Critical patent/CN1892984A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
    • H10P52/40—Chemomechanical polishing [CMP]
    • H10P52/402—Chemomechanical polishing [CMP] of semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及半导体层结构，其包含硅晶片上的单晶碳化硅层，该硅晶片的直径至少为150毫米，其中该碳化硅层的表面粗糙度最高为0.5nm RMS，微管密度最高为1cm－2，此外不含晶体生长或外延沉积期间产生的任何缺陷。此外，本发明还涉及制造半导体层结构的方法，其中将碳离子注入硅晶片的一定深度内，然后热处理该硅晶片，从而在该硅晶片内形成掩埋的单晶碳化硅层以及位于该碳化硅层上方及下方的非晶过渡区域，然后去除上方的硅层以及位于该单晶碳化硅层上方的非晶过渡区域，从而使该单晶碳化硅层暴露出来，随后对该暴露的单晶碳化硅层表面实施化学机械平坦化处理，直至表面粗糙度低于0.5nm RMS。

Description

半导体层结构及制造半导体层结构的方法
技术领域
本发明涉及半导体层结构，该半导体层结构包括位于硅基材上的单晶碳化硅层，并且适合作为外延生长半导体材料的基材。本发明还涉及制造半导体层结构的方法。
背景技术
由于其材料特性，如肖特基势垒高、击穿场强高及导热性高，碳化硅是高位阻功率元件的理想材料。无需复杂的冷却过程，碳化硅可制造更小、更轻、切换时间短的元件，这是因为即使在高应力的情况下，这些元件也不会被严重加热。碳化硅还适合于制造光电子元件，这是因为其晶格常数比硅或蓝宝石的晶格常数更接近于典型光电子半导体材料的晶格常数，如氮化物化合物半导体。在碳化硅上外延生长氮化物化合物半导体期间，这有利地发挥避免缺陷的作用。
由于其制造方法困难，通过单晶生长而制得的碳化硅相对更昂贵，并且所制碳化硅晶片的直径最大仅为100毫米。此外，在通常使用的碳化硅单晶的物理气相输送(PVT)期间，沿<0001>c轴产生所谓的微管缺陷(N.Ohtani的“Silicon carbide：recent major advances”/W.J.Choyke，H.Matsunami，G.Pensl(eds.)，第138页及以后，Springer出版公司，柏林，海德堡2004，ISBN 3-540-40458-9)。这些微管缺陷是直径从数百纳米至数微米的通道或管道，它们沿c轴贯穿碳化硅单晶而延伸。在PVT生长的碳化硅单晶内，产生密度最高为100cm-2的微管缺陷。尝试例如通过沉积厚度最大为100微米的外延碳化硅层以填充这些微管通道。但因此仅可使微管密度下降至10cm-2，这仍然是不足的，因为在元件活性区域内产生微管缺陷会导致元件被损坏。
在硅基材上异质外延生长碳化硅同样导致问题，这尤其是因为由与硅的晶格错配而导致的高位错密度。在异质外延碳化硅层上生长氮化镓期间，通常产生至少1010cm-2的错配位错密度。
作为替代方案，有人建议采用离子束合成法(IBS)，从而在硅基材内制造掩埋的碳化硅层。在该方法中，将碳离子高速注入单晶硅基材内，然后对其实施高温处理，以制造掩埋的碳化硅层。离子束的剂量、所需能量、基材的注入温度及高温处理的条件决定了该硅基材表面下方的注入区域的结晶度。通过改变剂量、所需能量、注入温度及高温处理的条件，可在该基材表面下方数百纳米处制造3C碳化硅的单晶层(3C：周期超过3个双层的立体晶体结构的Ramsdell符号)。在结晶碳化硅层上方的多晶区域含有许多缺陷及碳化硅沉积物。通过去除位于其上的硅层可使掩埋的碳化硅层暴露出来。该暴露的表面由单晶3C碳化硅组成，并且原则上可用作外延生长的基材。
然而在此情况下制得的碳化硅表面的粗糙度过高，以致于无法在此类基材上沉积高质量的外延半导体层。
例如有人建议：通过氢氧化四甲铵(TMAH)的蚀刻作用去除最上层的硅层(Romano-Rodriguez等人，材料科学论坛(Materials ScienceForum)，第338至342卷(2000)，第309至312页)。然后利用硅烷及丙烷作为源气体并用氢作为载体气体，在1350℃下使用暴露的碳化硅表面作为外延生长碳化硅的基材。所得外延层具有高密度的堆垛层错。这是因为TMAH对碳化硅的蚀刻作用过低(Zetterling等人，碳化硅装置的加工技术(Process technology for silicon carbide Devices)，第4章，ISBN0 85296 998 8)。所以，利用TMAH的蚀刻作用无法去除掩埋的碳化硅层上方的碳化硅纳米晶。该暴露的碳化硅表面粗糙，其包含碳化硅纳米晶，所以不适合用作外延生长的基材。
用HF/HNO3(氢氟酸/硝酸)对碳化硅表面的蚀刻也会导致不适合于高质量外延生长的粗糙表面。这在蚀刻碳化硅表面上的碳化硅纳米晶时同样存在困难。
WO 03/034484建议：首先使与掩埋的3C碳化硅层相连的最上层硅层的一部分非晶化。例如注入氦离子以实施非晶化。然后利用HF/HNO3(氢氟酸/硝酸)的蚀刻作用使该掩埋的3C碳化硅层暴露出来。由此使所得表面显著改善，并且粗糙度达到0.7nm RMS(均方根)。但该粗糙度值对于高质量外延生长而言仍然过高。
适合于外延沉积的碳化硅表面的粗糙度应最高为0.5nm RMS。所以尝试通过机械抛光，例如利用金刚石研磨剂，通过化学加工步骤，例如用酸性或碱性介质加以蚀刻，以及通过化学机械加工步骤，即通过部分化学反应及部分机械去除材料(研磨)，而使该碳化硅表面光滑。
例如建议：通过在1050℃下实施历时40分钟的热氧化作用，并随后通过HF/HNO3溶液的蚀刻作用以去除形成的氧化物，从而将与掩埋的碳化硅层相连的最上层硅层去除(晶体生长学报(Journal of CrystalGrowth)，第261卷，266(2004))。随后在暴露的碳化硅表面上外延生长3至4微米厚的氮化镓层。虽然所得的氮化镓表面不存在缝隙或断裂，但仍然是相对粗糙的，并且不适合于元件的结构化。
尝试通过金刚石抛光而使粗糙的碳化硅表面光滑，从而使其适合于半导体材料的外延沉积，这会导致表面上最深5纳米的刮痕。
此外，尝试利用化学机械抛光(CMP)对已用金刚石浆料预先机械抛光的碳化硅表面实施平坦化处理(J.Electrochem.Soc.，Vol.144，No.6，1997年6月)。在CMP浆料的pH值高于10、温度超过55℃、抛光时间约为30分钟且材料去除速率为0.2微米/小时的情况下，则达到相对更优的结果。为了去除由于预先实施机械抛光而引起的碳化硅表面上的深刮痕，需要大量去除材料约100纳米。但这并不适合于IBS碳化硅，因为IBS碳化硅层的层厚度通常为50至100纳米。所以，此处所述CMP去除材料的量过多。
WO 03/071588公开了一种制造碳化硅半导体晶片的方法，其中利用化学气相沉积法(CVD)使碳化硅沉积在基材上，随后与基材分离，并且单独通过机械抛光或通过机械抛光接着实施CMP抛光，随后用气体簇离子束(GCIB)加以照射，从而使该碳化硅表面光滑。对于CMP而言，建议：浆料的pH值为10至11，温度为55℃，材料去除速率为0.1至0.2微米/小时及抛光时间为12小时。在此情况下，碳化硅表面的粗糙度值达到0.5nm RMS。但在所选抛光参数的情况下，CMP去除材料的量为1.2至2.4微米，这同样导致该方法无法用于薄的IBS碳化硅层。
在尝试利用CMP以平坦化碳化硅表面的所有上述现有技术的文件中，在CMP之前实施机械抛光，由于在此情况下产生的刮痕以及因此导致的CMP去除材料的量大或抛光时间长，所以是非常不利的。所述方法的其他缺点在于，由于所选的抛光参数，而使加工复杂性提高。
US 2005/0020084 A1描述了另一种方法。此处，该碳化硅层是通过所谓的SmartCut法(层转移法)制得的。在1000至1300℃的温度下实施热氧化作用1至3小时，可将初始时粗糙度约为5nm RMS的碳化硅表面平坦化处理，直至粗糙度为1至2nm RMS。随后对该碳化硅表面实施CMP抛光15至30分钟。在该方法中需要热氧化步骤，从而通过随后的CMP抛光作用使具有初始时由于微孔处的起泡作用而引起的过高粗糙度的碳化硅表面平坦化处理。但由于该氧化步骤的时间长，所以该方法相对较复杂并且不经济。在下文中，不再进一步考虑利用层转移法制得的半导体层结构，这是因为它不是本发明的内容。
发明内容
本发明的目的是提供半导体层结构，在该半导体层结构上可高质量地生长半导体材料的外延层，尤其是氮化物化合物半导体的外延层，并且提供制造半导体层结构的经济方法。
该目的通过一种半导体层结构实现，其包含硅晶片上的单晶碳化硅层，硅晶片的直径至少为150毫米，其中该碳化硅层的表面粗糙度最多为0.5nm RMS，微管密度最高为1cm-2，此外不含晶体生长或外延沉积期间产生的任何缺陷。
在本发明的范畴内，术语“硅晶片”应包括所有适合于通过注入碳而制造碳化硅层的含硅晶片。该硅晶片优选为单晶硅晶片、具有外延硅层的晶片、具有通过注入氧而分离(SIMOX)的基材的晶片或绝缘体上硅(SOI)晶片。
根据本发明的半导体层结构的单晶碳化硅层优选为通过将碳注入硅晶片内而制得的层。
根据本发明的半导体层结构的表面粗糙度为0.05至0.5nm RMS。所以，根据本发明的半导体层结构例如可用于沉积氮化物化合物半导体的高质量基材，并因此可用于光电子应用领域中的高质量基材。
优选在根据本发明的半导体层结构的碳化硅层上沉积包含氮化物化合物半导体的外延层。所沉积的外延层优选包括：氮化铝(AlN)、氮化镓(GaN)或氮化铝镓(AlGaN)。根据本发明的半导体层结构上的含有氮化物化合物半导体的外延层的位错密度优选为最多1010cm-2，这意味着对现有技术作出了改进。
根据本发明的半导体层结构的一个特别的优点在于，其不含外延沉积或晶体生长期间经常产生的任何缺陷。在晶体生长的情况下，缺陷例如可为空位、晶格间隙及堆垛层错，这些缺陷对于其上所制元件的功能具有负面影响。在外延沉积的情况下，例如会产生错配位错及应力。
此外，根据本发明的半导体层结构的微管密度最高为1cm-2。在现有技术中，于直径为100毫米的碳化硅晶片内观察到30至100cm-2的微管密度，即使通过沉积外延碳化硅层以填充该微管，仅能使微管密度降低至10cm-2。
本发明的目的还可通过一种制造半导体层结构的方法加以实现，其中将碳离子注入硅晶片的一定深度内，然后热处理该硅晶片，从而在该硅晶片内形成掩埋的单晶碳化硅层以及位于该碳化硅层上方及下方的非晶过渡区域，然后去除上方的硅层以及位于该单晶碳化硅层上方的非晶过渡区域，从而使该单晶碳化硅层暴露出来，随后对该暴露的单晶碳化硅层表面实施化学机械平坦化处理，直至表面粗糙度低于0.5nm RMS。
术语“硅晶片”应包括所有适合于通过注入碳以制造碳化硅层的含硅晶片。该硅晶片优选为单晶硅晶片、具有外延硅层的晶片、具有通过注入氧而分离(SIMOX)的基材的晶片或绝缘体上硅(SOI)晶片。
根据本发明的方法的一个特别的优点在于，与现有技术不同，在化学机械平坦化处理之前不对该碳化硅表面实施预处理，如预先机械抛光、热处理或热氧化作用。所以，与现有技术相比，根据本发明的方法特别经济。
优选以与硅晶片表面法线成0至20°的角度将碳离子注入该硅晶片内，随后优选在1050至1400℃的温度下实施热处理2至20小时，从而在该硅晶片内形成掩埋的单晶碳化硅层以及位于该碳化硅层上方及下方的非晶过渡区域。以与该硅晶片表面法线成小角度的方向实施注入，影响掩埋的碳化硅层与上方非晶过渡区域之间界面的粗糙度。以小角度实施注入具有一定程度的平坦作用。因此，更优选以与该硅晶片表面法线成1至10°的角度注入碳离子。
随后，优选通过合适的化学蚀刻步骤，去除上方的硅层以及位于该掩埋的单晶碳化硅层上方的非晶过渡区域。从而使该掩埋的单晶碳化硅层暴露出来。
然后，优选利用含有胶体二氧化硅的浆料，对其实施化学机械平坦化(CMP)处理，抛光时间优选为少于30分钟，更优选为少于15分钟，最优选为少于5分钟。优选以10至100转/分钟的抛光圆盘转速实施CMP抛光。优选以1至14psi的抛光压力实施CMP抛光。例如可通过将氢氧化钠(NaOH)溶液添加至该浆料内以调节所用浆料的pH值，优选为8至11。优选在20至60℃的抛光温度下实施CMP抛光。
根据本发明，通过CMP抛光可将暴露的碳化硅表面平坦化处理，直至粗糙度低于0.5nm RMS。可达到小至0.05nm RMS的低粗糙度。所以，通过根据本发明的方法可制造用于外延生长半导体，尤其是氮化物化合物半导体的优异的基材。
优选在第一次离子注入碳离子并热处理该硅晶片之后，优选以与该硅晶片表面法线成0至20°的角度实施第二次离子注入，如氦离子。从而产生掩埋的损坏层，其至少包括该碳化硅层与上方非晶过渡区域之间的界面，但非整个碳化硅层。在此情况下，以小角度实施注入具有一定程度的平坦作用，所产生的损坏层可进一步增强该平坦作用。所以，特别优选以与该硅晶片表面法线成1至10°的角度实施第二次离子注入。
并未计划在第二次离子注入之后实施热处理。
随后，优选通过蚀刻以去除上方的层，即硅层、非晶过渡区域及损坏层。与不包括第二次离子注入的方法相比，该暴露的碳化硅表面的粗糙度更低。
随后根据本发明利用CMP使该碳化硅表面平坦化处理，直至粗糙度低于0.5nm RMS。由于第二次离子注入之后该碳化硅表面的粗糙度更低，因而降低了CMP材料去除量并缩短了CMP抛光时间。
优选将含有氮化物化合物半导体的外延层沉积于根据本发明实施化学机械平坦化处理至粗糙度低于0.5nm RMS的半导体层结构的碳化硅表面上。
附图说明
下文中参考图1及图2阐述根据本发明的方法。
图1所示为如何将碳离子2高速注入硅晶片1的预定深度D处。
图2所示与图1相似，区别在于包括第二次离子注入步骤。
具体实施方式
图1(a至f)所示为如何将碳离子2高速注入硅晶片1的预定深度D内。在实施注入之前或之后，可能已将其他层施加于该硅晶片的表面1a上，或晶片可能具有已结构化的表面。然后在高温下热处理该硅晶片。注入的碳离子与硅晶片1内的硅原子形成单晶碳化硅层4。非晶过渡区域3a及3b以及硅层1b及1c位于该单晶碳化硅层的上方及下方。
该非晶过渡区域含有不同的多晶碳化硅沉积物、无定形多晶碳化硅及硅。该过渡区域3a与上方的硅层1b之间的界面以及该过渡区域3a与该单晶碳化硅层4之间的界面均相对较粗糙。然后去除上方的硅层1b及非晶过渡区域3a，从而使该粗糙的掩埋碳化硅表面4a暴露出来。随后对该碳化硅表面实施化学机械平坦化处理。制得平坦化处理至粗糙度为0.05至0.5nm RMS的碳化硅表面4b。此外，于该经平坦化处理的碳化硅表面4b上沉积外延层5。
在图2中(a至g)，实施与图1所示相似的方法，区别在于：借助于第二次离子注入，例如注入氦离子，制得掩埋的损坏层6，其包括该碳化硅层4与该过渡区域3a之间的界面，但不完全包括该掩埋的碳化硅层4。然后去除上方的硅层1b、非晶过渡区域3a及损坏层6，从而使该掩埋的碳化硅表面4a暴露出来。随后对该碳化硅表面实施化学机械平坦化处理。制得平坦化处理至粗糙度为0.05至0.5nm RMS的碳化硅表面4b。随后于该经平坦化处理的碳化硅表面4b上沉积外延层5。
通过硅的气相蚀刻作用可去除上方的硅层、非晶过渡区域及缺陷区域。这是在提高的温度下，利用氢、氯化氢、氢氟酸或所述物质的混合物而实施的。在蚀刻过程中，还可添加含有硅和/或碳的气体。
在约10keV的低能量注入的情况下，会在该碳化硅表面上形成非期望的针状沉积物产物(Chen等人，Applied Physics Letters，第72卷，第15期，第1926至1928页)。优选利用合适的化学蚀刻法去除该针状产物。在从该碳化硅表面去除该针状产物之后，依照本发明对其实施化学机械平坦化处理，直至粗糙度为0.05至0.5nm RMS，随后优选加以清理。
通过根据本发明的方法达到的碳化硅表面的极低的粗糙度值，使得所制半导体层结构突出地适合用作外延生长氮化物化合物半导体的基材。
碳化硅基材用于制造光电子元件以及强电流应用领域的元件。利用硅烷及丙烷作为源气体并用氢作为载体气体，通过外延生长，可使通过IBS碳化硅形成的薄层增大。
碳化硅基材主要用作光电子元件的起始材料，其中该碳化硅表面用作外延生长的基材。例如可在碳化硅表面上沉积GaN(氮化镓)、A1GaN(氮化铝镓)及InAlGaN(氮化铟铝镓)的外延层，从而制造光电子元件以及大功率及高频电子元件。
用途例如是场效应晶体管(FET)、蓝色发光二极管(LED)及光敏二极管。
实施例：
在硅晶片温度为530℃的情况下，以与半导体晶片表面法线成7°的角度、180keV的速度、6.6×1017cm-2的剂量，将碳离子注入直径为150毫米的单晶硅晶片内。然后于氩气氛内，在1250℃下将该半导体晶片热处理10小时。
热处理之后，以与该硅晶片表面法线成7°的角度、80keV的速度、8×1016cm-2的剂量，将氦离子注入该硅晶片内。
然后，用混合比例为1∶6的HF/HNO3混合物实施蚀刻150秒，以去除上方的层(硅层、过渡区域及损坏层)。
暴露的碳化硅层的厚度为75纳米。
随后利用原子力显微镜(AFM)测量该层的表面粗糙度。在1×1平方微米的面积上测得的数值为3.31nm RMS。
随后借助于Logitech CMP抛光机对该暴露的碳化硅表面实施化学机械平坦化处理。采用以下参数，历时3分钟：ESM-13型抛光圆盘，以胶体二氧化硅为主要成分的pH值为8至11的浆料，压力为2psi，抛光圆盘的转速为30或40转/分钟。在室温下实施抛光。CMP抛光期间碳化硅的材料去除量为9纳米。
随后利用AFM测量由此获得的表面粗糙度。在1×1平方微米的面积上测得的数值为0.36nm RMS。

Claims (19)

1、半导体层结构，其包含硅晶片上的单晶碳化硅层，该硅晶片的直径至少为150毫米，其中该碳化硅层的表面粗糙度最高为0.5nm RMS，微管密度最高为1cm-2，此外不含晶体生长或外延沉积期间产生的任何缺陷。
2、根据权利要求1所述的半导体层结构，其特征在于，在所述碳化硅层上沉积包含氮化物化合物半导体的外延层。
3、根据权利要求2所述的半导体层结构，其特征在于，所述氮化物化合物半导体是氮化铝、氮化镓或氮化铝镓。
4、根据权利要求2或3所述的半导体层结构，其特征在于，所述外延层的位错密度小于1010cm-2。
5、制造半导体层结构的方法，其中将碳离子注入硅晶片的一定深度内，然后热处理该硅晶片，从而在该硅晶片内形成掩埋的单晶碳化硅层以及位于该碳化硅层上方及下方的非晶过渡区域，然后去除上方的硅层以及位于该单晶碳化硅层上方的非晶过渡区域，从而使该单晶碳化硅层暴露出来，随后对该暴露的单晶碳化硅层表面实施化学机械平坦化处理，直至表面粗糙度低于0.5nm RMS。
6、根据权利要求5所述的方法，其特征在于，以与所述硅晶片的表面法线成1至10°的角度注入碳离子。
7、根据权利要求5或6所述的方法，其特征在于，在1050至1400℃的温度下实施热处理2至20小时。
8、根据权利要求5至7之一所述的方法，其特征在于，通过化学蚀刻步骤去除上方的硅层以及上方的非晶过渡区域。
9、根据权利要求5至8之一所述的方法，其特征在于，利用含有胶体二氧化硅的浆料实施化学机械平坦化处理。
10、根据权利要求5至9之一所述的方法，其特征在于，所述浆料的pH值为8至11。
11、根据权利要求5至10之一所述的方法，其特征在于，抛光时间小于30分钟。
12、根据权利要求11所述的方法，其特征在于，所述抛光时间小于15分钟。
13、根据权利要求11所述的方法，其特征在于，所述抛光时间小于5分钟。
14、根据权利要求5至13之一所述的方法，其特征在于，在1至14psi的抛光压力下实施化学机械平坦化处理。
15、根据权利要求5至14之一所述的方法，其特征在于，以10至100转/分钟的抛光圆盘转速实施化学机械平坦化处理。
16、根据权利要求5至15之一所述的方法，其特征在于，在20至60℃的温度下实施化学机械平坦化处理。
17、根据权利要求5至16之一所述的方法，其特征在于，在注入碳离子及随后的热处理之后，以与所述硅晶片的表面法线成0至20°的角度实施第二次离子注入。
18、根据权利要求17所述的方法，其特征在于，所述第二次离子注入是以与所述硅晶片的表面法线成0至10°的角度注入氦。
19、根据权利要求5至18之一所述的方法，其特征在于，在对所述碳化硅表面实施化学机械平坦化处理之后，在所述半导体层结构上沉积包含氮化物化合物半导体的外延层。
CNA2006100845287A 2005-05-25 2006-05-25 半导体层结构及制造半导体层结构的方法 Pending CN1892984A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005024073A DE102005024073A1 (de) 2005-05-25 2005-05-25 Halbleiter-Schichtstruktur und Verfahren zur Herstellung einer Halbleiter-Schichtstruktur
DE102005024073.9 2005-05-25

Publications (1)

Publication Number Publication Date
CN1892984A true CN1892984A (zh) 2007-01-10

Family

ID=36888852

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006100845287A Pending CN1892984A (zh) 2005-05-25 2006-05-25 半导体层结构及制造半导体层结构的方法

Country Status (7)

Country Link
US (1) US20060267024A1 (zh)
EP (1) EP1727190A1 (zh)
JP (1) JP2006327931A (zh)
KR (1) KR20060121756A (zh)
CN (1) CN1892984A (zh)
DE (1) DE102005024073A1 (zh)
TW (1) TW200641192A (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403302A (zh) * 2010-09-14 2012-04-04 台湾积体电路制造股份有限公司 在基板上形成SiC结晶以实现GAN和Si电子器件集成的机理
CN101933170B (zh) * 2008-01-30 2013-03-27 硅电子股份公司 生产半导体结构的方法
CN103608498A (zh) * 2011-07-20 2014-02-26 住友电气工业株式会社 碳化硅衬底、半导体装置及它们的制造方法
CN103608899A (zh) * 2011-08-05 2014-02-26 住友电气工业株式会社 衬底、半导体器件及其制造方法
CN104952708A (zh) * 2014-03-24 2015-09-30 三菱电机株式会社 碳化硅半导体装置的制造方法
US9184246B2 (en) 2012-04-02 2015-11-10 Sumitomo Electric Industries, Ltd. Silicon carbide substrate, semiconductor device, and methods for manufacturing them
CN105814671A (zh) * 2014-01-07 2016-07-27 胜高股份有限公司 半导体外延晶片的制造方法、半导体外延晶片、以及固体摄像元件的制造方法
CN109321980A (zh) * 2018-10-16 2019-02-12 山东天岳先进材料科技有限公司 一种高平整度、低损伤大直径单晶碳化硅衬底
CN110880448A (zh) * 2018-09-05 2020-03-13 美光科技公司 半导体结构、存储器装置和系统以及形成它们的方法
CN114300352A (zh) * 2020-07-06 2022-04-08 意法半导体股份有限公司 用于制造具有改进特性的碳化硅半导体器件的工艺
US11735416B2 (en) 2018-09-05 2023-08-22 Micron Technology, Inc. Electronic devices comprising crystalline materials and related memory devices and systems
US12057472B2 (en) 2018-09-05 2024-08-06 Micron Technology, Inc. Devices comprising crystalline materials

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4756418B2 (ja) * 2006-02-28 2011-08-24 公立大学法人大阪府立大学 単結晶窒化ガリウム基板の製造方法
EP1901345A1 (en) 2006-08-30 2008-03-19 Siltronic AG Multilayered semiconductor wafer and process for manufacturing the same
US20080135827A1 (en) * 2006-09-25 2008-06-12 Stmicroelectronics Crolles 2 Sas MIM transistor
JP4972799B2 (ja) * 2007-06-15 2012-07-11 セイコーインスツル株式会社 マイクロリアクター及びマイクロリアクターシステム
JP2009016602A (ja) * 2007-07-05 2009-01-22 Denso Corp 炭化珪素半導体装置の製造方法
KR101423718B1 (ko) * 2008-02-26 2014-08-04 서울바이오시스 주식회사 낮은 결함 밀도를 가지는 단결정 실리콘 카바이드 기판 및그 제조 방법
EP2172967A1 (en) 2008-08-04 2010-04-07 Siltronic AG Method for manufacturing silicon carbide
US8148732B2 (en) * 2008-08-29 2012-04-03 Taiwan Semiconductor Manufacturing, Co., Ltd. Carbon-containing semiconductor substrate
DE102009016134A1 (de) * 2009-04-03 2010-10-07 Sicrystal Ag Herstellungsverfahren für einen Volumeneinkristall mittels eines angepassten Keimkristalls und defektarmes einkristallines Substrat
DE102009016131B4 (de) * 2009-04-03 2012-12-20 Sicrystal Ag Herstellungsverfahren für einen SiC-Volumeneinkristall mittels einer Gasbarriere und versetzungsarmes einkristallines SiC-Substrat
DE102009055667A1 (de) 2009-11-25 2011-03-31 Siltronic Ag Verfahren zur Herstellung einer Scheibe bestehend aus Galliumnitrid
US8685845B2 (en) * 2010-08-20 2014-04-01 International Business Machines Corporation Epitaxial growth of silicon doped with carbon and phosphorus using hydrogen carrier gas
US8785261B2 (en) * 2010-09-23 2014-07-22 Intel Corporation Microelectronic transistor having an epitaxial graphene channel layer
KR20130076365A (ko) * 2011-12-28 2013-07-08 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 제조 방법 및 탄화규소 에피 웨이퍼
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
US9611133B2 (en) * 2014-09-11 2017-04-04 Invensense, Inc. Film induced interface roughening and method of producing the same
DE102015117286B4 (de) * 2015-10-09 2018-04-05 Infineon Technologies Ag Verfahren zum herstellen einer siliziumcarbidhalbleitervorrichtung durch entfernen amorphisierter abschnitte
JP6128262B2 (ja) * 2016-05-20 2017-05-17 住友電気工業株式会社 炭化珪素基板、半導体装置およびこれらの製造方法
US11322349B2 (en) * 2017-05-19 2022-05-03 Sumitomo Electric Industries, Ltd. Silicon carbide substrate and silicon carbide epitaxial substrate
US10319599B2 (en) * 2017-05-31 2019-06-11 Infineon Technologies Ag Methods of planarizing SiC surfaces
JP6980511B2 (ja) * 2017-12-15 2021-12-15 株式会社ニューフレアテクノロジー 半導体装置の製造方法
JP7364997B2 (ja) * 2019-03-13 2023-10-19 テキサス インスツルメンツ インコーポレイテッド 窒化物半導体基板
CN113658849B (zh) * 2021-07-06 2025-02-21 华为技术有限公司 复合衬底及其制备方法、半导体器件、电子设备
CN114318551B (zh) * 2022-03-14 2022-06-17 浙江大学杭州国际科创中心 一种碳化硅晶片位错腐蚀方法及装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4028149A (en) * 1976-06-30 1977-06-07 Ibm Corporation Process for forming monocrystalline silicon carbide on silicon substrates
US5895583A (en) * 1996-11-20 1999-04-20 Northrop Grumman Corporation Method of preparing silicon carbide wafers for epitaxial growth
US6338209B1 (en) * 2000-04-11 2002-01-15 Mcclure David Tilling machine, method of use and method of gardening
DE10024857A1 (de) * 2000-05-19 2001-11-29 Infineon Technologies Ag Verfahren zur Herstellung einer einkristallinen SiC-Schicht durch Ionenstrahlsynthese
DE10058305A1 (de) * 2000-11-24 2002-06-06 Wacker Siltronic Halbleitermat Verfahren zur Oberflächenpolitur von Siliciumscheiben
EP1482549B1 (en) * 2003-05-27 2011-03-30 S.O.I. Tec Silicon on Insulator Technologies S.A. Method of fabrication of a heteroepitaxial microstructure
KR100618103B1 (ko) * 2001-10-12 2006-08-29 실트로닉 아게 적층 반도체 기술 구조물의 형성 방법 및 대응하는 적층반도체 기술 구조물
JP3881562B2 (ja) * 2002-02-22 2007-02-14 三井造船株式会社 ＳｉＣモニタウェハ製造方法
FR2857895B1 (fr) * 2003-07-23 2007-01-26 Soitec Silicon On Insulator Procede de preparation de surface epiready sur films minces de sic

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101933170B (zh) * 2008-01-30 2013-03-27 硅电子股份公司 生产半导体结构的方法
CN102403302B (zh) * 2010-09-14 2014-07-02 台湾积体电路制造股份有限公司 在基板上形成SiC结晶以实现GAN和Si电子器件集成的机理
US10014291B2 (en) 2010-09-14 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. SiC crystalline on Si substrates to allow integration of GaN and Si electronics
CN102403302A (zh) * 2010-09-14 2012-04-04 台湾积体电路制造股份有限公司 在基板上形成SiC结晶以实现GAN和Si电子器件集成的机理
TWI573178B (zh) * 2010-09-14 2017-03-01 台灣積體電路製造股份有限公司 具有氮化鎵基元件與矽基元件於其上之矽基板以及於矽基板上形成氮化鎵基元件與矽基元件之方法
US9484416B2 (en) 2011-07-20 2016-11-01 Sumitomo Electric Industries, Ltd. Silicon carbide substrate, semiconductor device and methods for manufacturing them
CN103608498A (zh) * 2011-07-20 2014-02-26 住友电气工业株式会社 碳化硅衬底、半导体装置及它们的制造方法
CN108336127B (zh) * 2011-07-20 2021-09-24 住友电气工业株式会社 碳化硅衬底、半导体装置及它们的制造方法
CN108336127A (zh) * 2011-07-20 2018-07-27 住友电气工业株式会社 碳化硅衬底、半导体装置及它们的制造方法
CN103608498B (zh) * 2011-07-20 2018-04-10 住友电气工业株式会社 碳化硅衬底、半导体装置及它们的制造方法
US9728612B2 (en) 2011-07-20 2017-08-08 Sumitomo Electric Industries, Ltd. Silicon carbide substrate, semiconductor device and methods for manufacturing them
CN105755534A (zh) * 2011-08-05 2016-07-13 住友电气工业株式会社 衬底、半导体器件及其制造方法
CN103608899B (zh) * 2011-08-05 2016-03-30 住友电气工业株式会社 衬底、半导体器件及其制造方法
CN103608899A (zh) * 2011-08-05 2014-02-26 住友电气工业株式会社 衬底、半导体器件及其制造方法
CN105755534B (zh) * 2011-08-05 2019-01-08 住友电气工业株式会社 衬底、半导体器件及其制造方法
US9184246B2 (en) 2012-04-02 2015-11-10 Sumitomo Electric Industries, Ltd. Silicon carbide substrate, semiconductor device, and methods for manufacturing them
US9722028B2 (en) 2012-04-02 2017-08-01 Sumitomo Electric Industries, Ltd. Silicon carbide substrate, semiconductor device, and methods for manufacturing them
US9437690B2 (en) 2012-04-02 2016-09-06 Sumitomo Electric Industries, Ltd. Silicon carbide substrate, semiconductor device, and methods for manufacturing them
US11211423B2 (en) 2014-01-07 2021-12-28 Sumco Corporation Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensor
US10629648B2 (en) 2014-01-07 2020-04-21 Sumco Corporation Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensor
US10153323B2 (en) 2014-01-07 2018-12-11 Sumco Corporation Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensor
CN105814671A (zh) * 2014-01-07 2016-07-27 胜高股份有限公司 半导体外延晶片的制造方法、半导体外延晶片、以及固体摄像元件的制造方法
CN107452603A (zh) * 2014-01-07 2017-12-08 胜高股份有限公司 半导体外延晶片的制造方法、半导体外延晶片、以及固体摄像元件的制造方法
CN105814671B (zh) * 2014-01-07 2019-03-29 胜高股份有限公司 半导体外延晶片的制造方法、半导体外延晶片、以及固体摄像元件的制造方法
CN104952708A (zh) * 2014-03-24 2015-09-30 三菱电机株式会社 碳化硅半导体装置的制造方法
CN104952708B (zh) * 2014-03-24 2018-09-18 三菱电机株式会社 外延晶圆、半导体装置以及碳化硅半导体装置的制造方法
CN110880448A (zh) * 2018-09-05 2020-03-13 美光科技公司 半导体结构、存储器装置和系统以及形成它们的方法
US11728387B2 (en) 2018-09-05 2023-08-15 Micron Technology, Inc. Semiconductor devices comprising continuous crystalline structures, and related memory devices and systems
US11735416B2 (en) 2018-09-05 2023-08-22 Micron Technology, Inc. Electronic devices comprising crystalline materials and related memory devices and systems
US12057472B2 (en) 2018-09-05 2024-08-06 Micron Technology, Inc. Devices comprising crystalline materials
CN109321980B (zh) * 2018-10-16 2019-11-19 山东天岳先进材料科技有限公司 一种高平整度、低损伤大直径单晶碳化硅衬底
CN109321980A (zh) * 2018-10-16 2019-02-12 山东天岳先进材料科技有限公司 一种高平整度、低损伤大直径单晶碳化硅衬底
CN114300352A (zh) * 2020-07-06 2022-04-08 意法半导体股份有限公司 用于制造具有改进特性的碳化硅半导体器件的工艺

Also Published As

Publication number Publication date
DE102005024073A1 (de) 2006-11-30
JP2006327931A (ja) 2006-12-07
KR20060121756A (ko) 2006-11-29
TW200641192A (en) 2006-12-01
US20060267024A1 (en) 2006-11-30
EP1727190A1 (de) 2006-11-29

Similar Documents

Publication Publication Date Title
CN1892984A (zh) 半导体层结构及制造半导体层结构的方法
TWI364777B (en) Multilayered semiconductor wafer and process for manufacturing the same
US11208719B2 (en) SiC composite substrate and method for manufacturing same
JP4987792B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
US7902045B2 (en) Process for fabricating a structure for epitaxy without an exclusion zone
JP5031364B2 (ja) エピタキシャル成長層の形成方法
JP2005047792A (ja) 微細構造、特にヘテロエピタキシャル微細構造およびそのための方法
TWI850519B (zh) 用於製作複合結構之方法，該複合結構包含一單晶ＳｉＣ薄層在一ＳｉＣ支撐底材上
CN1790620A (zh) 化合物材料晶片的制造方法
TWI845800B (zh) 包含單晶ＳｉＣ所製成之薄層在ＳｉＣ所製成之載體基板上之複合結構的製造方法
CN1856862A (zh) 在双极型器件中减少堆垛层错成核点和减小Vf漂移的方法
US20100187568A1 (en) Epitaxial methods and structures for forming semiconductor materials
TW200933736A (en) Method for the producing a semiconductor structure
CN102439695B (zh) 应变材料层的松弛和转移
CN114730699A (zh) 制造包括位于由SiC制成的载体基板上的单晶SiC薄层的复合结构的方法
SG173524A1 (en) Epitaxial methods and structures for forming semiconductor materials
CN101052754A (zh) 碳化硅衬底的表面重建方法
JP2008024554A (ja) 単結晶の製造方法
TWI861253B (zh) 用於製作複合結構之方法，該複合結構包含一單晶SiC薄層在一SiC載體底材上
JP7835188B2 (ja) 半導体基板の製造方法
JP2009302097A (ja) 単結晶ＳｉＣ基板の製造方法および単結晶ＳｉＣ基板
WO2015020558A1 (ru) Способ формирования темплейта на кремниевой подложке и светоизлучающее устройство

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication