JP7364997B2 - 窒化物半導体基板 - Google Patents

窒化物半導体基板 Download PDF

Info

Publication number
JP7364997B2
JP7364997B2 JP2019070218A JP2019070218A JP7364997B2 JP 7364997 B2 JP7364997 B2 JP 7364997B2 JP 2019070218 A JP2019070218 A JP 2019070218A JP 2019070218 A JP2019070218 A JP 2019070218A JP 7364997 B2 JP7364997 B2 JP 7364997B2
Authority
JP
Japan
Prior art keywords
silicon
layer
epitaxial
substrate
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019070218A
Other languages
English (en)
Other versions
JP2020150243A (ja
Inventor
彰一 高見澤
Original Assignee
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テキサス インスツルメンツ インコーポレイテッド filed Critical テキサス インスツルメンツ インコーポレイテッド
Priority to JP2019070218A priority Critical patent/JP7364997B2/ja
Priority to CN202080035782.6A priority patent/CN113874559B/zh
Priority to PCT/JP2020/006306 priority patent/WO2020184091A1/ja
Priority to EP20770583.1A priority patent/EP3940123A4/en
Publication of JP2020150243A publication Critical patent/JP2020150243A/ja
Priority to US17/473,651 priority patent/US20220077287A1/en
Application granted granted Critical
Publication of JP7364997B2 publication Critical patent/JP7364997B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0236—Pretreatment of the material to be coated by cleaning or etching by etching with a reactive gas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/029—Graded interfaces
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/22—Sandwich processes
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2926—Crystal orientations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3211—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3216—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3248—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/36—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done before the formation of the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6349—Deposition of epitaxial materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、窒化物半導体をシリコン単結晶基板（以下では、シリコン基板と表記する）にエピタキシャル成長した、例えば、ＧａＮ ｏｎ Ｓｉウエーハに代表される窒化物半導体基板を製造するためのシリコン基板、及び、この基板上へ窒化物半導体をエピタキシャル成長した半導体基板に関する。
窒化物単結晶は、液相からの成長が極めて難しいため、安価なシリコン基板上やサファイア基板上に窒化物半導体をエピタキシャル成長した半導体基板の形で広く用いられている。しかし、シリコン基板やサファイア基板上に窒化物半導体層を厚く成長すると、格子定数の違いや熱膨張率の違いから応力が発生して転位や反りが発生する。特にシリコン基板を用いた場合は、窒化物半導体層の転位密度が高くなりデバイスの電気特性を悪化させてしまうという問題がある。また、基板の反りが大きくなり半導体装置でのウエーハ処理に支障をきたすことや、窒化物半導体エピタキシャル層にクラックが発生するという問題がある。
基板の反りの問題を改善する手段として、シリコン基板を厚くする方法が特許文献１に紹介されている。反りが小さくなり、デバイスを作製する製造ラインで対応できる１ｍｍ程度までの厚い基板が用いられている。シリコン基板に不純物を高濃度にドーピングすることにより、不純物硬化により基板を固くして、反りの増大を抑制する方法も提案されている。
さらに、特許文献２には、シリコン基板の背面に熱膨張率がシリコンよりも小さな材料の薄膜を付与することにより、反りの発生をとクラックの発生を抑制するための手法が開示されている。高温でシリコン基板に大きな熱応力を与えるとスリップ転位が発生するという問題がるため、低温での窒化物半導体基板の反りを低減してクラックの発生を抑制できる範囲は限られてしまう。
シリコン基板に窒化物半導体をエピタキシャル成長する時には、基板とエピタキシャル層の格子不整をミスフィット転位の導入により緩和しつつ、表面側への転位の伝播を効果的抑制することができるバッファー層を窒化物半導体層に形成して、窒化ガリウムのエピタキシャル成長をおこなう方法が広く用いられている。そのバッファー層はエピタキシャル成長後に室温まで冷却する際に窒化物半導体とシリコン結晶の熱膨張率の違いによって生ずる熱応力の緩和を行う役割も担うため、二つの役割の両立は現状では十分できていない。
特開２０１４－１９２２４６号公報 特開２０１０－２７２７８１号公報
阿部孝夫著，「シリコン」（結晶成長とウエーハ加工），培風館，（１９９４），ｐｐ１７，図２．５ 及び ｐｐ４５，図３．２２ 杉田吉充，日本結晶学会誌，１２，（１９７０），ｐｐ．１００
上述のように、窒化物半導体をシリコン基板上にエピタキシャル成長する際には、格子定数のミスマッチや、熱膨張率の違いから生ずるエピタキシャル層とシリコン基板界面に生ずる大きな応力とそれにより発生する反りを改善するための幾つかの手法の提案がなされてきた。しかし、シリコン基板を窒化物半導体のエピタキシャル成長用基板として用いる場合には、サファイア基板を用いる場合と比較して反りの発生が大きな障害となってきた。また、窒化物半導体層表面の転位密度はサファイア基板を用いた場合より一桁程度大きく、シリコン基板が広く用いられる状況には至っていない。
シリコンウエーハを窒化物半導体のエピタキシャル成長の基板として用いようとする理由は、コスト低減を目的とした大口径化である。サファイア基板は２インチ、３インチが主流であるのに対し、シリコン基板は６インチが主流である。しかし、ウエーハの直径が大きくなると反りの問題解決は格段に難しくなっていく。ウエーハの反りが大きくなるとデバイス製造工程で装置がウエーハを処理出来なくなるという問題やクラックが発生するという問題が起こる。
窒化ガリウムとシリコンの格子定数の違いが極めて大きいため、バッファー層を形成してから窒化ガリウムのエピタキシャル成長がおこなわれる。該バッファー層中では高密度のミスフィット転位の導入により格子歪みが緩和される。このミスフィット転位の大半はエピタキシャル界面に平行に伸びる刃状転位であるため表面に伸びる転位は限定される。ガリウムやアルミニウムの組成を急激に周期的に変化させた窒化物バッファー層や、ＩＩＩ族元素の組成に勾配をつけた窒化物バッファー層によってミスフィット転位が表面に伸びないように様々な工夫がなされている。バッファー層は格子歪みの緩和だけでなく、エピタキシャル成長後の冷却時に熱膨張率の違いから生ずる熱歪みをそのミスフィット転位によって緩和している。
このバッファー層は、エピタキシャル成長後に室温まで冷却する際に生ずる熱膨張率の違いによる反りの発生を抑制する能力に優れたものが望ましい。ウエーハの反りが大きくなるとデバイスの製造ができなくなるからであり、窒化物半導体層にクラックが発生すると、クラック発生に伴う異物の発生により歩留まりが著しく低減するからである。クラックや反りが発生しにくいサファイア基板では、バッファー層は熱歪み緩和の役割が減る。その結果、サファイア基板の場合にはシリコン基板を用いた場合より、デバイスが形成される領域の窒化物半導体の転位密度は、１桁前後低くなる。
シリコンウエーハを窒化物半導体のエピタキシャル成長の基板として用いようとする理由の一つに、窒化ガリウムの優れた特性を利用して高性能の高耐圧トランジスタを実用化しようという目標がある。そのようなトランジスタの実用化が始まっているが、電流コラスプ等の結晶品質に関連する課題の完全な解決も課題として残されている。反りの問題と共に窒化物半導体層の結晶性の向上が期待されている。ＧａＮ ｏｎ Ｓｉウエーハを用いてＬＥＤの製造を行おうとする試みも一部で行われているが、窒化ガリウム結晶の転位密度が高く発光効率が低くなるため、大口径ウエーハを用いるメリットを生かせず、未だサファイア基板を凌駕するには至っていない。
ＬＥＤ用に広く用いられているサファイア基板上に窒化物半導体を成長したエピタキシャルウエーハでは、サファイアよりも窒化物半導体の熱膨張率は１５％小さいため、冷却後窒化物半導体膜に圧縮応力がかかる。そのためクラックの発生が起こり難くい。２インチから３インチの小口径基板が広く用いられているので反りも小さくなり問題になることは殆どない。そのためバッファー層は、格子歪みの緩和に重点を置き、表面に伸びる貫通転位の密度が増大しないように最適化することができる。
それに対して、窒化物半導体をシリコン基板上にエピタキシャル成長する時は、窒化物半導体の熱膨張率がシリコンより６０％以上大きくなるので大きな反りの発生や引っ張り応力によるクラックの発生が問題になる。室温への冷却で生ずる熱歪みの緩和を優先しつつ、格子歪みの緩和をおこなうことが必要になるため、バッファー層のミスフィット転位を高密度に導入することが必要となりバッファー層上部へ伸びる貫通転位の密度も高くなってしまう。
以下では、シリコン基板上に窒化ガリウム結晶をエピタキシャル成長したウエーハ、所謂、ＧａＮ ｏｎ Ｓｉ に限定して説明する。
従来、窒化物半導体基板の製造においては、シリコン結晶と窒化ガリウム結晶の格子定数のミスマッチに伴う歪みとエピタキシャル成長後の冷却時に熱伝導率の違いから生ずる熱歪みを、窒化ガリウム側に形成される窒化アルミ二ウムと窒化ガリウムとそれらの混晶からなるバッファー層によって緩和している。本発明は、上記の２つの種類の歪みをシリコン基板側からも緩和して、前記バッファー層上の窒化ガリウム層の貫通転位密度を低減するとともに、クラックの発生や大きな反りが発生しない窒化ガリウム基板の製造を可能とすることを特徴としている。
本発明者らは、シリコン基板上にエピタキシャル成長する窒化ガリウム層の結晶品質を向上させながら大きな反りやクラックの発生を防ぐために、シリコン基板にミスフィット転位を発生させて、シリコン側からも窒化ガリウムのエピタキシャル成長時にシリコン基板との界面に生ずる格子歪みを緩和し、エピタキシャル成長後に室温まで冷却する際に熱膨張率の違いにより生ずる熱歪みを緩和し、反りの小さい結晶性の良い窒化ガリウムエピタキシャルウエーハを製造する手法を考案した。
共有結合半径の小さなボロン又はリンを１ｘ１０１９ａｔｏｍｓ／ｃｃ以上にドープしたシリコン鏡面ウエーハに、ノンドープ又はボロン、リン、ヒ素を１ｘ１０１８ａｔｏｍｓ／ｃｃ以下の濃度にドープしたシリコンエピタキシャル層を成長したとき、前記鏡面ウエーハと前記エピタキシャル層の界面に格子不整が生じ、シリコンエピタキシャルウエーハは凸形状となる。共有結合半径の大きなヒ素やアンチモンを高濃度にドープしたリコン鏡面ウエーハを用いた場合には凹形状になる。エピタキシャル層が厚くなるに従い応力が増大し反りが大きくなっていく。低抵抗のシリコン基板に高抵抗のシリコンエピタキシャル膜厚を厚く成長するとミスフィット転位が発生して応力が緩和され、塑性変形により反りが半分程度に減少することはシリコンのエピタキシャル製造で良く知られていることでもある。（図１）
単結晶シリコンは常温では塑性を示さない。高温でも無転位の単結晶シリコンは弾性変形をするが、ある大きさ以上の応力が加えられると転位が導入され塑性変形が起こるようになる。結晶方位と応力の状態により発生する転位の種類や伸びる方向が決まる。エピタキシャル成長界面が（１１１）面の場合、格子不整を緩和するミスフィット転位は主に成長界面に平行に伸びる刃状転位となる。転位が発生した領域では塑性変形が容易に起こるようになる。このような現象はシリコンでは８００℃以上の温度で顕在化することが知られている。図３に９００℃でのシリコン無転位結晶と有転位結晶の応力歪み曲線の概略図を示した。（非特許文献１を参照）
窒化物半導体をシリコン基板にエピタキシャル成長した時は、格子不整が非常に大きいので、成長初期に直ちにミスフィット転位が発生する。応力が成長界面に平行に保たれるように工夫してバッファー層を形成し、格子不整をある程度まで緩和した後にデバイスが形成される窒化ガリウム結晶をその上に成長する。バッファー層で格子不整の緩和を進めるとき、転位の一部が表層に向かって伸びる貫通転位になる。この貫通転位の密度を下げるためバッファー層の構造が色々工夫されている。
しかしながらサファイア基板を用いる場合に比較して、シリコン基板を用いると窒化ガリウム結晶の貫通転位密度は一桁程度高くなりＬＥＤ用には殆ど用いられていない。その最大の理由は、窒化ガリウムに対する熱膨張率の比率が、サファイアが１．１６に対してシリコンは０．６であるため、エピタキシャル成長後の冷却時に生ずる熱応力に大きな違いがあるためと考えられる。シリコン基板を用いた時には、窒化物半導体のバッファー層の特性は熱応力の緩和が優先されることとなる。本法においては、シリコン基板中のミスフィット転位も熱応力の緩和に寄与してクラックや反りの発生を抑制して、貫通転位の発生が少ないバッファー層の利用が可能となる。
シリコンパワーＭＯＳＦＥＴでは、ミスフィット転位がデバイス製造での歪みにより貫通転位となりデバイス領域に伸びてリーク電流増大の原因になる場合があるためミスフィット転位の発生を抑制する技術が検討されている。ミスフィット転位同士が近接すると相互作用が起こり、表面に向かって伸びる貫通転位となることも知られている。（非特許文献２）１０５０℃～１１５０℃の範囲で窒化ガリウムのエピタキシャル成長がおこなわれた後、室温に冷却される過程で生ずる熱歪みのミスフィット転位への影響は複雑である。シリコン基板中に意図的に導入されたミスフィット転位が、窒化物半導体バッファー層から１００μｍ以上離れると応力緩和の効果は減少するが、どの程度接近すると転位間の相互作用が生じ貫通転位を増大させるかについては、窒化物バッファー層の製造方法との関係もあり個別の検討が必要な課題である。
転位が発生していないシリコン基板では、塑性変形が起こり難くなることが図３から理解される。その分窒化物半導体のバッファー層側に大きな応力がかかり、その応力を緩和するために高密度のミスフィット転位が発生するようになる。転位密度が高くなるので、転位が交差したりして貫通転位となる確率も上がり、バッファー層の上方向に伸びる転位密度が高くなると考えられる。
シリコンのエピタキシャルウエーハにミスフィット転位を発生させる方法については幾つかの方法があるが、以下では、比較的基板の入手、製造が簡単な超低抵抗シリコン鏡面ウエーハをその基板に用いる方法を中心に説明する。
非常に低抵抗のシリコンの基板に高抵抗の厚いエピタキシャル膜を成長した場合にミスフィット転位が発生することがある。それを回避するための対策は色々検討されてきているが、本法では、逆に、ミスフィット転位が発生するように基板とエピタキシャル成長の条件を決める必要がある。
前述のシリコン鏡面基板の不純物濃度は、１×１０１９ａｔｏｍｓ／ｃｍ３以上、エピタキシャル層の不純物濃度は、２×１０１８ａｔｏｍｓ／ｃｍ３以下である場合が一般的である。リン、またはボロンが高濃度にドープされた（低抵抗）シリコン鏡面基板に低濃度にドープされた（高抵抗）エピタキシャル膜が成長されたときは、界面に０．０１％程度の格子不整が生じ（非特許文献２）表面側が凸型の反りが、高濃度のヒ素、アンチモンがドープされた低抵抗基板に低濃度のドーパントがドープされた（高抵抗）エピタキシャル膜が成長されたときは、表面側が凹型の反りが発生する。高温で高抵抗のエピタキシャル成長が進み、エピタキシャル層が厚くなっていくと、基板との格子定数のミスマッチから生ずる応力が増大しウエーハの反りが大きくなっていく。エピタキシャル膜厚が臨界膜厚を超えるとミスフィット転位が発生し塑性変形により応力が緩和され反りが小さくなる。（図１）
ミスフィット転位が発生するかどうかは、シリコンのエピタキシャル成長温度（熱処理温度）や、基板の抵抗率、エピタキシャル層の厚さにより決まる。（図２参照）ミスフィットが発生した基板は、非特許文献１に紹介されているようにＸ線トポグラフで観察、評価することができる。そのような方法を用いなくても、広い範囲に存在する時は集光灯下の目視観察でも表面にメッシュ状の段差として確認することができる。
本発明ではシリコンエピタキシャルウエーハ中にミスフィット転位を形成するためにシリコン鏡面ウエーハのドーパントの濃度を高くする方法だけでなく、シリコンエピタキシャル層中にボロン、リンが高濃度にドープされた層を形成してもよい。１層以上の薄いシリコンゲルマ二ウム層をエピタキシャル層に挿入しても良い。
低抵抗のシリコン鏡面ウエーハや高濃度のエピタキシャル層をエピタキシャル基板に形成するのではなく、シリコン鏡面ウエーハに、リン、ボロン、アンチモン、炭素やゲルマニウムを１種以上、５ｘ１０１４ａｔｏｍｓ／ｃｍ２以上のドーズ量でイオン注入した後に回復熱処理をしたのち、シリコンエピタキシャル成長をしてミスフィット転位を導入したシリコン基板に窒化物半導体をエピタキシャル成長しても良い。
以上説明したように、本発明によれば、窒化物半導体をシリコン基板上にエピタキシャル成長する時に、ミスフィット転位を発生させて塑性変形が起こり易くしたシリコンエピタキシャルウエーハを用いて、窒化物半導体をエピタキシャル成長した時にシリコン基板との界面に生ずる格子不整による応力を窒化物半導体側に形成するバッファー層だけで緩和するのではなく、シリコン基板側からも緩和させることをできるようにした。その結果、反りの小さい良好な結晶性をもった窒化物半導体結晶層がシリコン結晶上に形成できるようになる。
窒化物半導体結晶をシリコン結晶上にエピタキシャル成長した後、室温まで冷却する際、シリコンと窒化物半導体の熱伝導率の違いから大きな凹形状の反りが発生し、時には窒化物半導体層にクラックが発生する。図４に示したように、基板となるシリコンエピタキシャルウエーハにミスフット転位を形成することで、８００℃程度までの冷却時に生ずる熱応力をシリコン基板側でも塑性変形して緩和するので、室温まで冷却した時の熱応力は小さくなり、反りやクラックの発生を防止できるようになる。
エピタキシャル成長が進んでエピ層が厚くなりミスフィット転位が発生した時と、その直前の反りの状況を模式的に示した図である。 １１３０℃成長でのシリコンエピタキシャルウエーハのエピ層厚さと基板の抵抗率とミスフィット転位の発生の関係を表した図面である。 シリコンの無転位結晶と有転位結晶の９００℃における応力‐歪み曲線図である。（引っ張り歪み付加） 本発明のエピタキシャル基板にミスフィット転位がある場合と、無い場合の窒化物半導体の冷却工程における応力の状況を示した図である。 本発明の半導体基板を用いた半導体装置の模式的な図面である。
以下では、ＧａＮ ｏｎ Ｓｉ基板の標準的製法を例に説明する。用いる設備によってはこの条件が最適でない場合もある。ヒーター加熱型の枚葉ＭＯＣＶＤ装置を用いて、ＨＥＭＴ用のＧａＮ ｏｎ Ｓｉウエーハを製造することを前提に最良の形態について説明する。
図１は、極めて低抵抗のｐ型基板に数Ωｃｍのエピ層が形成された（Ｐ／Ｐ＋＋タイプの）シリコンエピタキシャルウエーハである。その基板は１５０ｍｍφの結晶方位（１１１）のＣＺ基板でボロンが２～４ｘ１０１９ａｔｏｍｓ／ｃｍ３の範囲でドープされている。エピタキシャル成長は枚葉式リアクターによりトリクロロシランをシリコンソースとしてエピタキシャル層の成長をおこなった。エピタキシャル層には１～２ｘ１０１６ａｔｏｍｓ／ｃｍ３の濃度のボロンがドープされている。図１（Ａ）は１２００℃で６μｍの厚さのエピタキシャル成長をおこなったミスフィット転位（ＭＦＤ）が発生しているエピタキシャルウエーハである。図１（Ｂ）は１１２０℃で４μｍの厚さのエピタキシャル成長をおこなったミスフィットが発生していないエピタキシャルウエーハである。
図１（Ａ）のエピタキシャルウエーハの全てについて、ミスフィット転位により発生する６０°で交差するメッシュ状の微小な段差を、集光灯下で目視観察により確認している。その一部を抜き取り、Ｘ線トポグラフによりミスフィット転位が発生していることを確認している。反りは１４μｍ以下であった。
図１（Ｂ）のエピタキシャルウエーハについて、ミスフィット転位により発生する６０°で交差するメッシュ状の微小な段差は集光灯下での目視観察によっては確認できなかった。その中の１枚のウエーハを抜き取ってＸ線トポグラフにより観察したが、ミスフィット転位の発生は確認されなかった。反りは２２μｍ前後であった。
次に該シリコンエピタキシャル基板にＭＯＣＶＤ装置を用いて窒化物半導体をエピタキシャル成長して、ＧａＮ ｏｎ Ｓｉウエーハを作る工程について説明する。ＭＯＣＶＤ装置は枚葉式の実験用リアクターを用いた。シリコンエピタキシャル基板を１１２０℃の水素雰囲気でプレアニールした後、ＴＭＡ（トリメチルアルミ二ウム）とＮＨ３（アンモニア）ガスにより、ＡｌＮ膜を１００ｎｍの厚さに成長して初期層を形成した。
次に、初期層上にバッファー層を形成した。バッファー層は５ｎｍ程度の厚さのＡｌＮからなる第１層とＴＭＧ（トリメチルガリウム）とＮＨ３（アンモニア）ガスにより成長する５ｎｍ程度の厚さのＧａＮからなる第２層を数十から百数十回繰り返して成長する。ここではバッファー層の厚さを１０００ｎｍとした。
バッファー層の成長に続いて、その上に窒化ガリウム層（ｉＧａＮ層）を成長した。この活性層と呼ばれる窒化ガリウム層の成長時には不純物をドープしていない。ここでは、窒化ガリウム層の厚さが２．５μｍのＧａＮ ｏｎ Ｓｉウエーハを作成した。該窒化ガリウム層の上に、ＡｌＧａＮ（Ａｌ組成０．２５）からなるバリア層を形成した。バリア層の厚さは２５ｎｍとしている。このような製法により図５に示した構造のＨＥＭＴデバイス用の基板として用いられるＧａＮ ｏｎ Ｓｉウエーハを作成した。
以上で説明した基本的な製法を基本として、条件が異なる実施例について以下で説明していくが、本発明はこれに限定されるものではない。
シリコン基板として、図１（Ａ）に示したミスフィット転位が発生しているエピタキシャル基板を用いた。１１２０℃の水素雰囲気でプレアニールした後、温度を変更せずにＡｌＮの初期層を１００ｎｍの厚さに形成し、連続してバッファー層の成長をおこなった。バッファー層の全体の厚さは１０００ｎｍである。バッファー層の上に成長する活性層の窒化ガリウム層は１１２０℃で成長し、その厚さは２５００ｎｍとした。このような方法で作製されたＧａＮ ｏｎ Ｓｉ基板のうち、ＧａＮ層（ｉＧａＮ層とＡｌＧａＮ層）の結晶品質をＸ線回折法（ＸＲＤ）によりピーク波形の半値幅（ａｒｃｓｅｃ）で評価した。その結果、（１０２）面の半値幅は３９９ａｒｃｓｅｃ、（００２）面の半値幅は３１８ａｒｃｓｅｃであった。このＧａＮ ｏｎ Ｓｉウエーハでは全面でクラックの発生は見られなかった。
シリコン基板として、図１（Ａ）に示したミスフィット転位が発生しているエピタキシャル基板を用いた。１１２０℃の水素雰囲気でプレアニールした後、ＨＣｌガスによりエピタキシャル層を２μｍエッチングして、エピタキシャル層の厚さを４μｍにした後、（実施例１）と同様にプロセスを進めて、ＧａＮ ｏｎ Ｓｉウエーハを得た。得られたＧａＮ ｏｎ Ｓｉウエーハのうち、ＧａＮ層（ｉＧａＮ層とＡｌＧａＮ層）をＸ線回折法で評価した。その結果、（１０２）面の半値幅は４３３ａｒｃｓｅｃ、（００２）面の半値幅は３６７ａｒｃｓｅｃであった。ウエーハ全面でクラックの発生は見られなかった。
シリコン基板として、図１（Ａ）に示したミスフィット転位が発生しているエピタキシャル基板を１１２０℃の水素雰囲気でプレアニールした後にＨＣｌガスによりエッチングしエピ層を１．５μｍの厚さにした後、（実施例１）と同様にプロセスを進めて、ＧａＮ ｏｎ Ｓｉウエーハを得た。得られたＧａＮ ｏｎ Ｓｉウエーハのうち、ＧａＮ層（ｉＧａＮ層とＡｌＧａＮ層）をＸ線回折法で評価した。その結果、（１０２）面の半値幅は５６８ａｒｃｓｅｃ、（００２）面の半値幅は４５４ａｒｃｓｅｃであった。ウエーハ外周部にクラックの発生は見られなかった。
（比較例１）
シリコン基板として、図１（Ｂ）に示したミスフィット転位が発生していないエピタキシャル基板を用いた点以外は、（実施例１）と同様にプロセスを進めて、ＧａＮ ｏｎ Ｓｉウエーハを得た。得られたＧａＮ ｏｎ Ｓｉウエーハのうち、ＧａＮ層（ｉＧａＮ層とＡｌＧａＮ層）をＸ線回折法で評価した。その結果、（１０２）面の半値幅は４４７ａｒｃｓｅｃ、（００２）面の半値幅は５７２ａｒｃｓｅｃであった。ウエーハの外周部約２０ｍｍ内にもクラックの発生が見られた。
（比較例２）
シリコン基板として、２０Ωｃｍの１５０ｍｍφのＣＺ鏡面ウエーハを用いた。それ以外は（実施例１）と同様にプロセスを進めて、ＧａＮ ｏｎ Ｓｉウエーハを得た。得られたＧａＮ ｏｎ Ｓｉウエーハのうち、ＧａＮ層（ｉＧａＮ層とＡｌＧａＮ層）をＸ線回折法で評価した。その結果、（１０２）面の半値幅は６４１ａｒｃｓｅｃ、（００２）面の半値幅は５０２ａｒｃｓｅｃであった。ウエーハの外周部約２０ｍｍ内にもクラックの発生が見られた。
実施例１、実施例２、実施例３、比較例１、比較例２について、シリコン基板の条件とＸＲＤの半値幅、クラックの発生状況を表にまとめて示した。
Figure 0007364997000001
表１から、エピタキシャル層のある深さにミスフィット転位を発生させて塑性変形を起こり易くしたシリコン基板に窒化物半導体をエピタキシャル成長すると、クラックの発生が抑制され、窒化物半導体のエピタキシャル層の結晶性が向上すること、及び、ミスフィット層が界面に１．５μｍ迄近づくと効果も悪影響もなくなるという傾向が確認された。高濃度のボロンをドープしたシリコン基板を用いてもクラック発生に対する抑制効果はなかった。
１１、 シリコンエピタキシャル層
１２、 シリコン単結晶基板（低抵抗）
１３、 ミスフィット転位
１４、 ミスフィットが発生したエピタキシャルウエーハの反り
１５、 ミスフィット未発生のエピタキシャルウエーハの反り
３３、 初期層
３４、 ＡｌＮ層
３５、 ＧａＮ層
３６、 バッファー層
３７、 活性（ｉＧａＮ）層
３８、 バリア層
４１、 ソース電極
４２、 ドレイン電極
４３、 ゲート電極

Claims (10)

  1. シリコン基板の上に窒化物半導体がエピタキシャル成長される半導体基板であって、
    前記シリコン基板が、
    第１のドーパント濃度を有するシリコン単結晶基板と、
    前記シリコン単結晶基板上に形成されるエピタキシャルシリコン層であって、前記第１のドーパント濃度よりも低い第２のドーパント濃度を有する、前記エピタキシャルシリコン層と、
    前記シリコン単結晶基板に形成されるミスフィット転位層と、
    を有する、半導体基板。
  2. 請求項１に記載の半導体基板であって、
    前記ミスフィット転位層が、前記シリコン単結晶基板と前記エピタキシャルシリコン層との間の界面の下の１．５μｍ以上の深さにミスフィット転位の最大密度を有する、半導体基板。
  3. 請求項１に記載の半導体基板であって、
    前記第１のドーパント濃度が２～４×１０ １９ ａｔｏｍｓ／ｃｍ ３ であり、前記第２のドーパント濃度が１～２×１０ １６ ａｔｏｍｓ／ｃｍ ３ である、半導体基板。
  4. 請求項１、２又は３に記載の半導体基板を製造する方法であって、
    シリコン鏡面ウエーハを前記シリコン単結晶基板として、その主表面上に該シリコン鏡面ウエーハと格子定数の異なるシリコン単結晶薄膜を気相成長させて、格子定数の違いに基づくミスフィット転位を前記シリコン単結晶薄膜との界面に生じさせたエピタキシャルウエーハを製造する工程と、
    該エピタキシャルウエーハを前記シリコン基板として、窒化物半導体をエピタキシャル成長する工程と、
    を含む、方法。
  5. シリコン基板の上に窒化物半導体がエピタキシャル成長され、シリコン単結晶基板にミスフィット転位が存在する、半導体基板を製造する方法であって、
    シリコン鏡面ウエーハにシリコンエピタキシャル層を気相成長する際に、該シリコンエピタキシャル層と格子定数の異なるエピタキシャル層を挟み込むように成長して、格子定数の違いに基づくミスフィット転位をエピタキシャル層中に生じさせたエピタキシャルウエーハを製造する工程と、
    該エピタキシャルウエーハを前記シリコン基板として、窒化物半導体をエピタキシャル成長する工程と、
    を含む、方法。
  6. シリコン基板の上に窒化物半導体がエピタキシャル成長され、シリコン単結晶基板にミスフィット転位が存在する、半導体基板を製造する方法であって、
    リン、ボロン、アンチモン、炭素又はゲルマニウムの１種以上を５×１０ １４ ａｔｏｍｓ／ｃｍ ２ 以上のドーズ量で前記シリコン単結晶基板としてのシリコン鏡面ウエーハにイオン注入する工程と、
    回復熱処理をする工程と、
    前記シリコン鏡面ウエーハにミスフィット転位を生じさせるように前記シリコン鏡面ウエーハにエピタキシャル層をエピタキシャル成長させる工程と、
    前記シリコン鏡面ウエーハを前記シリコン基板として、窒化物半導体をエピタキシャル成長させる工程と、
    を含む、方法。
  7. 半導体基板を製造する方法であって、
    リン、ボロン、アンチモン、炭素又はゲルマニウムの１つ又はそれ以上を５×１０ １４ ａｔｏｍｓ／ｃｍ ２ のドーズ量でシリコン鏡面ウエーハにイオン注入することと、
    前記シリコン鏡面ウエーハに対して回復熱処理を行うことと、
    前記シリコン鏡面ウエーハにミスフィット転位を生じさせるように前記シリコン鏡面ウエーハ上にエピタキシャルシリコン層をエピタキシャル成長させることと、
    を含む、方法。
  8. 半導体装置を形成する方法であって、
    シリコンウエーハ上にエピタキシャルシリコン層を形成することであって、前記エピタキシャルシリコン層が前記シリコンウエーハの格子定数と異なる格子定数を有し、前記格子定数における差が前記シリコンウエーハにミスフィット転位の層を生じさせる、前記形成することと、
    前記エピタキシャルシリコン層の上に窒化物半導体層をエピタキシャル成長させることと、
    を含む、方法。
  9. 請求項８に記載の方法であって、
    前記シリコンウエーハが２～４×１０ １９ ａｔｏｍｓ／ｃｍ ３ のドーパント濃度を有し、前記エピタキシャルシリコン層が１～２×１０ １６ ａｔｏｍｓ／ｃｍ ３ のドーパント濃度を有する、方法。
  10. 請求項８に記載の方法であって、
    前記ミスフィット転位の層が、前記シリコンウエーハと前記エピタキシャルシリコン層との間の界面の下の１．５μｍ以上の深さに位置する、方法。
JP2019070218A 2019-03-13 2019-03-13 窒化物半導体基板 Active JP7364997B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2019070218A JP7364997B2 (ja) 2019-03-13 2019-03-13 窒化物半導体基板
CN202080035782.6A CN113874559B (zh) 2019-03-13 2020-02-18 氮化物半导体衬底及其制造方法
PCT/JP2020/006306 WO2020184091A1 (ja) 2019-03-13 2020-02-18 窒化物半導体基板及びその製造方法
EP20770583.1A EP3940123A4 (en) 2019-03-13 2020-02-18 NITRIDE SEMICONDUCTOR SUBSTRATE
US17/473,651 US20220077287A1 (en) 2019-03-13 2021-09-13 Nitride semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019070218A JP7364997B2 (ja) 2019-03-13 2019-03-13 窒化物半導体基板

Publications (2)

Publication Number Publication Date
JP2020150243A JP2020150243A (ja) 2020-09-17
JP7364997B2 true JP7364997B2 (ja) 2023-10-19

Family

ID=72427355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019070218A Active JP7364997B2 (ja) 2019-03-13 2019-03-13 窒化物半導体基板

Country Status (5)

Country Link
US (1) US20220077287A1 (ja)
EP (1) EP3940123A4 (ja)
JP (1) JP7364997B2 (ja)
CN (1) CN113874559B (ja)
WO (1) WO2020184091A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7616088B2 (ja) * 2022-01-05 2025-01-17 信越半導体株式会社 窒化物半導体基板及びその製造方法
JP7619349B2 (ja) * 2022-09-16 2025-01-22 信越半導体株式会社 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法
JP7648843B1 (ja) * 2023-10-31 2025-03-18 Ｄｏｗａエレクトロニクス株式会社 エピタキシャル成長用基板、光半導体素子の製造方法、及び光半導体素子
CN118866733B (zh) * 2024-09-26 2024-12-10 青岛华芯晶电科技有限公司 一种双极性器件衬底优化测试系统及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006327931A (ja) 2005-05-25 2006-12-07 Siltronic Ag 半導体層構造並びに半導体層構造の製造方法
JP2007073873A (ja) 2005-09-09 2007-03-22 Showa Denko Kk 半導体素子
JP2009143756A (ja) 2007-12-13 2009-07-02 Shin Etsu Chem Co Ltd ＧａＮ層含有積層基板及びその製造方法並びにデバイス
US20110263098A1 (en) 2010-04-23 2011-10-27 Applied Materials, Inc. Hybrid deposition chamber for in-situ formation of group iv semiconductors & compounds with group iii-nitrides
JP2018011060A (ja) 2012-09-13 2018-01-18 パナソニックＩｐマネジメント株式会社 窒化物半導体構造物

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63249377A (ja) * 1987-04-06 1988-10-17 Seiko Instr & Electronics Ltd シヨツトキバリア・ゲ−ト電界効果トランジスタ
US6905771B2 (en) * 2002-11-11 2005-06-14 Sumitomo Mitsubishi Silicon Corporation Silicon wafer
CN1725445A (zh) * 2004-07-23 2006-01-25 深圳大学 硅衬底上ⅲ族氮化物半导体外延生长技术
US8008181B2 (en) * 2008-08-22 2011-08-30 The Regents Of The University Of California Propagation of misfit dislocations from buffer/Si interface into Si
JP4969607B2 (ja) 2009-05-25 2012-07-04 シャープ株式会社 半導体積層構造体の製造方法
WO2011005444A1 (en) * 2009-06-22 2011-01-13 Raytheon Company Gallium nitride for liquid crystal electrodes
US8981380B2 (en) * 2010-03-01 2015-03-17 International Rectifier Corporation Monolithic integration of silicon and group III-V devices
CN101807523A (zh) * 2010-03-17 2010-08-18 中国科学院半导体研究所 在大失配衬底上生长表面无裂纹的GaN薄膜的方法
JP2012038973A (ja) * 2010-08-09 2012-02-23 Siltronic Ag シリコンウエハ及びその製造方法
JP2012054427A (ja) * 2010-09-01 2012-03-15 Panasonic Corp 化合物半導体の製造方法
KR101373403B1 (ko) * 2012-02-09 2014-03-13 주식회사 시지트로닉스 실리콘 기판상에 ⅲ-질화계 에피층을 성장하는 방법 및 그 반도체 기판
JP2014192246A (ja) 2013-03-26 2014-10-06 Mitsubishi Chemicals Corp 半導体基板およびそれを用いた半導体素子
JP6107435B2 (ja) * 2013-06-04 2017-04-05 三菱電機株式会社 半導体装置及びその製造方法
JP6623691B2 (ja) * 2015-10-30 2019-12-25 富士通株式会社 化合物半導体装置及びその製造方法
CN105304689B (zh) * 2015-11-12 2018-09-25 中国科学院上海微系统与信息技术研究所 基于氟化石墨烯钝化的AlGaN/GaN HEMT器件及制作方法
JP6925117B2 (ja) * 2016-11-18 2021-08-25 エア・ウォーター株式会社 化合物半導体基板の製造方法および化合物半導体基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006327931A (ja) 2005-05-25 2006-12-07 Siltronic Ag 半導体層構造並びに半導体層構造の製造方法
JP2007073873A (ja) 2005-09-09 2007-03-22 Showa Denko Kk 半導体素子
JP2009143756A (ja) 2007-12-13 2009-07-02 Shin Etsu Chem Co Ltd ＧａＮ層含有積層基板及びその製造方法並びにデバイス
US20110263098A1 (en) 2010-04-23 2011-10-27 Applied Materials, Inc. Hybrid deposition chamber for in-situ formation of group iv semiconductors & compounds with group iii-nitrides
JP2018011060A (ja) 2012-09-13 2018-01-18 パナソニックＩｐマネジメント株式会社 窒化物半導体構造物

Also Published As

Publication number Publication date
CN113874559A (zh) 2021-12-31
WO2020184091A1 (ja) 2020-09-17
US20220077287A1 (en) 2022-03-10
EP3940123A1 (en) 2022-01-19
CN113874559B (zh) 2025-09-05
EP3940123A4 (en) 2022-12-14
JP2020150243A (ja) 2020-09-17

Similar Documents

Publication Publication Date Title
US8362503B2 (en) Thick nitride semiconductor structures with interlayer structures
JP7364997B2 (ja) 窒化物半導体基板
US10763332B2 (en) Semiconductor wafer and method of inspecting semiconductor wafer
WO2017077988A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
US12604680B2 (en) Method for manufacturing group III nitride semiconductor substrate
CN103227191B (zh) 氮化物半导体外延晶片以及场效应型氮化物晶体管
WO2017077989A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
JP2013239474A (ja) エピタキシャル基板、半導体装置及び半導体装置の製造方法
US9099383B2 (en) Semiconductor substrate and semiconductor device, and manufacturing method of semiconductor substrate
US20060057856A1 (en) Manufacturing method for strained silicon wafer
JP5384450B2 (ja) 化合物半導体基板
WO2016092887A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置
US10879359B2 (en) Silicon carbide epitaxial wafer having a thick silicon carbide layer with small wrapage and manufacturing method thereof
JP2014526138A (ja) 積層半導体基板およびその製造方法
JP6089122B2 (ja) 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
JP5463693B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP6484489B2 (ja) 窒化物半導体エピタキシャルウェハおよびその製造方法
JP6101565B2 (ja) 窒化物半導体エピタキシャルウェハ
JP6108609B2 (ja) 窒化物半導体基板
TW201513176A (zh) 半導體晶圓以及生產半導體晶圓的方法
US20240371628A1 (en) Method for manufacturing nitride semiconductor substrate
RU2750295C1 (ru) Способ изготовления гетероэпитаксиальных слоев III-N соединений на монокристаллическом кремнии со слоем 3C-SiC
KR102128495B1 (ko) 에피택셜 웨이퍼

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210805

A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20220311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221109

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230209

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230919

R150 Certificate of patent or registration of utility model

Ref document number: 7364997

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150