CN1909112B - 升压电路以及具有升压电路的半导体装置 - Google Patents

升压电路以及具有升压电路的半导体装置 Download PDF

Info

Publication number
CN1909112B
CN1909112B CN2006101086895A CN200610108689A CN1909112B CN 1909112 B CN1909112 B CN 1909112B CN 2006101086895 A CN2006101086895 A CN 2006101086895A CN 200610108689 A CN200610108689 A CN 200610108689A CN 1909112 B CN1909112 B CN 1909112B
Authority
CN
China
Prior art keywords
circuit
output
signal
control signal
phase inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006101086895A
Other languages
English (en)
Other versions
CN1909112A (zh
Inventor
山根一伦
佐藤彰
冈本利治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN1909112A publication Critical patent/CN1909112A/zh
Application granted granted Critical
Publication of CN1909112B publication Critical patent/CN1909112B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0041—Control circuits in which a clock signal is selectively enabled or disabled

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种能抑制升压电压的变异、抑制制造偏差的影响、避免电流峰值的增大的升压电路。它具备把检测升压电压而控制升压动作的判断输出信号(φ1)输出的电压检测电路(1)、振荡电路(2)和多个充电泵电路(3)，振荡电路(2)具备奇数级控制型反相器(20)，在来自电压检测电路(1)的判断输出信号(φ1)表示升压动作(有振荡)时，奇数级反相器构成开路，来自多个控制型反相器(20)的输出的振荡输出分别被取出，在判断输出信号(φ1)表示升压动作停止(振荡停止)时，不反相地保持控制型反相器(20)的输出值，停止振荡。多个充电泵电路(3)把来自控制型反相器(20)的输出信号(φ4～φ4″)作为时钟信号来接受而动作。

Description

升压电路以及具有升压电路的半导体装置
技术领域
本发明涉及半导体装置，特别是涉及半导体存储器等的升压电压的生成所适用的升压电路，以及具备该升压电路的半导体装置。 
背景技术
在以非易失性存储器为首的存储器电路中，为了进行存储单元的数据的改写和读取，需要产生高电压。 
在用一般升压电路来产生高电压的场合，升压时的电流量超过电源的供给能力的话，就会导致电源电压的下降，因而就需要使峰值电流分散。 
作为其中之一，以前多用为了控制多个充电泵电路而使控制时钟信号的相位按每个充电泵来变化的方法。然而，需要对在产生相位差的过程中的延迟，以及在升压开始时和结束时多个控制时钟信号的同时变化下功夫。 
在专利文献1中，作为使由于单元数据放大时的噪声和升压电路动作所涉及的噪声的重复而产生的峰值电流进行分散，使单元数据放大得以稳定的升压电路，披露了图5所示的构成。参照图5，此升压电路具备：对升压电压进行检测，输出对升压动作进行控制的判断输出信号φ1的电压检测电路1；接受来自电压检测电路1的判断输出信号φ1的控制，输出振荡输出信号φ2的振荡电路21；接受电压检测电路1和振荡电路21各自的输出信号，控制充电泵电路的多个控制电路5；以及受控制电路5的控制而动作的多个充电泵电路3。控制电路5具备：输入振荡电路21的输出信号φ2，控制其反相信号及该输出信号φ2的 传递的传输门TG2、TG3；锁存传输门TG2、TG3的输出连接点的信号φ3，将其向充电泵电路输出，由判断输出信号φ1来控制激活化的第1锁存电路6；通过由判断输出信号φ1来控制导通的传输门TG4而对此信号φ3进行锁存的第2锁存电路7；控制传输门TG2、TG3，使得根据信号φ3及其反相信号φ3-(第2锁存电路7中的反相输出信号)和电压检测电路1的判断输出信号φ1，选择、输出振荡电路的输出信号φ2的逻辑的正相和反相中的与由第2锁存电路7锁存了的信号的逻辑反相的一方的电路8。 
图8表示电压检测电路1的构成的一个例子。参照图8，电压检测电路1构成为，用电阻来分割升压节点VB的电位，用比较器COMP将其与基准电压VREF进行比较。如果VB的电位比由电阻分割比和基准电压VREF决定的设定电位低，作为比较器输出的判断输出信号φ1就变为高电平(有升压动作)，反过来，如果VB的电位一方高，判断输出信号φ1就变为低电平(无升压动作)。 
还有，图9表示充电泵电路3的构成的一个例子。图9所示的构成称为互补型电路方式，由图5的φ3(或图1的φ4)的方波来控制。电容器C1及C2反相动作。 
图6是说明图5所示的构成的动作的定时波形图。如图6(a)所示，由电压检测电路1判定为升压电压达到了设定电压的话，判断输出信号φ1(φ1＇、φ1″)就从高电平变为低电平，充电泵电路的控制信号φ3(φ3＇、φ3″)由第1、第2锁存电路6、7保持，充电泵电路3停止，另一方面，振荡电路21的输出φ2(φ2＇、φ2″)回到初期状态。 
由电压检测电路1判定为升压电压不到设定电压的话，判断输出信号φ1(φ1＇、φ1″)就从低电平变为高电平，信号φ3(φ3＇、φ3″)，由于第2锁存电路7中保持的电平强制地切换振荡电路21的输出信号φ2的正、负逻辑，结果就使以第1锁存电路6中保持的电平的负 逻辑为起点的计时开始，使充电泵电路3中的动作再开始，进行升压动作。 
专利文献1：特开平11-25673号公报 
发明内容
在参照图5及图6说明了的现有升压电路中，多个充电泵3由判断输出信号φ1和通过延迟元件而延迟，带有相位差的φ1＇、…φ1″来控制，因而判断输出信号φ1从高电平变为低电平之后，到充电泵电路3的动作停止为止，会产生延迟。图6(a)的Td1(从φ1的变迁到φ1″的变迁为止的延迟时间)表示此延迟。 
在此场合，在图7中，如虚线所示，升压电压的变异变大，这是存在的课题。另外，图7是为了更易懂地说明参照图5及图6说明了的现有升压电路的课题而新作成的图，是表示了升压电压的时间推移的图，图7的虚线表示了图6(a)的Td1的延迟所涉及的影响。 
还有，判断输出信号φ1、φ1＇、…φ1″的相位差根据延迟元件的延迟时间而产生，因而受制造偏差的影响，这是存在课题。 
再有，如图6(b)所示，相对于振荡电路21的周期，在从φ1到φ1″的延迟时间大的场合，在定时t1、t2、t3、…，φ3、φ3″的定时重叠，多个充电泵电路3会同时动作。因此，电流峰值会增加，这是存在课题。 
本申请所披露的发明，为了解决上述课题，大致构成如下。 
本发明的一个方面(侧面)所涉及的升压电路，具备：输入对振荡的有无进行控制的控制信号，在上述控制信号表示有振荡时，奇数级反相器构成闭合电路，来自多个上述反相器的输出端的振荡输出分别被 取出，在上述控制信号表示无振荡时，控制上述反相器的反相动作，使振荡停止的振荡电路；以及把来自上述振荡电路的多个振荡输出分别作为时钟来接受而动作的多个充电泵电路。 
在本发明的升压电路中，上述振荡电路在上述控制信号表示无振荡时，不反相地保持上述反相器的输出值，停止振荡。 
在本发明的升压电路中，也可以构成为，上述振荡电路在上述控制信号表示无振荡的期间，把上述反相器的输出保持为在上述控制信号从有振荡向无振荡变迁了的时点的上述反相器的输出的值，停止振荡。 
在本发明的升压电路中，也可以构成为，上述振荡电路在上述控制信号表示无振荡的期间，把上述反相器的输入和输出的关系原样维持为在上述控制信号从有振荡向无振荡变迁了的时点的上述反相器的输入和输出的关系，停止振荡。 
根据本发明，使得振荡电路的暂时停止和再开始的控制成为可能，能进行多个充电泵电路的同时停止和顺畅的动作开始。结果就能提高升压精度。 
还有，根据本发明，消除了多个充电泵控制信号的相位相重叠的可能性，抑制了制造偏差等所涉及的电流峰值的增加的产生。 
附图说明
图1是表示本发明的一实施例的构成的图。 
图2(a)是表示控制型反相器的电路构成的图，(b)是表示动作的图。 
图3是表示本发明的一实施例的升压电路的动作的定时图。 
图4是表示控制型反相器的别的构成例的图。 
图5是表示专利文献1的升压电路的构成的图。 
图6(a)、(b)是说明现有升压电路的动作的图。 
图7是表示升压电压的时间推移的图。 
图8是表示电压检测电路的构成的一个例子的图。 
图9是表示充电泵电路的构成的一个例子的图。 
标号说明 
1电压检测电路 
2振荡电路 
3充电泵电路 
5控制电路 
6锁存电路 
7锁存电路 
8F/F电路 
20控制型反相器 
21振荡电路 
201 OR电路 
202、203EXOR电路 
211、212、215、216反相器 
213 NMOS晶体管 
214 PMOS晶体管 
具体实施方式
以下参照为进一步详细述说上述本发明的附图进行说明。本发明具备对升压电压进行检测的电压检测电路(1)、振荡电路(2)和多个充电泵电路(3)，振荡电路(2)具备奇数级控制型反相器(20)，在来自电压检测电路(1)的控制信号(φ1)表示有振荡(执行升压动作)时，奇数级反相器构成闭合电路，从多个控制型反相器(20)的输出中，振荡输出(φ4、φ4＇、…φ4″)分别被取出，作为时钟信号被供给到多个充电泵电路(3)。另一方面，在控制信号(φ1)表示振荡停止(停止升压动作)时，控制型反相器(20)的输出值不反相地被保持，因此，振荡被停止。此时， 多个充电泵电路(3)中，来自振荡电路(2)的多个输出信号(φ4、φ4＇、…φ4″)被保持为多个控制型反相器(20)的输出保持值而不振荡，多个充电泵电路(3)停止动作。在本发明中，在振荡电路的控制型反相器(20)的构成上有几种变形。以下就实施例进行说明。 
图1是表示本发明的一实施例的升压电路的构成的图。参照图1，本实施例的升压电路具备：输出对升压电压VPP进行检测，对升压动作进行控制的判断输出信号φ1的电压检测电路1；接受来自电压检测电路1的判断输出信号φ1，进行以判断输出信号φ1的值为基础的振荡动作·振荡停止的控制的振荡电路2；以及分别接受从振荡电路2输出的彼此相位不相同的输出信号φ4、φ4＇、…φ4″而动作的多个充电泵电路3。另外，图1的电压检测电路1及充电泵电路3与图8及图9所示的电路构成相同，因而省略其说明。 
振荡电路2构成为由在判断输出信号φ1表示振荡动作时，按奇数级级联方式连接控制型反相器20，把最末级的输出反馈输入到初级的闭合电路组成的环形振荡器。更详细的情况参照图1及图2，控制型反相器20具备从输入端输入判断输出信号φ1的或(OR)电路201、把向控制型反相器20的输入信号IN和OR电路201的输出信号作为输入的异或(EXOR)电路202以及把输入信号IN和异或(EXOR)电路202的输出信号OUT作为输入的异或(EXOR)电路203，在OR电路201的另一输入端，输入EXOR电路203的输出信号。对于控制型反相器20的动作进行说明。 
在判断输出信号φ1为1(例如正逻辑下高电平)的场合，不论EXOR电路203的输出的值如何，OR电路201输出都为1，EXOR电路202作为反相器起作用而把输入信号IN的反相结果输出到输出OUT，作为反相电路起作用。 
在判断输出信号φ1为0(例如正逻辑下低电平)的场合，OR电路 201的输出成为EXOR电路203的输出。在此场合，IN＝1，OUT＝0时(OUT＝/IN；此处，/表示反相)，EXOR电路203的输出变为1，OR电路201输出1，EXOR电路202的输出变为0，OUT变为IN的反相信号，OUT＝/IN被维持。 
IN＝0，OUT＝1时(OUT＝/IN)，EXOR电路203的输出OUT变为1，OR电路201输出1，EXOR电路202的输出OUT变为1，OUT变为IN的反相信号，OUT＝/IN被维持。 
IN＝1，OUT＝1时(OUT＝IN)，EXOR电路203的输出变为0，OR电路201输出0，EXOR电路202的输出变为1，OUT＝IN被维持。 
IN＝0，OUT＝0时(OUT＝IN)，EXOR电路203的输出变为0，OR电路201输出0，EXOR电路202的输出变为0，OUT＝IN被维持。 
这样，在判断输出信号φ1为高电平的场合，OUT变为IN的反相信号(OUT＝/IN)，作为反相器而动作(参照图2(b))。 
另一方面，在判断输出信号φ1为低电平的场合，如果在判断输出信号φ1从高电平向低电平变迁时点OUT的反相完成了的话，OUT＝/IN就被维持。还有，在判断输出信号φ1为低电平的场合，在判断输出信号φ1从高电平向低电平变迁时点，如果OUT的反相没完成(依赖于EXOR电路202的传播延迟时间等)，OUT＝IN就被维持。因此，不论反相器的动作状况如何，输出OUT都被保持。即，在判断输出信号φ1为低电平的期间，控制型反相器20的输出OUT的值被固定保持为判断输出信号φ1从高电平向低电平的变迁时点的值。 
其次，对于图1的电路的控制动作进行说明。在由电压检测电路1判定为升压电压没达到设定电压的场合，判断输出信号φ1变为高电平，振荡电路2变为控制型反相器20的闭合电路，因而来自振荡电路 2的输出信号φ4、φ4＇、…φ4″(来自环形振荡器的各级信号)，根据各自的控制型反相器20的反相时间(从输入信号IN被输入到其反相信号OUT被输出的传播延迟时间)，变为带有相位差的振荡信号。φ4和φ4＇的相位差由构成环形振荡器的控制型反相器20的EXOR电路202的传播延迟时间来规定。 
作为各自的时钟而接受来自振荡电路2的输出信号φ4、φ4＇、…φ4″，多个充电泵电路3进行升压动作。 
另一方面，在由电压检测电路1判定为升压电压达到了设定电压的场合，判断输出信号φ1从高电平变为低电平，因此，振荡电路2内的全部的控制型反相器20的输出被保持。更详细的情况如上所述，在判断输出信号φ1为低电平的期间，控制型反相器20的输出被保持为判断输出信号φ1从高电平向低电平变迁了的时点的EXOR电路202的输出值。因此，在判断输出信号φ1为低电平时，来自振荡电路2的输出信号φ4、φ4＇、…φ4″被分别持续维持为控制型反相器20的输出的保持值(高电平或低电平)，振荡停止，多个充电泵电路3都不由时钟驱动，停止升压动作。 
图3是用于说明本实施例的动作的定时图。如图3所示，判断输出信号φ1从高电平变为低电平的话，就振荡电路2的多个控制型反相器20的输出信号φ4、φ4＇、…φ4″而言，其值全部被保持，由输出信号φ4、φ4＇、…φ4″来控制动作的多个充电泵电路3停止升压动作。 
判断输出信号φ1再次从低电平变为高电平的话，振荡电路2的控制型反相器20就作为反相器而动作。此时，例如输入输出电平以相等的状态(OUT＝IN)被保持，来自多个控制型反相器20的输出信号φ4、φ4＇、…φ4″的振荡再开始，作为时钟而接受输出信号φ4、φ4＇、…φ4″的多个充电泵电路3分别进行升压动作。 
根据上述控制动作，在本实施例中不必进行多余升压。 
并且，在本实施例中，振荡电路2的输出φ4、φ4＇、…φ4″间的相位差是分割了振荡电路2的振荡周期而成的(相当于EXOR电路202的传播延迟时间)，因而多个振荡电路2φ4、φ4＇、…φ4″的定时不会重叠。因此，在本实施例中，确实避免了多个充电泵电路3同时动作。结果，根据本实施例，抑制了峰值电流的增加的可能性。 
对于本发明的别的实施例进行说明。在图1的振荡电路2中，控制型反相器20也可以是图4所示的构成。参照图4，此控制型反相器20是在反相器211的输出上配设了把来自电压检测电路1的判断输出信号φ1作为锁存控制信号来输入的锁存电路(由传输门和触发器组成)而成的。判断输出信号φ1为高电平时，锁存电路原样输出反相器211的输出(此处，输出被触发器保持)，判断输出信号φ1为低电平时，锁存电路，因为传输门变为截止，所以不论输入信号IN的值如何，都输出被触发器保持的值。更详细的情况是具备对输入信号IN进行反相的反相器211、连接在输入信号IN和输出信号OUT之间的由PMOS晶体管214和NMOS晶体管213组成的传输门以及输入和输出互相连接的对输出信号OUT进行锁存的反相器215、216，NMOS晶体管213在栅极上接受电压检测电路1的判断输出信号φ1，PMOS晶体管214在栅极上接受由反相器212对判断输出信号φ1进行反相而成的信号。传输门(213、214)在判断输出信号φ1为高电平、低电平时，分别导通、截止。 
在判断输出信号φ1为高电平的场合，传输门(213、214)导通，此时的输出被触发器电路(反相器215、216)保持。另一方面，在判断输出信号φ1为低电平的场合，传输门(213、214)变为非导通，触发器电路(215、216)所保持的电平被输出。此时反相器216把判断输出信号φ1将要变为低电平的之前的输入信号IN经反相器211反相，通过了传输 门(213、214)所得的信号电平向OUT输出(OUT＝/IN)。 
在把图4的控制型反相器20用于图1的振荡电路2的场合也是，与参照图3说明了的上述实施例同样地动作。即，在由电压检测电路1判断为升压电压没达到设定电压的场合，判断输出信号φ1变为高电平，振荡电路2变为奇数级控制型反相器20的闭合电路，振荡电路2的输出信号φ4、φ4＇、…φ4″，根据控制型反相器20的反相时间，变为带有相位差的振荡信号。接受振荡电路2的输出信号φ4、φ4＇、…φ4″，多个充电泵电路3分别动作，进行升压。在由电压检测电路1判断为升压电压达到了设定电压的场合，判断输出信号φ1变为低电平，从振荡电路2的控制型反相器20(参照图4)输出控制型反相器20内的锁存电路所保持的电平。因此，振荡电路2的输出信号φ4、φ4＇、…φ4″的振荡停止，多个充电泵电路3所涉及的升压也停止。判断输出信号φ1从低电平变为高电平的话，振荡电路2的控制型反相器就作为反相器而动作，因而根据以输入输出电平相等的状态被保持的控制型反相器20，输出信号φ4、φ4＇、…φ4″的振荡再开始，使充电泵电路3的升压动作再开始。 
在把上述本实施例的升压电路用于非易失性存储器等LSI的场合，通过振荡电路的控制型反相器的动作控制，使得振荡电路的暂时停止成为可能。还有，能获得可避免由于以峰值电流的分散为目的相位分割而产生的延迟的影响的升压控制。即，根据本实施例，相位分割时的相位差是分割振荡电路的振荡周期而成的，因而多个振荡电路输出的时钟定时不会重叠，对峰值电流的分散有贡献。 
以上就上述实施例说明了本发明，不过，本发明不仅限于上述实施例的构成，当然还包括在本发明的范围内本领域技术人员能做的各种变形、修正。 

Claims (8)

1.一种升压电路，其特征在于，包括：
振荡电路，具备由多个反相器组成的奇数级反相器，输入对振荡的有无进行控制的控制信号，在所述控制信号表示有振荡时，所述奇数级反相器构成闭合电路，来自多个所述反相器的输出端的振荡输出信号分别被输出，在所述控制信号表示无振荡时，控制所述反相器的反相动作，使振荡停止；以及
多个充电泵电路，把来自所述振荡电路的多个振荡输出信号分别作为时钟来接受而动作。
2.根据权利要求1所述的升压电路，其特征在于，在所述振荡电路中，在所述控制信号表示无振荡时，保持所述反相器的输出值而不进行反相操作，并停止振荡。
3.根据权利要求1所述的升压电路，其特征在于，在所述振荡电路中，在所述控制信号表示无振荡时，把所述反相器的输出保持为在所述控制信号从有振荡向无振荡变迁的时间点的所述反相器的输出值，并停止振荡。
4.根据权利要求1所述的升压电路，其特征在于，在所述振荡电路中，在所述控制信号表示无振荡时，把所述反相器的输入和输出的关系维持为在所述控制信号从有振荡向无振荡变迁的时间点的所述反相器的输入和输出的关系，并停止振荡。
5.根据权利要求1所述的升压电路，其特征在于，
所述振荡电路中，
作为所述各反相器，具备：
在从2个输入端输入的信号不一致、一致时，分别输出第1、第2逻辑值的第1、第2逻辑电路；以及
输入所述控制信号和所述第2逻辑电路的输出信号，在所述控制信号和所述第2逻辑电路的输出信号都为第2逻辑值时，输出第2逻辑值，在此外的场合，输出第1逻辑值的第3逻辑电路，
所述第1逻辑电路输入所述第3逻辑电路的输出信号和到所述反相器的输入信号，所述第1逻辑电路的输出信号作为所述反相器的输出信号被输出，
所述第2逻辑电路把到所述反相器的所述输入信号和所述第1逻辑电路的输出信号作为输入，
在所述控制信号取第1逻辑值而表示有振荡时，所述第1逻辑电路作为把所述输入信号反相而输出的电路起作用，
在所述控制信号取第2逻辑值而表示无振荡时，所述第1逻辑电路的输入和输出由所述第2及所述第3逻辑电路保持为在所述控制信号从第1逻辑值向第2逻辑值变迁了的时点的所述第1逻辑电路的输入和输出的值。
6.根据权利要求1所述的升压电路，其特征在于，
所述振荡电路具备与各级反相器对应而把所述反相器的输出作为输入的锁存电路，
所述锁存电路，
在所述控制信号表示振荡时，把对应的反相器的输出原样输出，并且存储保持所述反相器的输出，
在所述控制信号表示振荡停止时，不论所述反相器的输出如何，都输出所述锁存电路中存储保持的值。
7.根据权利要求1所述的升压电路，其特征在于，
具备对所述升压电路的电压和预定的设定电压进行比较，输出按照其大小关系来控制升压动作的判断输出信号的电压检测电路，
所述振荡电路把从所述电压检测电路输出的所述判断输出信号作为对振荡的有无进行控制的所述控制信号来输入。
8.一种具备权利要求1所述的升压电路的半导体装置。
CN2006101086895A 2005-08-03 2006-08-03 升压电路以及具有升压电路的半导体装置 Expired - Fee Related CN1909112B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005-225576 2005-08-03
JP2005225576 2005-08-03
JP2005225576A JP4716812B2 (ja) 2005-08-03 2005-08-03 半導体装置

Publications (2)

Publication Number Publication Date
CN1909112A CN1909112A (zh) 2007-02-07
CN1909112B true CN1909112B (zh) 2012-01-18

Family

ID=37700173

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101086895A Expired - Fee Related CN1909112B (zh) 2005-08-03 2006-08-03 升压电路以及具有升压电路的半导体装置

Country Status (3)

Country Link
US (1) US7446594B2 (zh)
JP (1) JP4716812B2 (zh)
CN (1) CN1909112B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100870428B1 (ko) * 2007-09-07 2008-11-26 주식회사 하이닉스반도체 반도체 메모리장치의 고전압발생회로
US20130002343A1 (en) * 2011-06-29 2013-01-03 Synopsys Inc. High voltage regulation in charge pumps
JPWO2013128806A1 (ja) * 2012-02-28 2015-07-30 パナソニックＩｐマネジメント株式会社 昇圧回路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000236657A (ja) * 1999-02-15 2000-08-29 Nec Kyushu Ltd 昇圧回路
CN1574088A (zh) * 2003-06-16 2005-02-02 海力士半导体有限公司 用于产生存储器件中的读出放大器所需的驱动电压的装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2917914B2 (ja) * 1996-05-17 1999-07-12 日本電気株式会社 昇圧回路
JP3090097B2 (ja) * 1997-06-30 2000-09-18 日本電気株式会社 昇圧回路及びその制御方法
US7135934B2 (en) * 2005-03-01 2006-11-14 Freescale, Semiconductor, Inc. Fully programmable phase locked loop
KR100716661B1 (ko) * 2005-03-31 2007-05-09 주식회사 하이닉스반도체 전압 부스터 회로
US7425874B2 (en) * 2006-06-30 2008-09-16 Texas Instruments Incorporated All-digital phase-locked loop for a digital pulse-width modulator

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000236657A (ja) * 1999-02-15 2000-08-29 Nec Kyushu Ltd 昇圧回路
CN1574088A (zh) * 2003-06-16 2005-02-02 海力士半导体有限公司 用于产生存储器件中的读出放大器所需的驱动电压的装置

Also Published As

Publication number Publication date
US7446594B2 (en) 2008-11-04
US20070030082A1 (en) 2007-02-08
JP4716812B2 (ja) 2011-07-06
JP2007043826A (ja) 2007-02-15
CN1909112A (zh) 2007-02-07

Similar Documents

Publication Publication Date Title
KR100347144B1 (ko) 고전압 발생회로
TWI287794B (en) Internal voltage generators for semiconductor memory devices
JP2758881B2 (ja) 相補クロック発生方法および相補クロック発生器
KR100399359B1 (ko) 전하 펌프 회로
KR20120061564A (ko) 전압 공급 회로 및 방법
CN1909112B (zh) 升压电路以及具有升压电路的半导体装置
JPH09320267A (ja) 昇圧回路の駆動方法および昇圧回路
CN108092501B (zh) 升压电路及具备该升压电路的非易失性存储器
US20010048338A1 (en) Boosting method and apparatus
CN101120415B (zh) 同步型存储装置及其控制方法
JP2004147458A (ja) 昇圧回路
CN116599465B (zh) 一种振荡器电路及存储芯片
US6654306B2 (en) Apparatus and method for generating an oscillating signal
KR100282442B1 (ko) 고전압 발생회로
JP2016139921A (ja) 出力回路及び集積回路
KR100418719B1 (ko) 플래쉬 메모리 장치의 펌핑 회로
KR100908536B1 (ko) 고전압 발생기의 전류 소모 방지 장치
CN115248999B (zh) 控制时钟信号的方法和装置
JP6783879B2 (ja) チャージポンプ回路
CN118631218A (zh) 半导体装置
TW202439765A (zh) 執行電荷共享操作的方法及其電荷泵電路
CN115706519A (zh) 升压时钟产生器
KR101174417B1 (ko) 멀티레벨 고전압 스위치
JP5292912B2 (ja) パルス昇圧回路、およびパルス昇圧方法
CN120544625A (zh) 低功耗电荷泵系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120118

Termination date: 20130803