CS212116B1

CS212116B1 - Connected to convert coded information to 16-bit words

Info

Publication number: CS212116B1
Application number: CS663680A
Authority: CS
Inventors: Jan Vocetka
Original assignee: Jan Vocetka
Priority date: 1980-10-01
Filing date: 1980-10-01
Publication date: 1982-02-26

Abstract

Pomocí popisovaného zařízení lze přivádět informace vyjádřené na vstupu v příslušném kódu, obvykle KO I■- 7, na šestnáctibitový paralelní výstup, tj, šestnáctibitová slova. Obvykle se vyjadřují Šestnáctibitová slova v hexadecimálním tvaru pomocí čtyř znaků souboru 0 + 9, A, B, C, D, E, a F. Zařízení dekóduje takto vyjádřené slova, kije znaky souboru jsou uvedeny ve vhodném kódu, a převede na šestnáctibitový paralelní výstup. Současně zařízení řídí dodávání vstupních kódovaných slov podle potřeb přijímače šestnáctibitového paralelního výstupu.Using the described device, information expressed at the input in the appropriate code, usually KO I■- 7, can be fed to a sixteen-bit parallel output, i.e., sixteen-bit words. Sixteen-bit words are usually expressed in hexadecimal form using the four characters of the file 0 + 9, A, B, C, D, E, and F. The device decodes the words thus expressed, the characters of the file being given in the appropriate code, and converts them to a sixteen-bit parallel output. At the same time, the device controls the supply of the input coded words according to the needs of the receiver of the sixteen-bit parallel output.

Description

Vynález se týká zapojení, které umožňuje převod vstupní kódované informace na šestnáctibitová slova.The invention relates to a circuitry that allows the conversion of input coded information into 16-bit words.

V současných elektronických systémech se stále Častěji vyskytují celky řízené šestnáctibitovými procesory. U větších systémů je výhodné při oživování, hledání závad i testování rozdělit je na menší Části a mít možnost na ně přivádět vstupní informace ve formě šestnáctibitových slov nezávisle na procesoru. U stávajících zařízení se obvykle vstupní informace pro výše uvedené úCely zadávaly ruCně prostřednictvím různých přípravků s tlačítky a přepínači. Takové zadávání je pracné a zdlouhavé, ani vlastní přípravky nejsou příliš spolehlivé a výrobně jednoduché.Units controlled by 16-bit processors are becoming more common in today's electronic systems. For larger systems, it is advantageous to split them into smaller parts for recovery, troubleshooting, and testing, and to be able to feed in them in the form of 16-bit words independent of the processor. For existing devices, the input information for the above purposes was usually entered manually using various jigs with buttons and switches. Such input is laborious and time-consuming, even the preparations themselves are not very reliable and simple to manufacture.

Uvedené nevýhody odstraňuje zapojení pro převod kódované informace podle vynálezu, jehož podstatou je, že sestává z pěti vstupních bloků a to převodníku, dekodéru, bloku kontroly parity, generátoru posuvu a ovladače zdroje vstupní informace a dále z tří posuvných pamětí, čítače a bloku signalizace, přičemž zdroj čtyř bitů vstupní kódované informace je napojen na první vstup převodníku i na druhý vstup bloku kontroly parity, zatímco zdroj dalších vstupních bitů je připojen na vstup dekodéru i na třetí vstup bloku kontroly parity, zatímco zdroj signálu o platnosti vstupní informace je připojen na druhý vstup generátoru posuvu i na první vstup bloku kontroly parity a zdroj paritního bitu vstupní informace je zapojen na čtvrtý vstup bloku kontroly parity, přičemž první výstup dekodéru je připojen na druhý vstup převodníku a druhý výstup dekodéru na třetí vstup převodníku, jehož první výstup je připojen na první vstup první posuvné paměti a na přijímač šestnáctibitových slov, zatímco výstup první posuvné paměti je připojen na první vstup druhé posuvné paměti a a na přijímač šestnáctibitových slov, přičemž výstup druhé posuvné paměti je spojen s prvním vstupem třetí posuvné paměti a s přijímačem šestnáctibitových slov, zatímco výstup třetí posuvné paměti je také spojen s přijímačem šestnáctibitových slov, přičemž druhý vý^x stup převodníku je připojen na první vstup generátoru posuvu, jehož výstup je připojen postupně na druhé vstupy první, druhé a třetí posuvné paměti i na vstup čítače, jehož výstup je spojen s přijímačem šestnáctibitových slov, zatímco výstup bloku kontroly parity je spojen se vstupem bloku signalizace a současně s prvním vstupem ovladače zdroje vstupní informace, jehož druhý vstup je spojen se zdrojem žádosti o další šestnáctibitový slovo a na jehož výstup je připojen zdroj vstupních informací.These disadvantages are overcome by the circuitry for converting coded information according to the invention, which consists of five input blocks, namely a converter, a decoder, a parity check block, a shift generator and an input source control, and three sliding memories, a counter and a signaling block. wherein the source of the four bits of input encoded information is coupled to the first input of the converter and the second input of the parity check block, while the source of the other input bits is connected to the decoder input and the third input of the parity check block the shift generator input to the first parity check block input and the parity bit input information input is connected to the fourth input of the parity check block, wherein the first decoder output is connected to the second converter input and the second decoder output to the third converter input whose first output is connected to p the first input of the first sliding memory and the 16-bit word receiver, while the output of the first sliding memory is connected to the first input of the second sliding memory and to the 16-bit word receiver, the second sliding memory output is connected to the first input of the third sliding memory and the 16-bit word receiver third sliding the memory is also coupled to the receiver šestnáctibitových words, the second above ^X increases converter is connected to the first input of the displacement whose output is connected sequentially to the second inputs of the first, second and third sliding the memory and to the input of a counter whose output is connected a 16-bit word receiver, while the parity check block output is coupled to the signaling block input and the first input of the input information source driver, the second input of which is connected to the source of the next 16-bit word request and output source of input information.

Dále popisované zapojení umožňuje připravit si potřebné vstupní informace na paměťovém médiu, například děrné pásce, a pomocí vstupního čtecího zařízení, například snímače děrné pásky automaticky vyslat libovolná šestnáctibitová slova předepsaná vstupními informacemi. Ve vstupních informacích je každé šestnáctibitové slovo vyjádřeno obvyklým způsobem hexadecimálně pomocí čtyř znaků, kterými mohou být číslice a velká písmena A, B, C, D,The wiring described below makes it possible to prepare the necessary input information on a storage medium, such as a punched tape, and automatically transmit any 16-bit words prescribed by the input information using an input reader, such as a punched tape reader. In the input information, each 16-bit word is expressed in a hexadecimal way using four characters, which can be numbers and capital letters A, B, C, D,

E a F. Pro běžné použití bylo zvoleno vyjádření znaků v kódu KO I 7 se sudou paritou.E and F. For common use, the expression of the characters in the code KO I 7 with even parity was chosen.

Vzhledem k řešení zapojení lze znaky vyjádřit v libovolném kódu s tím, že je nutno znova naprogramovat převodník a v případě neparitního kódu vyřadit blok pro její kontrolu. Další výhodou je, že ve vstupní informaci lze použit všechny znaky zvoleného kódu, přičemž zapojení reaguje jan na číslice a písmena A až F. Dále je budeme nazývat platnými znaky.With regard to the solution of the connection, the characters can be expressed in any code. Another advantage is that all characters of the selected code can be used in the input information, while the connection responds to the digits and letters A to F. We will call them valid characters.

Řešeni podle vynálezu jest znázorněno na připojeném výkresu.The solution according to the invention is shown in the attached drawing.

Platné znaky obsažené ve vstupní informaci jsou převáděny pomocí převodníku £ a dekodéru 2· Na vstup I1 jsou přivedeny ze zdroje 1001 první čtyři bity vstupní informace, další bity jsou přivedeny ze zdroje 1005 na vstup ži dekodéru 5., jehož výstup 51 je přiveden na vstup 12 a výstup 52 na vstup 13 převodníku J.. Na výstupu 14 převodníku i se objeví čtyřbitová informace odpovídající platnému znaku a současně na výstupu je impuls, který informuje o tom, že ve vstupní informaci je platný znak.The valid characters contained in the input information are converted by the converter 5 and the decoder 2. The first four bits of the input information are brought to the input I1, the next bits are brought from the source 1005 to the input of the decoder 5 whose output 51 is input 12 and output 52 to converter 13 input. At output 14 of converter i, four-bit information corresponding to a valid character appears, and at the same time an output is provided to indicate that there is a valid character in the input information.

Tento impuls je společně se vstupní informací, která udává platnost vstupní informace na vstupech 11 a 53 a je přivedena ze zdroje 1006 signálu o platnosti vstupní informace na vstup 62 generátoru posuvu 6 a zpracována v tomto generátoru tak, že na výstupu 63 je vydán posuvový impuls při každém platném znaku. Těmito posuvovými impulsy zavedenými na vstupy 22, 22» 12 první, druhé a třetí posuvné paměti jsou postupně čtveřice bitů na výstupu 14 převodníku J. posouvány do první 2» druhé 2 ^a třetí 2 posuvné paměti. Pomoci čítače 2 je na výstupu 72 generován impuls v okamžiku, kdy po zpracování čtyř platných znaků vstupní informace je na výstupech £2, 22» 23 a 14 jim odpovídající šestnáctibitové slovo, přičemž všechny tyto výstupy jsou zapojeny na přijímač 1011 šestnáctibitových slov.This pulse, together with the input information indicating the validity of the input information at inputs 11 and 53, is input from the input information validity signal source 1006 to the input 62 of the feed generator 6 and processed in the generator so that a feed pulse is output at output 63. every valid character. By these shift pulses applied to the inputs 22, 22, 12 of the first, second and third sliding memories, the four bits at the output 14 of the converter J are gradually shifted to the first 2, the second 2 ^{and the} third 2 of the sliding memory. By means of the counter 2, an output 72 is generated at the moment when, after processing the four valid characters, the input information outputs the corresponding 16-bit word at the outputs 72, 22, 23 and 14, all of which are connected to the 16-bit word receiver 1011.

Vstupní informace jsou také zavedeny na vstupy jgj-» 22 ^a 63 bloku kontroly parity 8 společně s paritním bitem, který je přiveden ze zdroje 1008 paritního bitu vstupní informace na vstup 84 bloku kontroly parity 8. Informace o chybné paritě vstupní informace je z výstupu 85 tohoto bloku zavedena jak na blok 2 signalizace, tak na ovladač 10 zdroje vstupní informace. Tím se při chybné paritě zablokuje žádost o další přísun vstupních informací, tj. výstup 103 je zapojený na zdroj 1012 vstupních informací a chyba.se signalizuje.The input information is also input to the parity check block inputs 22 ^and 63 together with the parity bit that is inputted from the parity bit source 1008 to the input information parity block input 84. The input parity error information is output 85 This block is applied to both the signaling block 2 and the input information source controller 10. This blocks the request for further input of input information in the event of a parity error, i.e. the output 103 is connected to the input information source 1012 and signals the error.

Na vstup 102 ovladače 10 zdroje vstupní informace je zaveden zdroj 1010 žádosti o další šestnáctibitové slovo.At the input 102 of the input information source driver 10, an additional 16-bit word request source 1010 is loaded.

Vynálezu lze s výhodou využiti při oživování a testování elektronických zařízení zejména obsahujících šestnáctibitové procesory v oboru výpočetní techniky a automatizace.The invention can be advantageously used in the commissioning and testing of electronic devices, in particular containing 16-bit processors in the field of computer technology and automation.

Claims

SUBJECT OF THE INVENTION

A circuit for converting encoded information to sixteen-bit words, characterized in that it consists of five input blocks, namely a converter (1), a decoder (5), a parity control block (8), a feed generator (6) and an input source control (10); further from three sliding memories (2, 3, 4), a counter (7) and a signaling block (9), the source (1001) of four bits of input coded information being connected to the first input (11) of the converter (1) and the second input (82) a parity check block (8) while the source (1005) of the other input bits is coupled to the input (53) of the decoder (5) and to the third input (83) of the parity check block (8) while the signal source (1006) the input information validity is coupled to the second input (62) of the feed generator (6) as well as to the first input (81) of the parity control block (8) and the parity bit input source (1008) is connected to the fourth input (84) of the block (8) parity check, the first output (51) of the decoder (5) being connected to the second the input (12) of the converter (1) and the second output (52) of the decoder (5) to the third input (13) of the converter (1), the first output (14) of which is connected to the first input (21) of the first slide memory (2); a 16-bit word receiver (1011) while the output (23) of the first sliding memory (2) is connected to the first input (31) of the second sliding memory (3) and to the 16-bit word receiver (1011), the output (33) of the second sliding memory (3) is connected to the first input (41) of the third sliding memory (4) and to the 16-bit word receiver (1011), while the output (43) of the third sliding memory (4) is also connected to the 16-bit word receiver (1011) (15) the transducer (1) is connected to a first input (61) of the feed generator (6), the output of which (63) is connected sequentially to a second input (22, 32, 42) of the first, second and third sliding memories (2, 3) 4) also on the input (71) of the counter (7), whose output (72) is connected to the receiver (101) 1) sixteen-bit words, wherein the output (85) of the parity control block (8) is connected to the input (91) of the signaling block (9) and simultaneously to the first input (101) of the input information source controller (10). it is coupled to the next 16-bit word request source (1010) and to the output (103) of which the input information source (1012) is coupled.