CS219109B1

CS219109B1 - Arithmetic unit wiring

Info

Publication number: CS219109B1
Application number: CS723681A
Authority: CS
Inventors: Jan Houdek; Otakar Stastny; Vladimir Vrbsky; Milan Klimes
Original assignee: Jan Houdek; Otakar Stastny; Vladimir Vrbsky; Milan Klimes
Priority date: 1981-10-02
Filing date: 1981-10-02
Publication date: 1983-02-25

Abstract

Vynález se týká zapojení aritmetické jednotky pro aritmetické a logické operace. Vstup zapojení je vstupem prvního přepínače, jehož druhý vstup je spojen >s výstupem prvního registru *a výstup přepínače je spojen se vstupem sčítačky, jejíž druhý vstup je spojen s výstupem třetího přepínače a výstup sčítačky je výstupem zapojení a vstupem· prvního registru, 'druhého přepínače a čtvrtého přepínače. Druhý vstup čtvrtého přepínače je spojen s výstupem třetího' registru, jehož první vstup je spojen s výstupem paměti, druhým vstupem třetího přepínače', jehož vstup je spojen s výstupem druhého registru a vstupem druhého přepínače, jehož výstup je spojen se vstupem druhého registru a výstup čtvrtého přepínače je spojen se vstupem pamětí. Druhý výstup sčítačky je spojen s druhým vstupem třetího registru. Vynálezu lze využít pro aritmetické a logické operace, které je potřeba provádět v systémech pracujících v reálném čase.The invention relates to an arithmetic unit circuit for arithmetic and logical operations. The input of the circuit is the input of a first switch, the second input of which is connected to the output of a first register, and the output of the switch is connected to the input of an adder, the second input of which is connected to the output of a third switch, and the output of the adder is the output of the circuit and the input of the first register, the second switch, and the fourth switch. The second input of the fourth switch is connected to the output of the third register, the first input of which is connected to the output of the memory, the second input of the third switch, whose input is connected to the output of the second register, and the input of the second switch, whose output is connected to the input of the second register, and the output of the fourth switch is connected to the input of the memory. The second output of the adder is connected to the second input of the third register. The invention can be used for arithmetic and logical operations that need to be performed in real-time systems.

Description

Vynález se týká zapojení aritmetické jednotky pro aritmetické a logické operace.The invention relates to an arithmetic unit for arithmetic and logic operations.

Pro aritmetické a logické operace s daty se používají -aritmetické jednotky. Data vypracovávají buď sériově, přičemž nevýhodou je, že operační časy j-sou dlouhé, nebo paralelně a nevýhodou je složitost a velké pořizovací náklady.For arithmetic and logical operations with data, arithmetic units are used. They process the data either serially, with the disadvantage that the operating times are long or in parallel and the disadvantage is the complexity and the large acquisition costs.

lUvedené nedostatky odstraňuje zapojení aritmetické jednotky, kteirá sestává z prvního iregistru, prvního přepínače, druhého přepínače, druhého registru, třetího přepínače, sčítačky, čtvrtého přepínače, paměti a třetího registru, podle vynálezu, jehož podstata spočívá v tom, že vstup zapojení je spojen s prvním vstupem prvního přepínače, jehož druhý vstup je spojem s výstupem prvního registru a výstup prvního· přepínače je spojen s prvním vstupem sčítačky, jejíž druhý vstup je spojen s výstupem třetího přepínače ia výstup sčítačky je spojen s výstupem zapojení a současně se vstupem prvního registru a druhým vstupem druhého přepínače a prvním vstupem čtvrtého přepínače. Druhý vstup čtvrtého přepínače je spojen s výstupem třetího registru, jehož první vstup je spojen s výstupem paměti a současně ís druhým vstupem třetího přepínače, jehož druhý vstup je spojen s výstupem druhého registru a současně s prvním vstupem druhého přepínače, jehož výstup je spojen se vstupem! druhého registru a výstup čtvrtého přepínače je spojen se vstupem paměti a druhý výstup sčítačky je spojem s druhým vstupem třetího registru.The above drawbacks eliminate the wiring of an arithmetic unit, which consists of a first register, a first switch, a second switch, a second register, a third switch, an adder, a fourth switch, a memory and a third register, according to the invention. the first input of the first switch whose second input is connected to the output of the first register and the output of the first switch is connected to the first input of the adder whose second input is connected to the output of the third switch i; the second input of the second switch and the first input of the fourth switch. The second input of the fourth switch is connected to the output of the third register, the first input of which is connected to the memory output and simultaneously to the second input of the third switch whose second input is connected to the output of the second register. ! the second register and the output of the fourth switch is connected to the memory input and the second output of the adder is connected to the second input of the third register.

Výhodou zapojení podle vynálezu je, že je jednoduché a poskytuje krátké operační časy.The advantage of the circuitry according to the invention is that it is simple and provides short operating times.

Příklad zapojení podle vynálezu je znázorněn ,n.a připojeném výkresu.An example of a circuit according to the invention is shown in the accompanying drawing.

Nejdůležitější bloky zapojení je možno charakterizovat takto: první registr 1 je sériopairalelní posuvný registr umožňující posouvat data sériově i paralelně, první přepínač 2 slouží k přepínání dat vstupujících dd sčítačky 6 mezi vstupem zapojení 10 a výstupem prvního registru 1, druhý přepínač 3 slouží k přepínání dat vstupujících do druhého registru 3 mezi výstupem druhého registru 4 á výstupem sčítačky 6, druhý registr 4 je sérioparailelně posuvný registr umožňující posouvat data sériově i paralelně, třetí přepínač 5 slouží ,k přepínání dat vstupujících do sčítačky 6 mezi výstupem druhého registru 4 a výstupem paměti 8. Sčítačka, 6 slouží k provádění aritmetických¹a logických operací s daty, čtvrtý přepínač 7 slouží k přepínání dat vstupujících do· paměti 8 mezi výstupem sčítačky 6 a výstupem třetího registru 9, paměť 8 slouží k uchování dat a třetí registr 9 je séridparalelní pdsuvný registr.The most important wiring blocks can be characterized as follows: first register 1 is a series-parallel shift register allowing to move data serially and in parallel, the first switch 2 serves to switch data of input dd adder 6 between input 10 and output of first register 1, second switch 3 serves entering the second register 3 between the output of the second register 4 and the output of the adder 6, the second register 4 is a series-parallel shift register allowing to move data serially and parallel, the third switch 5 serves to switch data entering the adder 6 between output of the second register 4 and memory output 8 Adder 6 is used to perform arithmetic ¹ and logic operations with data, the fourth switch 7 is used to switch data entering memory 8 between the output of the adder 6 and the output of the third register 9, memory 8 is used to store data and the third region. page 9 is a serially parallel pseudo-register.

Vstup zapojení 10 je spojen s prvním vstupem 11 prvního přepínače 2, jehož druhý vstup 12 je spojen s výstupem 35 prvního registru 1 a výstup 3S prvního přepínače 2 je spojen s prvním vstupem 13 sčítačky 6, jejíž druhý vstup 14 je spojen s výstupem 25 třetího přepínače 5 a výstup 15 je spojen s výstupem 16 zapojení a současně se vstupem 34 prvního registru 1 a druhým vstupem 18 druhého přepínače 3 a prvními vstupem 26 čtvrtého přepínače 7, jehož druhý vstup 27 je spojen s výstupem 32 třetího registru 9. První vstup 31 třetího registru 9 je spojen s výstupem 30 paměti 8 a; současně s druhým vstupem 24 třetího přepínače 5, jehož druhý vstup 23 je spojen s výstupem 21 druhého registru 4 a současně s prvním vstupem 17 druhého přepínače 3, jehož výstup 19 je spojen se vstupem 20 druhého registru 4 a výstup 28 čtvrtého! přepínače 7 je spojen se vstupem 29 paměti 8 a druhý výstup 22 sčítačky 6 je spdjen s druhým vstupem) 33 třetího registru 9.The wiring input 10 is connected to the first input 11 of the first switch 2, the second input 12 of which is connected to the output 35 of the first register 1 and the output 3S of the first switch 2 is connected to the first input 13 of the adder 6. switch 5 and output 15 is coupled to the wiring output 16 and simultaneously with input 34 of first register 1 and second input 18 of second switch 3 and first input 26 of fourth switch 7, the second input 27 of which is connected to output 32 of third register 9. First input 31 the third register 9 is connected to an output 30 of the memory 8a; simultaneously with the second input 24 of the third switch 5, whose second input 23 is connected to the output 21 of the second register 4 and simultaneously with the first input 17 of the second switch 3, whose output 19 is connected to the input 20 of the second register 4 and the output 28 of the fourth! the switch 7 is connected to the input 29 of the memory 8 and the second output 22 of the adder 6 is coupled to the second input 33 of the third register 9.

Vynálezu se použije tam, kde je potřeba aritmetické a logické operace provádět v krátké době, zejména *v systémech pracujících v reálném čase.The invention applies where arithmetic and logic operations need to be performed in a short time, especially in real-time systems.

Claims

Arrangement of an arithmetic unit consisting of a first register, a first switch, a second switch, a second register, a third switch, an adder, a fourth switch, a memory, a third register, characterized in that the wiring input (10) is a connection to the first input (11) of the first. a switch (2) whose second input (12) is connected to the output (35) of the first register (1) and the output (36) of the first switch (2) is connected to the first input (13) of the adder (6) 14) is connected to the output (25) of the third switch (5) and whose output (15) is connected to the output (16) of the wiring and simultaneously to the input (34) of the first register (1) and the second input

OF THE INVENTION (18) of the second switch (3) and the first input (26) of the fourth switch (7), the second input (27) of which is connected to the output (32) of the third register (9), the first input (31) of which is connected to the output (30) of the memory (8) and simultaneously with the second input (24) of the third switch (5), the second input (23) of which is connected to the output (21) of the second register (4) and simultaneously with the first input (17) of the second switch (3), whose output (19) is connected to the input (20) of the second register (4) and the output (28) of the fourth switch (7) is connected to the input (29) of the memory (8) and the second output (22) of the adder 6) is connected to the second input (33) of the third register (9).