CS221303B1

CS221303B1 - Incremental encoder connection to .processor, especially minicomputer or .computer

Info

Publication number: CS221303B1
Application number: CS797981A
Authority: CS
Inventors: Jiri Kotouc
Original assignee: Jiri Kotouc
Priority date: 1981-10-30
Filing date: 1981-10-30
Publication date: 1983-04-29

Abstract

Vynález řeší problém inkrementálního odměřování pohyblivé části, například sedlá rmáčky papíru, pomocí číslicového procesoru. Podstatou vynálezu je, že jedna větev vý stupů 1, 2, 3, 4 inkrementálního snímače polohy je připojena jednak přímo, jednak prostřednictvím osmi klopných obvodů 5 až 12 přes dva součtové členy 13 a 14, jakož i třetí součtový člen 18, a prostřednictvím prvního a druhého členu 15, 16 EXCLUSIVE-©R přes první 'Součinový člen 17 na vstupy i výstupy číslicového procesoru 27, 28 a 29. Druhá větev výstupů 19, 29, 21 inkrementálního snímače polohy je připojena soustavou tvořenou invertorem 22, třetím členem 23 EXCLUSIVE-OR, druhým součinovým členem 24, zpožďovacím obvodem 25, devátým klopným obvodem 26 a třetím součtovým členem 18 na výstupy a vstupy číslicového procesoru 29 a 27, 28.The invention solves the problem of incremental measurement of a moving part, for example a paper feed seat, using a digital processor. The essence of the invention is that one branch of the outputs 1, 2, 3, 4 of the incremental position sensor is connected both directly and through eight flip-flops 5 to 12 through two summing elements 13 and 14, as well as a third summing element 18, and through the first and second EXCLUSIVE-OR elements 15, 16 through the first 'Product element 17 to the inputs and outputs of the digital processor 27, 28 and 29. The second branch of the outputs 19, 29, 21 of the incremental position sensor is connected by a system consisting of an inverter 22, a third EXCLUSIVE-OR element 23, a second product element 24, a delay circuit 25, a ninth flip-flop 26 and a third summing element 18 to the outputs and inputs of the digital processor 29 and 27, 28.

Description

Vynález se týká zapojení inkrementálního snímače polohy na procesor, zejména minipočítač nebo mikropočítač.The invention relates to the connection of an incremental encoder to a processor, in particular a minicomputer or a microcomputer.

Odměřování polohy pohyblivé mechanické části je důležitou funkční skupinou u mnoha průmyslových zařízení, například u obráběcích strojů nebo řezaček papíru. Z ekonomického hlediska nejvýhodnější je použití inkrementálního způsobu odměřování. Základním členem takového odměřovacího systému je inkrementální snímač polohy. Je to elektronický rotační snímač s třemi základními výstupními signály. Jednak jsou to dva fázově posunuté polohové signály, které slouží ke generování počítacích pulsů vpřed a vzad, jednak je to nulovací signál, který slouží k nastavení vyhodnocovacího systému do výchozí polohy po zapnutí. Nulovací impuls je snímačem vyslán vždy jednou za otáčku. Většina inkrementálních snímačů je vybavena také negacemi popsaných tří základních signálů. Tyto negované signály se ve vyhodnocovacím systému používají jako kontrolní signály ke zvýšení odolnosti vůči rušení.Measuring the position of the moving mechanical part is an important functional group in many industrial equipment, such as machine tools or paper cutters. From the economic point of view, the most advantageous is the use of an incremental measuring method. An incremental encoder is an essential member of such a encoder system. It is an electronic rotary encoder with three basic output signals. On the one hand, it is two phase shifted position signals, which are used to generate counting pulses forward and back, and on the other hand it is a reset signal, which serves to set the evaluation system to the initial position after switching on. The zero pulse is sent by the sensor once per revolution. Most incremental encoders are also equipped with negations of the described three basic signals. These negated signals are used in the evaluation system as control signals to increase interference immunity.

Vyhodnocovací elektronika je u současných odměřovacích systémů řešena zpravidla tak, že výstupní signály snímače jsou nejprve přivedeny na filtrační obvody, které zvyšují odolnost proti krátkým rušivým signálům. Dále jsou tyto obvykle přivedeny na soustavu klopných obvodů, kde se slučují tři základní signály a jejich negace. Poté následují obvody rozlišení směru, kde se využitím signálů snímače a jejich derivací generují počítací impulsy vpřed a vzad, které jsou pak přivedeny na kaskádu reversibilních čítačů. Používají se obvykle reversibilní čítače v kódu BCD s možností přednastavení,..;' přičemž k přednastavení se využívá výše zmíněný nulovací signál inkrementálního 'snímače, hradlovaný výstupním signálem pomocného snímače polohy. Tento pomocný snímač polohy je sepnut přibližně po dobu jedné otáčky inkrementálního snímače v tzv. referenčním úseku dráhy pohyblivé části. Tímto způsobem je na celé dráze pohyblivé Části generován pouze jeden nastavovací puls pro reversibilní čítače. Tento nastavovací puls nastaví čítače do požadovaného počátečního stavu, odpovídajícího přesně referenční poloze. Za tím účelem jsou obvykle nastavovací vstupy čítačů připojeny na výstupy otočných číslicových spínačů, pomocí kterých lze přesně nastavit hodnotu referenčního údaje. Po provedení nastavení, například přejezdem pohyblivé části přes referenční úsek dráhy, udávají pak výstupy jednotlivých reversibilních čítačů přímo jednotlivé řády desítkové hodnoty polohy v kódu BCD.In current measuring systems, the evaluation electronics are usually designed so that the sensor output signals are first applied to the filter circuits, which increase the resistance to short disturbing signals. Furthermore, these are usually applied to a flip-flop system where three basic signals and their negations are combined. This is followed by directional resolution circuits, where the use of sensor signals and their derivatives generates counting pulses back and forth, which are then applied to a cascade of reversible counters. Usually, reversible counters in the BCD code with the option of presetting are used. wherein the above-mentioned incremental encoder reset signal, gated with the output signal of the auxiliary encoder, is used for presetting. This auxiliary position sensor is switched on for approximately one revolution of the incremental encoder in the so-called reference section of the travel of the moving part. In this way, only one adjustment pulse for the reversible counters is generated over the entire path of the movable part. This setting pulse sets the counters to the desired initial state, exactly matching the reference position. For this purpose, the setting inputs of the counters are usually connected to the outputs of the rotary digital switches, by means of which the reference value can be precisely adjusted. After adjustments have been made, for example by moving the moving part over the reference section of the track, the outputs of the individual reversible counters directly give the individual decimal position codes in the BCD code.

Je-li vyhodnocovací elektronika napojena na číslicový procesor, pak tato musí být doplněna vstupními obvody, které umožní převést výstupní signály reversibilních čítačů na datovou sběrnici procesoru. Tohoto způsobu se používá všude tam, kde je procesor použit buď k zobrazení údaje polohy, nebo, což je častější, k řízení pohybu pohyblivé části.If the evaluation electronics is connected to a digital processor, it must be supplemented with input circuits that allow the output signals of the reversible counters to be converted to the processor data bus. This method is used wherever the processor is used either to display position data or, more often, to control the movement of the moving part.

Nevýhodou popsaného zapojení inkrementálního snímače na procesor je, že toto je velmi složité a nákladné.The disadvantage of the described connection of the incremental encoder to the processor is that this is very complicated and expensive.

Další nevýhodou popsaného zapojení je to, že při řízení posuvu není procesor časově využit, neboť provádí pouze zjišťování stavu reversibilních čítačů a srovnání tohoto stavu s určitou žádanou hodnotou. Při dosažení shody pak procesor provede požadovanou operaci, tj. přepnutí rychlosti posuvu, zastavení, vyvolání dalších funkcí a podobně.A further disadvantage of the described circuit is that the processor is not time-consuming in the feed control, since it only detects the state of the reversible counters and compares this state to a certain setpoint. Upon reaching the match, the processor then performs the desired operation, i.e. switching the feed rate, stopping, invoking other functions, and the like.

Tyto nevýhody do značné míry odstraňuje zapojení inkrementálního snímače polohy na procesor, zejména minipočítač nebo mikropočítač, podle vynálezu, jehož podstatou je, že výstup prvního polohového signálu inkrementálního snímače je připojen na datové vstupy prvního a osmého klopného obvodu, na hodinové vstupy čtvrtého a sedmého klopného obvodu, na první vstup prvního členu EXCLUSIVE-OR a na první vstup vstupního obvodu procesoru, výstup negovaného prvního polohového signálu inkrementálního snímače je připojen na datové vstupy třetího a šestého klopného obvodu, na hodinové vstupy druhého a pátého klopného obvodu, na druhý vstup prvního členu EXCLUSIVE-OR a na druhý vstup vstupního obvodu procesoru, výstup druhého polohového signálu Inkrementálního snímače je připojen na datové vstupy čtvrtého a pátého klopného obvodu, na hodinové vstupy třetího a osmého klopného obvodu, dále na první vstup druhého členu EXCLUSIVE-OR a dále na třetí vstup vstupního obvodu procesoru, výstup negovaného druhého polohového signálu inkrementálního snímače je připojen na datové vstupy druhého a- sedmého klopného obvodu, na hodinové vstupy prvního a šestého klopného obvodu, na druhý vstup druhého členu EXCLUSIVEOR a na čtvrtý vstup vstupního obvodu procesoru, výstupy prvního až čtvrtého klopného obvodu jsou připojeny na vstupy prvního součtového členu, mazací vstupy prvního až čtvrtého klopného obvodu jsou připojeny na první výstup výstupního obvodu procesoru, výstupy pátého až osmého klopného obvodu jsou připojeny na vstupy druhého součtového členu, mazací vstupy pátého až osmého klopného obvodu jsou připojeny na druhý výstup výstupního obvodu procesoru, výstupy prvních dvou členů EXCLUSIVE-OR jsou připojeny na vstupy prvního součinového členu, jehož výstup je připojen na pátý vstup vstupního obvodu procesoru, výstupy prvních dvou součtových členů jsou připojeny na šestý a sedmý vstup vstupního obvodu procesoru a na první a druhý vstup třetího součtového členu, výstup nulovacího signálu Inkrementálního snímače je připojen na první vstup třetího členu EXCLUSIVE-OR a na první vstup druhého součinového členu, výstup negovaného nulovacího signálu inkrementálního snímače je připojen na druhý vstup třetího členu EXCLUSIVE-OR a na vstup invertoru, výstup pomocného snímače polohy je připojen na druhý vstup druhého součinového členu, výstup invertoru je připojen na třetí vstup druhého součinového členu, výstup druhého součinového členu je připojen na vstup zpožďovacího obvodu, výstup zpožďovacího obvodu je připojen na hodinový vstup devátého klopného, obvodu, jehož datový vstup je připojen na výstup třetího členu EXCLUSIVE-OR a mazací vstup je připojen na třetí výstup výstupního obvodu procesoru, výstup tohoto devátého klopného obvodu je připojen na třetí vstup třetího součtového členu a na osmý vstup vstupního obvodu procesoru a výstup třetího součtového členu je připojen na přerušovací vstup procesoru.These disadvantages are largely eliminated by the connection of an incremental encoder to a processor, in particular a microcomputer or microcomputer, according to the invention, which is based on the output of the first incremental encoder position signal being connected to data inputs of the first and eightth flip-flops. circuit, to the first input of the first EXCLUSIVE-OR member and to the first input of the input circuit of the processor, the output of the negated first incremental encoder position signal is connected to data inputs of the third and sixth flip-flop EXCLUSIVE-OR and the second input of the processor input circuit, the output of the second incremental encoder position signal is connected to the data inputs of the fourth and fifth flip-flop, to the clock inputs of the third and eight flip-flop, on the EXCLUSIVE-OR and the third input of the input circuit of the processor, the output of the negated second incremental encoder position signal is connected to the data inputs of the second and seventh flip-flop, clock inputs of the first and sixth flip-flop, the second input of the second EXCLUSIVEOR the fourth input of the processor input circuit, the outputs of the first to the fourth flip-flop are connected to the inputs of the first summation member, the erase inputs of the first to the fourth flip-flop are connected to the first output of the processor output circuit; the lubrication inputs of the fifth to eighth flip-flops are connected to the second output of the processor output circuit, the outputs of the first two EXCLUSIVE-OR members are connected to the inputs of the first product member whose output is connected to the fifth input of the processor input circuit, the steps of the first two sum members are connected to the sixth and seventh input of the processor input circuit and to the first and second inputs of the third sum member, the incremental encoder reset signal is connected to the first input of the third EXCLUSIVE-OR the incremental encoder reset signal is connected to the second input of the third EXCLUSIVE-OR and the inverter input, the output of the auxiliary encoder is connected to the second input of the second product, the inverter output is connected to the third input of the second product, delay circuit input, delay circuit output is connected to the clock input of the ninth flip-flop, the data input of which is connected to the output of the third EXCLUSIVE-OR and the erase input is connected to the third output of the processor output circuit, output t hence the ninth flip-flop is connected to the third input of the third summation member and to the eighth input of the processor input circuit and the output of the third summation member is connected to the interrupt input of the processor.

Výhodou zapojení inkrementálního snímače polohy na procesoru podle vynálezu je, že obsahuje nepatrný podíl hardware, neboť celé zapojení je možno realizovat 8 až 9 běžnými integrovanými obvody malé nebo střední integrace. Hardwarová složitost dosavadních řešení vyhodnocovací elektroniky je nahrazena u zapojení podle vynálezu lepším časovým využitím procesojru.The advantage of connecting the incremental encoder to the processor according to the invention is that it contains a small proportion of hardware, since the entire connection can be realized by 8 to 9 conventional integrated circuits of small or medium integration. The hardware complexity of the prior art evaluation electronics solutions is replaced in the circuit according to the invention by a better time utilization of the processor.

Příkladné zapojení inkrementálního snímače na procesor podle vynálezu je znázorněno na výkresu blokového schématu.An exemplary connection of an incremental encoder to a processor according to the invention is shown in the block diagram drawing.

Výstup 1 polohového signálu inkrementálního snímače je připojen jednak na datové vstupy prvního a osmého klopného obvodu 5, 12 a jednak na hodinové vstupy čtvrtého a sedmého klopného obvodu 8, 11 a dále na první vstup prvního členu 15 EXCLUSIVE-OR a na první vstup vstupního obvodu 27 procesoru. Výstup 2 negovaného prvního polohového signálu inkeremntálního snímače je připojen jednak na datové vstupy třetího a šestého klopného obvodu 7, 10, jednak na hodinové vstupy druhého a pátého klopného obvodu 8, 9, dále na druhý vstup prvního členu 15 EXCLUSIVEOR a dále na druhý vstup vstupního obvodu 27 procesoru. Výstup 3 druhého polohového signálu inkrementálního snímače je připojen jednak na datové vstupy čtvrtého a pátého klopného obvodu 8, 9, jednak na hodinové vstupy třetího a osmého klopného obvodu 7, 12, dále na první vstup druhého členu 16 EXCLUSIVE-OR a dále na třetí vstup vstupního obvodu 27 procesoru. Výstup 4 negovaného druhého polohového signálu inkrementálního snímače je připojen jednak na datové vstupy druhého a sedmého klopného obvodu 6, 11, jednak na hodinové vstupy prvního a šestého klopného obvodu 5, 10, dále na druhý vstup druhého členu EXCLUSIVE-OR a dále na čtvrtý vstup vstupního obvodu 27 procesoru. První čtyři klopné obvody 5 až 8 vyhodnocují změny polohových signálů inkrementálního snímače v jednom směru otáčení, druhé čtyři klopné fThe incremental encoder position signal output 1 is connected to the data inputs of the first and eighth flip-flops 5, 12 and to the clock inputs of the fourth and seventh flip-flops 8, 11 and to the first input of the first EXCLUSIVE-OR member 15 and the first input circuit input. 27 processor. The output 2 of the negated first incremental encoder position signal is connected both to the data inputs of the third and sixth flip-flops 7, 10, to the clock inputs of the second and fifth flip-flops 8, 9, to the second input of the first EXCLUSIVEOR 15 and the second input circuit 27 of the processor. Output 3 of the second incremental encoder position signal is connected to the data inputs of the fourth and fifth flip-flops 8, 9, to the clock inputs of the third and eight flip-flops 7, 12, to the first input of the second EXCLUSIVE-OR 16 and to the third input the input circuit 27 of the processor. The output 4 of the negated second incremental encoder position signal is connected both to the data inputs of the second and seventh flip-flops 6, 11 and to the clock inputs of the first and sixth flip-flops 5, 10, to the second input of the second EXCLUSIVE-OR the input circuit 27 of the processor. The first four flip-flops 5 to 8 evaluate changes in position encoder signals in one direction of rotation, the second four flip-flops

obvody 9 až 12 ve druhém směru otáčení. Jsou-li všechny klopné obvody 5 až 12 vynulovány, pak při pootočení rotoru inkrementálního snímače pří jakékoliv změně sta¹· vu polohových signálů přejde výstup jednoho z klopných obvodů 5 až 12 z logické nuly do logické jedničky. Výstupní signály obou čtveřic klopných obvodů jsou sloučeny pomocí prvního a druhého součtového členu 13, 14, jejichž výstupy jsou připojeny jednak na šestý a sedmý vstup vstupního obvodu 27 procesoru a jednak na první a druhý vstup třetího součtového členu 18. Mazací vstupy klopných obvodů 5 až 8 jsou připojeny na první výstup výstupního obvodu 29 procesoru, mazací vstupy klopných obvodů 9 až 12 jsou připojeny na druhý výstup výstupního obvodu 29 procesoru. Výstupy obou prvních členů 15, 18 EXCLUSIVE-OR jsou připojeny na vstupy prvního součinového členu 17, jehož výstup je připojen na pátý vstup vstupního obvodu 27 procesoru. Dojde-li ke změně polohových signálů inkrementálního snímače, pak jeden z výstupů součtových členů 13 nebo 14 přejde z logické nuly do logické jedničky, takže přes třetí součtový člen 18 se logická jednička dostane i na přerušovací vstup 28 procesoru. Tím se automaticky vyvolá přerušení hlavního programu procesoru, který je takto informován o tom, že došlo ke změně polohy. Prostřednictvím svého vstupního obvodu 27 si může zjistit, došlo-li k pootočení v jednom nebo ve druhém směru, podle stavu výstupů součtových členů 13, 14, a podle toho snížit něho zvýšit údaj o poloze, který má trvale uchován v paměti nebo pracovních registrech. Po vyhodnocení směru procesor prostřednictvím výstupního obvodu 29 vynuluje příslušnou čtveřici klopných obvodů 5 až 8 nebo 9 až 12. Oddělené nulování obou čtveřic klopných obvodů má význam při zakmitávání polohových signálů inkrementálního snímače v klidové poloze, kdy při zpracování jednoho přerušení může dojít velmi rychle k pootočení opačným směrem. V tomto případě si druhá čtveřice klopných obvodů vyžádá okamžitě opět přerušení a údaj o poloze je procesorem správně korigován. Pomocí prvních dvou členů 15, 16 EXCLUSIVE-QR a prvního součinového členu 17 je vytvářen kontrolní signál pro procesor. Tento signál musí mít trvale úroveň logické jedničky, čímž se kontroluje, že signál na výstupu 2 inkrementálního snímače je skutečně negací signálu na výstupu 1 a současně, že signál na výstupu 4 je skutečně negací na výstupu 3. Je to jednoduchá, ale účinná kontrola správnosti polohových signálů inkrementálního snímače, která zajišťuje také částečnou ochranu vůči rušení. Zjistí-li totiž procesor, že výstup prvního součinového členu 17 má úroveň logické nuly, pak se neprovede změna údaje o poloze a přerušení je chápáno jako rušící signál. Trvá-li tento stav delší dobu, znamená to poruchu snímače nebo připojovacího kabelu. Druhá velmi účinná ochrana vůči rušení může být zajištěna přímým vyhodnocením stavu polohových signálů prostřednictvím prvních čtyř vstupů vstupního obvodu 27 procesoru. Je-li totiž v paměti nebo pracovním registru procesoru uchován stále poslední stav polohových signálů, může procesor, při každém přerušení zkontrolovat, zda |se nový stav skutečně liší od stavu předchozího. Zjistí-li shodu, neprovede opět změnu údaje o poloze a přerušení je chápáno jako rušivý signál. Výše popsané ochrany zaručují vysokou odolnost systému vůči rušení bez použití složitých filtračních a zabezpečovacích obvodů.the circuits 9 to 12 in the second direction of rotation. When all the flip-flops 5-12 reset, then during rotation of the rotor of the incremental sensor at any change of ^one hundred · vu position signals enters one of the output flip-flop 5 to 12 from logic zero to logic one. The output signals of the four flip-flop circuits are combined by the first and second summation members 13, 14, whose outputs are connected to the sixth and seventh inputs of the processor input circuit 27 and to the first and second inputs of the third summation member 18 respectively. 8 are connected to the first output of the processor output circuit 29, the lubrication inputs of the flip-flops 9 to 12 are connected to the second output of the processor output circuit 29. The outputs of the two first members 15, 18 of the EXCLUSIVE-OR are connected to the inputs of the first product member 17, the output of which is connected to the fifth input of the input circuit 27 of the processor. If the incremental encoder position signals change, one of the outputs of the summation elements 13 or 14 goes from logic zero to logic one, so that through the third summation member 18 the logic one also reaches the interrupt input 28 of the processor. This will automatically cause the processor main program to be interrupted and informed of the change of position. Through its input circuit 27, it can detect if it has rotated in one or the other direction according to the state of the outputs of the summation members 13, 14, and reduce it accordingly to increase the position information that is permanently stored in the memory or job registers. After evaluating the direction, the processor, via the output circuit 29, resets the respective four flip-flop circuits 5 to 8 or 9 to 12. Separate resetting of both flip flop is important when oscillating the incremental encoder position signals in the idle position. in the opposite direction. In this case, the other four flip-flops immediately request an interruption again and the position is correctly corrected by the processor. By means of the first two members 15, 16 of the EXCLUSIVE-QR and the first product member 17, a control signal for the processor is generated. This signal must always be logic 1, checking that the signal at output 2 of the incremental encoder is actually a negation of the signal at output 1 and at the same time that the signal at output 4 is a true negation at output 3. It's a simple but effective accuracy check position signals of the incremental encoder, which also provides partial protection against interference. In fact, if the processor detects that the output of the first product 17 is at a logic zero level, then the position information is not changed and the interruption is understood as an interference signal. If this condition persists for a long time, this indicates a fault in the sensor or the connection cable. A second highly effective interference protection can be provided by directly evaluating the state of the position signals through the first four inputs of the processor input circuit 27. In fact, if the last state of the positioning signals is still stored in the processor's memory or working register, the processor can, at each interruption, check whether the new state actually differs from the previous state. If it finds a match, it does not change the position information again and the interruption is understood as a disturbance signal. The above-described protections ensure high immunity of the system without the use of complex filtering and safety circuits.

Nastavení výchozího stavu údaje polohy je zajišťováno prostřednictvím výstupu 20 nulovacího signálu inkrementálního snímače, výstupu 21 negovaného nulovacího signálu inkrementálního snímače a výstupu 19 pomocného snímače polohy. Výstup 20 je připojen jednak na první vstup třetího členu 23 EXCLUSIVE-OR a jednak na první vstup druhého součinového členu 24. Výstup 21 je připojen jednak na druhý vstup třetího členu 23 EXCLUSIVE-OR a jednak na vstup investoru 22. Výstup 19 je připojen na druhý vstup druhého součinového obvodu 24 a výstup invertoru 22 je připojen na třetí vstup druhého součinového obvodu 24. Je-li při vyslání nulovacího pulsu současně sepnut i pomocný snímač polohy, projde tento nulovací puls přes součinový člen 24 na vstup zpožďovacího obvodu 25, jehož doba zpoždění je kratší než délka nulovacího pulsu Inkrementálního snímače při maximální rychlosti, otáčení. Po uplynutí zpožďovací doby. generuje zpožďovací obvod 25 hodinový impuls pro devátý klopný obvod 26, jehož datový vstup je připojen na výstup třetího členu 23 EXCLUSIVE-OR, který kontroluje, zda signál na výstupu 21 je skutečně negací signálu na výstupu 20. V kladném případě přejde při hodinovém pulsu výstup klopného obvodu 26 z logické nuly do logické jedničky a prostřednictvím součtového členu 18 je opět vyžádáno přerušení. Výstup klopného obvodu 26 je připojen také na ošmý vstup vstupního obvodu 27 procesoru takže po zjištění přerušení může procesor zjisti, je-li přerušení žádáno od nulovacího pulsu, nebo od polohových signálů. V prvním případě pak procesor nastaví do údaje polohy referenční hodnotu, kterou má pevně uloženou v paměti programu a vynuluje prostřednictvím třetího výstupu svého výstupního obvodu 29 klopný obvod 26. V některých případech je výhodné, probíhá-li nastavení referenčního údaje pouze při jednom směru pohybu pohyblivé části, tj. pří jednom směru otáčení Inkfremetálního snímače. Toto lze u zapojení podle vynálezu snadno realizovat, neboť procesor sl v paměti nebo pracovním registru může zachovávat příznak směru otáčení, který si nastavuje pří každém vyhodnocení přerušení od polohových signálů.The initial position data is set via the incremental encoder reset signal output 20, the incremental encoder negated reset signal output 21, and the auxiliary encoder output output 19. Output 20 is connected to the first input of the third member 23 of EXCLUSIVE-OR and to the first input of the second product member 24. Output 21 is connected to the second input of third member 23 of EXCLUSIVE-OR and to the input of the investor 22. Output 19 is connected to the second input of the second product circuit 24 and the output of the inverter 22 are connected to the third input of the second product circuit 24. If an auxiliary position sensor is also activated when the reset pulse is transmitted, the reset pulse passes through the product 24 to the input of the delay circuit 25. the delay is shorter than the length of the incremental encoder reset pulse at maximum rotation speed. After the delay time. the delay circuit 25 generates a clock pulse for the ninth flip-flop 26, the data input of which is connected to the output of the third member 23 of the EXCLUSIVE-OR, which checks whether the signal at output 21 is actually negating the signal at output 20. the flip-flop 26 from logic zero to logic one, and an interrupt is again requested by the summation member 18. The output of the flip-flop 26 is also connected to the input of the input circuit 27 of the processor, so that upon detection of an interrupt, the processor can detect if an interrupt is required from a reset pulse or from position signals. In the first case, the processor then sets a reference value that is stored in the program memory into the position data and resets the flip-flop 26 by means of a third output of its output circuit 29. In some cases, it is advantageous if the reference data is set parts, ie in one direction of rotation of the Inkfremetal sensor. This can be easily realized in the circuit according to the invention, since the processor sl in the memory or the working register can maintain the direction of rotation flag which it adjusts each time an interrupt evaluation from the position signals.

V případě, že u daného systému nehrozí nebezpečí rušení, lze ze zapojení podle vynálezu vypustit všechny tři členy EXCLUSIVE-OR, součinový člen 17 a případně i invertor 22 při nevyužití negace nulovacího signálu inkrementálního snímače. Ze zapojení lze také vypustit připojení výstupů 2, 4 na procesor, neboť ke komparaci předchozího a současného stavu stačí srovnávat pouze základní polohové signály a nikoliv i jejich negace. Je-li nebezpečí rušení minimální, nebo jsou-li požadavky na spolehlivost malé, lze pochopitelně připojení polohových signálů na procesor vypustit úplně s tím, že procesor po zjištění přerušení neprovádí žádné kontroly a automaticky zvyšuje nebo snižuje údaj v poloze. Místo součtových členů 13, 14 lze použít také členů NAND. V tom případě jsou na jejich vstupy připojeny negované výstupy klopných obvodů 5 až 12. Při použití negovaných výstupů všech devíti klopných obvodů lze místo všech součtových členů 13, 14, 18 použít členů NAND. Při použití kontaktového pomocného snímače polohy je vhodné tento doplnit R-S klopným obvodem pro odstranění vlivu zakmitávání kontaktů.If there is no risk of interference in the system, all three EXCLUSIVE-OR members, the product member 17 and possibly the inverter 22 can be omitted from the circuit according to the invention without using the negation of the incremental encoder reset signal. The connection of the outputs 2, 4 to the processor can also be omitted from the wiring, since it is sufficient to compare only the basic position signals and not their negation to compare the previous and the current state. Of course, if the risk of interference is minimal or the reliability requirements are small, the connection of position signals to the processor can be omitted completely, with the processor not performing any checks after an interruption is detected and automatically increasing or decreasing the position reading. NAND members may also be used in place of the sum members 13, 14. In this case, the negated outputs of the flip-flops 5 to 12 are connected to their inputs. When using the negated outputs of all nine flip-flops, NANDs can be used instead of all the sum members 13, 14, 18. When using a contact auxiliary position sensor, it is advisable to add an R-S flip-flop to eliminate the effects of contact oscillation.

Vstupní obvod 27 procesoru může být realizován například osmibitovým vstupním portem, výstupní obvod 29 procesoru může být realizován například dekodérem výstupních adres. Návaznost na procesor, členy 27, 28, 29 představuje například u mikropočítače maximálně 2 integrované obvody.The processor input circuit 27 may be implemented, for example, by an eight-bit input port, the processor output circuit 29 may be realized, for example, by an output address decoder. The connection to the processor, members 27, 28, 29 represents, for example, a maximum of 2 integrated circuits in a microcomputer.

Pro posouzení možností zapojení podle vynálezu je možno uvést, že například při použití mikropočítače s GPU typu INTEL 8085 je při inkrementu 0,01 mm maximální rychlost pohyblivé části cca 90 mm/s.For example, when using the INTEL 8085 GPU with a 0.01 mm increment, the maximum speed of the moving part is about 90 mm / sec.

Zapojení inkrementálního snímače polohy na procesor podle vynálezu je možno použít u mnoha průmyslových zařízení, kde se vyžaduje vysoká přesnost a spolehlivost nastavení polohy pohyblivé součásti, například u obráběcích strojů, řezaček papíru apod.The connection of the incremental encoder to the processor according to the invention can be used in many industrial devices where high accuracy and reliability of the positioning of the moving part is required, for example in machine tools, paper cutters and the like.

Claims

Connection of an incremental encoder to a processor, in particular a microcomputer or microcomputer, characterized in that the output (1) of the first incremental encoder position signal is connected to the data inputs of the first and eight flip-flops (5, 12); 8, 11), to the first input of the first EXCLUSIVE-OR member (15) and to the first input of the processor input circuit (27), the negative first position incremental encoder output (2) output (2) is connected to data inputs of the third and sixth flip-flops (7, 10), to the clock inputs of the second and fifth flip-flops (6, 9), to the second input of the first EXCLUSIVEOR member (15) and to the second input of the processor input circuit (27), the output (3) of the second incremental encoder position signal inputs of the fourth and fifth flip-flops (8, 9), to the clock inputs of the third and eight flip-flops (7, 12), to the first input d and the third input of the input circuit (27) of the processor, the output (4) of the negated second incremental encoder position signal is connected to the data inputs of the second and seventh flip-flops (6, 11), the clock inputs of the first and the sixth flip-flop (5, 10), the second input of the second EXCLUSIVE-OR member (16) and the fourth input of the processor input circuit (27), the outputs of the first to fourth flip-flops (5, 6, 7, 8) are connected to the inputs the first summation member (13), the lubrication inputs of the first to fourth flip-flops (5, 6, 7, 8) are connected to the first output of the processor output circuit (29), the outputs of the fifth to eighth flip-flops (9, 10, 11, 12) are

OF THE INVENTION connected to the inputs of the second summation member (14), the lubrication inputs of the fifth to eighth flip-flops (9, 10, 11, 12) are connected to the second output of the processor output circuit (29), the outputs of the first two members (15, 16) The ORs are connected to the inputs of the first product (17) whose output is connected to the fifth input of the processor input circuit (27), the outputs of the first two total members (13, 14) are connected to the sixth and seventh inputs of the processor input circuit (27); to the first and second inputs of the third summation member (18), the incremental encoder reset signal output (20) is connected to the first input of the third EXCLUSIVE-OR member (23) and to the first input of the second product (24) the incremental encoder signal is connected to the second input of the third member (23) of the EXCLUSIVE-OR and to the inverter input (22), the output (19) of the auxiliary encoder is connected to the second input p of the second product (24), the output of the inverter (22) is connected to the third input of the second product (24), the output of the second product (24) is connected to the input of the delay circuit (25), to the clock input of the ninth flip-flop (26), the data input of which is connected to the output of the third EXCLUSIVE-OR member (23) and the erase input is connected to the third output of the processor output circuit (29); the third input of the third summation member (18) and the eighth input of the processor input circuit (27) and the output of the third summation member (18) are connected to the interrupt input (28) of the processor.