CS221304B1

CS221304B1 - Connection of the incremental position scanner on the processor mainly minicomputer or microcomputer

Info

Publication number: CS221304B1
Application number: CS821981A
Authority: CS
Inventors: Jiri Kotouc
Original assignee: Jiri Kotouc
Priority date: 1981-11-09
Filing date: 1981-11-09
Publication date: 1983-04-29

Description

.Vynález se týká zapojení inkrementálního snímače polohy na procesor, zejména minipočítač nebo mikropočítač.The invention relates to the connection of an incremental encoder to a processor, in particular a minicomputer or a microcomputer.

Odměřování polohy pohyblivé mechanické části je důležitou funkční skupinou u mnoha průmyslových zařízení, například u obráběcích strojů nebo řezaček papíru. Z ekonomického hlediska nejvýhodnější je použití inkrementálního způsobu odměřování. Základním členem takového odměřovacího systému je inkrementální snímač polohy. Je to elektronický rotační snímač se třemi základními výstupními signály. Jednak jsou to dva fázově posunuté polohové signály, které slouží ke generování počítacích pulsů vpřed a vzad, jednak je to nulovací signál, který slouží k nastavení vyhodnocovacího systému do výchozí polohy po zapnutí. Nulovací impuls je snímačem vyslán vždy jednou za otáčku. Většina inkrementálních snímačů je vybavena také negacemi popsaných tří základních signálů. Tyto negované signály se ve vyhodnocovacím systému používají jako kontrolní signály ke zvýšení odolnosti vůči rušení.Measuring the position of the moving mechanical part is an important functional group in many industrial equipment, such as machine tools or paper cutters. From the economic point of view, the most advantageous is the use of an incremental measuring method. An incremental encoder is an essential member of such a encoder system. It is an electronic rotary encoder with three basic output signals. On the one hand, it is two phase shifted position signals, which are used to generate counting pulses forward and back, and on the other hand it is a reset signal, which serves to set the evaluation system to the initial position after switching on. The zero pulse is sent by the sensor once per revolution. Most incremental encoders are also equipped with negations of the described three basic signals. These negated signals are used in the evaluation system as control signals to increase interference immunity.

Vyhodnocovací elektronika je u současných odměrovacích systémů řešena zpravidla tak, že výstupní signály snímače jsou nejprve převedeny na filtrační obvody, které zvyšují odolnost proti krátkým rušivým signálům. Dále jsou tyto obvykle přivedeny na soustavu klopných obvodů, kde se slučují tři základní signály a jejich negace. Poté následují obvody rozlišení směru, kde se využitím signálů snímače a jejich derivací generují počítací impulsy vpřed a vzad, které jsou pak přivedeny na kaskádu reverzibilních čítačů. Používají se obvykle reverzibilní čítače v kódu BCD s možností přednastavení, přičemž k přednastavení se využívá výše zmíněný nulovací signál inkrementálního snímače, hradlovaný výstupním signálem pomocného snímače polohy. Tento pomocný snímač polohy je sepnut přibližně po dobu jedné otáčky inkrementálního snímače v tzv. referenčním úseku dráhy pohyblivé části. Tímto způsobem je na celé dráze pohyblivé části generován pouze jeden nastavovací puls pro reverzibilní čítače. Tento nastavovací puls nastaví čítače do požadovaného počátečního stavu odpovídajícího přesně referenční poloze. Za tím účelem jsou obvykle nastavovací vstupy čítačů připojeny na výstupy otočných číslicových spínačů, pomocí kterých lze přesně nastavit hodnotu referenčního údaje. Po provedení nastavení (přejezdem pohyblivé části přes referenční úsek dráhy] udávají pak výstupy jednotlivých reverzibilních čítačů přímo jednotlivé řády desítkové hodnoty polohy v kódu BCD.In current measuring systems, the evaluation electronics are usually designed so that the sensor output signals are first converted to filter circuits, which increase the resistance to short disturbing signals. Furthermore, these are usually applied to a flip-flop system where three basic signals and their negations are combined. This is followed by directional resolution circuits, where the use of sensor signals and their derivatives generates counting pulses forward and back, which are then applied to a cascade of reversible counters. Usually, presetable reversible counters in the BCD code are used, and the above-mentioned incremental encoder reset signal, gated with the output signal of the auxiliary encoder, is used for presetting. This auxiliary position sensor is switched on for approximately one revolution of the incremental encoder in the so-called reference section of the travel of the moving part. In this way, only one adjustment pulse for the reversible counters is generated over the entire path of the moving part. This setting pulse sets the counters to the desired initial state corresponding exactly to the reference position. For this purpose, the setting inputs of the counters are usually connected to the outputs of the rotary digital switches, by means of which the reference value can be precisely adjusted. After the setting (by moving the moving part over the reference section of the track), the outputs of the individual reversible counters directly give the individual decimal position values in the BCD code.

Je-li vyhodnocovací elektronika napojena na číslicový procesor, pak tato musí být doplněna vstupními obvody, které umožní převést výstupní signály reverzilbilních čítačů na datovou sběrnici procesoru. Tohoto způsobu se používá všude tam, kde je procesor použit bud k zobrazení údaje polohy, nebo, což je častější, k řízení pohybu pohyblivé části.If the evaluation electronics is connected to a digital processor, it must be supplemented with input circuits which allow the output signals of the reversible counters to be converted to the processor data bus. This method is used wherever the processor is used either to display the position data or, more often, to control the movement of the moving part.

Nevýhodou popsaného zapojení inkrementálního snímače na procesor je, že toto je složité a nákladné.A disadvantage of the described connection of the incremental encoder to the processor is that this is complex and expensive.

Další nevýhodou popsaného zapojení je to, že při řízení posuvu není procesor časově využit, neboť provádí pouze zjišťování stavu reverzibilních čítačů a srovnání tohoto stavu s určitou žádanou hodnotou. Při dosažení shody pak procesor provede požadovanou operaci — přepnutí rychlosti posuvu, zastavení, vyvolání dalších funkcí ap.Another disadvantage of the described circuit is that the processor is not time-consuming in the feed control, since it only detects the state of the reversible counters and compares this state to a certain setpoint. When a match is reached, the processor performs the required operation - switching the feed rate, stopping, invoking other functions, and so on.

Je známo zapojení inkrementálního snímače na procesor, kde je odstraněna nutnost použití složitých elektronických obvodů, které jsou zde nahrazeny lepším časovým využitím procesoru, jak je to popsáno v čs. autorském osvědčení č. 221 303. V některých případech však při použití tohoto řešení vychází, vzhledem k rychlosti procesoru, příliš nízká maximální dosažitelná rychlost pohyblivé části. Přitom při použití daného inkrementálního snímače a daného způsobu mechanické vazby mezi inkrementálním snímačem a pohyblivou částí vychází zbytečně malý základní inkrement a pro danou aplikaci plně dostačuje inkrement dvojnásobný, tj. poloviční přesnost odměřování polohy.It is known to connect the incremental encoder to the processor, which eliminates the need for the use of complex electronic circuits, which are replaced here by better time utilization of the processor, as described in MS. However, in some cases, using this solution results in a too low maximum achievable speed of the moving part due to the processor speed. When using a given incremental encoder and a given method of mechanical coupling between the incremental encoder and the movable part, an unnecessarily small basic increment results and a double increment, i.e., half positioning accuracy, is fully sufficient for the application.

Tuto nevýhodu odstraňuje zapojení inkrementálního snímače polohy na procesor, zejména minipočítač nebo mikropočítač, podle vynálezu, jehož podstatou je, že výstup prvního polohového signálu inkrementálního snímače je připojen na hodinové vstupy prvního a třetího klopného obvodu, na první vstup prvního členu EXCLUSIVE-OR a na první vstup -vstupního obvodu procesoru, výstup negovaného prvního polohového signálu inkrementálního snímače je připojen na hodinové vstupy druhého a čtvrtého klopného oibvodu, na druhý vstup prvního členu EXCLUSIVE-OR a na druhý vstup vstupního obvodu procesoru, výstup druhého polohového signálu inkrementálního snímače je připojen na datové vstupy prvního a čtvrtého klopného obvodu, na první vstup druhého členu EXCLUSIVE-OR a na třetí vstup vstupního obvodu procesoru, výstup negovaného druhého polohového signálu inkrementálního snímače je připojen na datové vstupy druhého a třetího klopného obvodu, na druhý vstup druhého členu EXCLUSIVE-OR a na čtvrtý vstup vstupního obvodu procesoru, výstupy prvního a druhého klopného obvodu jsou připojeny na vstupy prvního součtového členu, mazací vstupy prvního a druhého klopného obvodu jsou připojeny na první výstup výstupního obvodu procesoru, výstupy třetího a čtvrtého klopného obvodu jsou připojeny na vstupy druhého součtového členu, mazací vstupy třetího a čtvrtého klopného obvodu jsou připojeny na druhý výstup výstupního obvodu procesoru, výstupy prvních dvou členů EX221304This disadvantage is overcome by the connection of an incremental encoder to a processor, in particular a microcomputer or microcomputer, according to the invention, which is based on the output of the first incremental encoder position signal connected to the clock inputs of the first and third flip-flops. the first input of the processor input circuit, the output of the negated first incremental encoder position signal is connected to the clock inputs of the second and fourth flip-flops, the second input of the first EXCLUSIVE-OR member and the second processor input circuit input; data inputs of the first and fourth flip-flops, the first input of the second EXCLUSIVE-OR and the third input of the processor input circuit, the output of the negated second incremental encoder position signal is connected to the data inputs of the second and t the third flip-flop, the second input of the second EXCLUSIVE-OR and the fourth input of the input circuit of the processor, the outputs of the first and second flip-flops are connected to the inputs of the first summation; the outputs of the third and fourth flip-flops are connected to the inputs of the second summation member, the lubrication inputs of the third and fourth flip-flops are connected to the second output of the processor output circuit, the outputs of the first two members are EX221304

CLUSIVE-OR jsou připojeny na vstupy prvního součinového členu, výstup prvního součinového členu je připojen na pátý vstup vstupního obvodu procesoru, výstup prvního součtového členu je připojen na první vstup třetího součtového členu a na šestý vstup vstupního obvodu procesoru, výstup druhého součtového členu je připojen na druhý vstup třetího součtového členu a na sedmý vstup vstupního obvodu procesoru, výstup nulovacího signálu inkrementálního snímače je připojen na první vstup třetího členu EXCLUSIVE-OR a na první vstup druhého součinového členu, výstup negovaného nulovacího pulsu inkrementálního snímače je připojen na druhý vstup třetího členu EXCLUSIVE-OR a na vstup invertoru, výstup pomocného snímače polohy je připojen na druhý vstup druhého součinového obvodu, výstup invertoru je připojen na třetí vstup druhého součinového členu, výstup druhého součinového členu je připojen na vstup zpožďovacího obvodu, jehož výstup je připojen na hodinový vstup pátého klopného obvodu, datový vstup pátého klopného obvodu je připojen na výstup třetího členu EXCLUSIVE-OR, mazací vstup pátého klopného obvodu je připojen na třetí výstup výstupního olbvodu procesoru, výstup pátého klopného obvodu je připojen na třetí vstup třetího součtového členu a na osmý vstup vstupního obvodu procesoru a výstup třetího součtového členu je připojen na přerušovací vstup procesoru.CLUSIVE-OR are connected to inputs of the first product, the output of the first product is connected to the fifth input of the processor input circuit, the output of the first sum is connected to the first input of the third sum member, and to the sixth input of the processor input circuit to the second input of the third summation member and to the seventh input of the input circuit of the processor, the incremental encoder reset signal output is connected to the first input of the third EXCLUSIVE-OR member and to the first input of the second product EXCLUSIVE-OR and inverter input, auxiliary encoder output is connected to the second input of the second product circuit, inverter output is connected to the third input of the second product, the output of the second product is connected to the input of the output of the fifth flip-flop is connected to the output of the third EXCLUSIVE-OR, the deletion input of the fifth flip-flop is connected to the third output of the processor output circuit, the output of the fifth flip-flop is connected to the the third input of the third summation member and the eighth input of the processor input circuit and the output of the third summation member are connected to the interrupt input of the processor.

Výhodou zapojení inkrementálního snímače polohy na procesor podle vynálezu je, že obsahuje nepatrný podíl hardware, neboť celé zapojení lze realizovat 5 až 7 integrovanými obvody malé a střední integrace. Hardwarová složitost dosavadních známých řešení je nahrazena lepším časovým využitím procesoru. Snížením podílu na hardware je dosaženo také značného zvýšení spolehlivosti celého odměřovacího systému.The advantage of connecting the incremental encoder to the processor according to the invention is that it contains a small proportion of hardware, since the entire connection can be realized by 5 to 7 integrated circuits of small and medium integration. The hardware complexity of the prior art solutions is replaced by better time utilization of the processor. By reducing the share of hardware, the reliability of the entire encoder system is also significantly increased.

Příkladné zapojení inkrementálního snímače na procesor podle vynálezu je znázorněno na výkresu blokového schématu.An exemplary connection of an incremental encoder to a processor according to the invention is shown in the block diagram drawing.

Výstup 1 prvního polohového signálu inkrementálního snímače je připojen jednak na hodinové vstupy prvního a třetího klopného obvodu 5 a 7, jednak na první vstup prvního členu 11 EXCLUSIVE-OR a dále na první vstup vstupního obvodu 23 procesoru. Výstup 2 negovaného prvního polohového signálu inkrementálního snímače je připojen jednak na hodinové vstupy druhého a čtvrtého klopného obvodu 6 a 8, jednak na druhý vstup prvního obvodu 11 EXCLUSIVEOR a dále na druhý vstup vstupního obvodu 23 procesoru. Výstup 3 druhého polohového signálu inkrementálního snímače je připojen jednak na datové vstupy prvního a čtvrtého klopného obvodu 5 a 8, jednak na první vstup druhého členu 12 EXCLUSIVE-OR a dále na třetí vstup vstupního obvodu procesoru. Výstup 4 negovaného druhého polohového signálu inkrementálního snímače je připojen jednak na datové vstupy druhého a třetího klopného obvodu 8 a 7, jednak na druhý vstup druhého členu 12 EXCLUSIVE-OR a dále na čtvrtý vstup vstupního obvodu 23 procesoru. První dva klopné obvody 5 a 6 slouží k vyhodnocování polovičního počtu změn stavu polohových signálů při jednom směru otáčení, další dva klopné obvody 7 a 8 slouží k vyhodnocování polovičního počtu změn stavu polohových signálů při opačném směru otáčení. Jsou-li všechny čtyři klopné obvody 5 až 8 vynulovány, pak při pootočení rotoru inkrementálního snímače jedním nebo druhým směrem, přejde na každou druhou změnu stavu polohových signálů jeden z výstupů klopných obvodů z log. 0 do log. 1. Obě dvojice klopných obvodů tedy jednak vlastně rozlišují směr otáčení a jednak zajišťují elektrické dělení počtu změn polohových signálů dvěma. Výstupy prvých dvou klopných obvodů 5 a 8 jsou připojeny na vstupy prvního součtového členu 9, jehož výstup tedy přechází z log. 0 do log. 1 při pootočení rotoru snímače určitým směrem. Podobně výstupy druhých dvou klopných obvodů 7 a 8 jsou připojeny na vstupy druhého součtového členu 10, jehož výstup analogicky indikuje pootočení rotoru inkrementálního snímače směrem opačným. Výstupy obou součtových členů 9 a 10 jsou připojeny jednak na dva vstupy třetího součtového členu 14 a jednak na šestý a sedmý vstup vstupního obvodu 23 procesoru. Při pootočení rotoru inkrementálního snímače se tedy objeví log. 1 bud na výstupu součtového členu 9 nebo 10, přes součtový člen 14 se tato log. 1 dostane na přerušovací obvod 24 procesoru, čímž je automaticky generováno přerušení hlavního programu procesoru, který je takto informován o tom, že došlo ke změně polohy. Prostřednictvím svých vstupů, šestý a sedmý vstup vstupního obvodu 23 procesoru, si nyní může procesor zjistit, jaký je směr pootočení a podle toho zvýšit nebo snížit údaj o poloze, který má uložen v paměti nebo pracovních registrech. Poté procesor vynuluje prostřednictvím svého výstupního obvodu 25 příslušnou dvojici klopných obvodů 5 a 6 nebo 7 a 8, čímž zanikne žádost o přerušení a klopné obvody jsou připraveny na další změnu polohových signálů. Oddělení nulování obou dvojic klopných obvodů má význam při zakmitávání polohových signálů v klidovém stavu. Přitom se totiž může stát, že při zpracovávání přerušení od jedné dvojice klopných obvodů dojde ještě před vynulováním této dvojice k pootočení rotoru v opačném směru, takže se změní stav některého klopného obvodu ze druhé dvojice. Oddělení nulování umožňuje reagovat i na tento případ, neboť po vynulování první dvojice klopných obvodů přerušení nadále trvá, takže procesor může správně korigovat údaj polohy. Cleny 11 a 12 EXCLUSIVE-OR generují v součinnosti s prv221304 ním součinovým členem 13 kontrolní signál pro procesor. Výstup prvního součinového členu 13 je připojen na pátý vstup vstupního obvodu 23 procesoru. Tento vstup musí mít trvale hodnotu log. 1, má-li totiž hod.notu log. 0, pak to znamená, že buď výstup 2 není negací výstupu 1 nebo výstup 4 není negací výstupu 3, což znamená buď přítomnost krátkodobého rušivého signálu na jednom z polohových signálů, nebo poruchu snímače, případně připojovacího kabelu. Zjistí-li tedy procesor při zpracování přerušení log. 0 na tomto vstupu, pak neprovede změnu údaje polohy, neboť přerušení se chápe jako rušivý signál. Trvá-li tento stav delší dobu, je signalizována porucha. Další zvýšení odolnosti vůči rušení je možné přímým vyhodnocením stavu polohových signálů inkrementálního snímače, tj. prostřednictvím prvních čtyř vstupů vstupního obvodu 23 procesoru, a srovnání tohoto stavu se stavem minulým, tj. stav po obsloužení předchozího přerušení. Zjistí-li procesor shodu, pak je přerušení považováno opět za rušení a procesor neprovede změnu údaje v pořloze, pouze vynuluje příslušnou dvojici klopných obvodů.The output 1 of the first incremental encoder position signal is connected to the clock inputs of the first and third flip-flops 5 and 7, to the first input of the first EXCLUSIVE-OR member 11 and to the first input of the processor input circuit 23. The output 2 of the negated first incremental encoder position signal is connected both to the clock inputs of the second and fourth flip-flops 6 and 8, and to the second input of the first EXCLUSIVEOR circuit 11 and to the second input of the processor input circuit 23. The output 3 of the second incremental encoder position signal is connected both to the data inputs of the first and fourth flip-flops 5 and 8, and to the first input of the second EXCLUSIVE-OR member 12 and to the third input of the processor input circuit. The output 4 of the negated second incremental encoder position signal is connected both to the data inputs of the second and third flip-flops 8 and 7, and to the second input of the second EXCLUSIVE-OR member 12 and to the fourth input of the processor input circuit 23. The first two flip-flops 5 and 6 serve to evaluate half the number of position signal changes in one direction of rotation, the other two flip-flops 7 and 8 serve to evaluate half the number of position signal state changes in the opposite direction of rotation. If all four flip-flops 5 to 8 are set to zero, then when the incremental encoder rotor is rotated in one or the other direction, one of the flip-flop outputs from the logs passes to every other change in the status signals. 0 to log. The two pairs of flip-flops thus distinguish between the direction of rotation and the electrical division of the number of changes in position signals by two. The outputs of the first two flip-flops 5 and 8 are connected to the inputs of the first summation member 9, the output of which therefore transitions from the logs. 0 to log. 1 when the sensor rotor is rotated in a certain direction. Similarly, the outputs of the other two flip-flops 7 and 8 are connected to the inputs of the second summation member 10, whose output analogously indicates the rotation of the incremental encoder rotor in the opposite direction. The outputs of both the summation members 9 and 10 are connected to the two inputs of the third summation member 14 and to the sixth and seventh inputs of the input circuit 23 of the processor. Thus, when the incremental encoder rotor is rotated, a log appears. 1 either at the output of the summation element 9 or 10, via the summation element 14 this log. 1 receives a processor interruption circuit 24, thereby automatically generating an interruption of the processor main program, which is thus informed that a position change has occurred. Through its inputs, the sixth and seventh inputs of the processor input circuit 23, the processor can now determine the direction of rotation and accordingly increase or decrease the position information it has stored in the memory or job registers. Thereafter, the processor resets the respective pair of flip-flops 5 and 6 or 7 and 8 via its output circuit 25, thereby terminating the interrupt request, and the flip-flops are ready to further change the position signals. The separation of the resetting of both pairs of flip-flops is important in the oscillation of position signals in the idle state. In this case, it may happen that, when processing an interruption from one pair of flip-flops, the rotor rotates in the opposite direction before the pair is reset, so that the state of a flip-flop is changed from the other pair. Zeroing also allows you to respond to this case, since after resetting the first pair of flip-flops the interruption persists so that the processor can correct the position data correctly. The members 11 and 12 of the EXCLUSIVE-OR, in cooperation with the first 22304304 product 13, generate a control signal for the processor. The output of the first product 13 is connected to the fifth input of the input circuit 23 of the processor. This input must be permanently log. 1, if the value of log. 0, then it means that either output 2 is not negating output 1 or output 4 is not negating output 3, which means either the presence of a short-term disturbance signal at one of the position signals, or a sensor or connection cable failure. Thus, if the processor detects a log interrupt when processing. 0 at this input, then does not change the position data, because an interrupt is understood as an interference signal. If this condition lasts for a long time, a fault is signaled. Further increase in interference immunity is possible by directly evaluating the state of the incremental encoder position signals, i.e., through the first four inputs of the processor input circuit 23, and comparing this state to the previous state, i.e. the state after serving the previous interrupt. If the processor detects a match, then the interrupt is considered interference again and the processor does not change the data in the file, it just resets the respective flip-flop pair.

, . Nastavení údaje odměřování na základní, tj. referenční hodnotu se provádí prostřednictvím výstupu 18 nulovacího signálu inkrementálního snímače, výstupu 17 negovaného nulovacího signálu inkrementálního snímače a výstupu 15 pomocného snímače polohy. Výstup 16 je připojen jednak na první vstup třetího členu 19 EXCLUSIVE-OR a jednak na první vstup druhého součinového obvodu 20. Výstup 17 je připojen jednak na druhý vstup třetího členu 19 EXCLUSIVE-OR a jednak na vstup invertoru 18. Výstup 15 pomocného snímače polohy je připojen na druhý vstup druhého součinového členu 20 a výstup invertoru 18 je připojen na třetí vstup druhého součinového členu 20. Vyšle-li inkrementální snímač nulovací impuls a je-li současně sepnut pomocný snímač polohy, pak tento nulovací impuls projde součinovým členem 20 na vstup zpožďovacího členu 21, jehož doba zpoždění je kratší než délka nulovacího impulsu inkrementálního snímače při největší rychlosti otáčení. Po uplynutí zpoždění generuje zpožďovací obvod 21 hodinový impuls pro pátý klopný obvod 22, jehož datový vstup je připojen na výstup třetího členu 19 EXCLUSIVE-OR, který kontroluje, zda signál výstupu 17 je Skutečně negací signálu výstupu 16, čímž je zajištěna zvýšená odolnost vůči rušení. V kladném případě přejde při hodinovém impulsu výstup pátého klopného obvodu 22 z log. 0 do log. 1. Výstup pátého klopného obvodu 22 je připojen jednak na třetí vstup součtového členu 14 a jednak na osmý vstup vstupního obvodu 23 procesoru. Log. 1 na výstupu pátého klopného obvodu 22 se přenese přes třetí součtový obvod 14 na přerušovací vstup 24 procesoru, takže je opět generováno přerušení. Prostřednictvím šestého až osmého vstupu svého vstupního obvodu 23 si procesor může zjistit, je-li žádáno přerušení následkem nulovacího pulsu, nebo následkem změny polohových signálů. V prvním případě procesor nastaví do údaje o poloze pevnou referenční hodnotu, kterou má uloženou v paměti programu a dále vynuluje pátý klopný obvod 22 prostřednictvím třetího výstupu svého výstupního obvodu 25, který je připojen na mazací vstup pátého klopného obvodu 22. Oddělení nulování pátého klopného obvodu 22 má opět velký význam, neboť při rychlém otáčení inkrementálního snímače může být nulovací puls vyslán dříve než procesor stačil obsloužit poslední přerušení od polohových signálů a naopak. V některých případech je výhodné, probíhá-li nastavení referenčního údaje pouze při jednom směru pohybu pohyblivé části. Toto je u zapojení podle vynálezu možné, nebot procesor si v paměti nebo pracovním registru může uchovávat příznak směru pohybu. Nejjednodušším způsobem je uchovávání a stálé obnovování, při každém přerušení, celého osmibitového slova získaného sejmutím stavu všech vstupů vstupního obvodu 23 procesoru.,. The metering reading is set to the basic, i.e., reference, value via the incremental encoder reset signal output 18, the incremental encoder negated reset signal output 17, and the auxiliary position encoder output 15. Output 16 is connected to the first input of the third EXCLUSIVE-OR 19 and to the first input of the second product circuit 20. Output 17 is connected to the second input of the third EXCLUSIVE-OR 19 and to the inverter 18 input. is connected to the second input of the second product 20 and the output of the inverter 18 is connected to the third input of the second product 20. If the incremental encoder sends a reset pulse and if the auxiliary position sensor is closed at the same time, this reset pulse passes the product 20 to the input a delay member 21 whose delay time is shorter than the length of the incremental encoder reset pulse at the highest rotation speed. After the delay has elapsed, the delay circuit 21 generates a clock pulse for the fifth flip-flop 22, the data input of which is connected to the output of the third EXCLUSIVE-OR member 19 to check whether the output signal 17 is actually negation of the output signal 16. . If this is the case, the output of the flip-flop 22 switches from the log. 0 to log. 1. The output of the fifth flip-flop 22 is connected to both the third input of the summation member 14 and the eighth input of the input circuit 23 of the processor. Log. 1 at the output of the fifth flip-flop 22 is transferred via the third summing circuit 14 to the interrupt input 24 of the processor so that an interrupt is again generated. Through the sixth to eighth input of its input circuit 23, the processor can detect if an interrupt is required due to a reset pulse or due to a change in position signals. In the first case, the processor sets a fixed reference value stored in the program memory to the position data and further resets the flip-flop 22 by the third output of its output circuit 25, which is connected to the lubrication input of the flip-flop 22. 22 is again of great importance, because with a fast rotation of the incremental encoder, a reset pulse can be sent before the processor has been able to handle the last interrupt from the position signals and vice versa. In some cases, it is advantageous if the reference is set in only one direction of movement of the movable part. This is possible in the circuit according to the invention, since the processor can retain the direction of movement flag in the memory or register. The simplest way is to store and permanently refresh, at each interruption, the entire 8-bit word obtained by removing the state of all inputs of the processor input circuit 23.

V případě, že v dané aplikaci má procesor dostatečné časové rezervy, lze vypustit ze zapojení členy 11 a 12 EXCLUSIVE-OR i první součinový člen 13 a kontrolu správnosti polohových signálů provést programově. Tím se ovšem pochopitelně sníží maximální rychlost pohyblivé části oproti popisovanému základnímu řešení. Je-li nebezpečí rušení malé a nebo požadavky na spolehlivost nízké, je možno vypustit všechny tři členy 11, 12, 19 EXCLUSIVE-OR, první součinový člen 13 a v případě nevyužití negovaného nulovacího impulsu i invertor 18. Naopak při použití jednoduchého inkrementálního snímače bez negovaných signálů je třeba negace základních signálů vytvořit pomocí tří invertorů. Při použití negovaných výstupů klopných obvodů 5 až 8, lze místo součtových členů 9 a 12 použít členů NAND. Při použití negovaných výstupů u všech pěti klopných obvodů lze použít místo všech tří součtových obvodů 9, 10, 14 členů součinových. Přerušení na přerušovacím vstupu 24 procesoru je pak vyžadováno log. 0. Při použití kontaktního pomocného snímače polohy je vhodné použít RS klopného obvodu k odstranění vlivu zakmitávání jeho kontaktů. Vstupní obvod 23 procesoru může být realizován osmibitovým vstupním portem, výstupní obvod procesoru může být realizován dekodérem výstupních adres. Celá návaznost na procesor představuje např. u mikropočítače maximálně 2 integrované obvody.If the processor has sufficient time in the application, the EXCLUSIVE-OR elements 11 and 12 can be omitted as well as the first product 13 and the position signals can be checked programmatically. This, of course, reduces the maximum speed of the movable part compared to the described basic solution. If the risk of interference is low and / or the reliability requirements are low, all three EXCLUSIVE-OR members, the first product 13, and, in the absence of a negative reset pulse, the inverter 18 can be omitted. Conversely, using a simple incremental encoder without of negated signals it is necessary to create negation of basic signals using three inverters. Using negated flip-flop outputs 5 to 8, NANDs can be used instead of the summation elements 9 and 12. When using the negated outputs on all five flip-flops, it is possible to use the product 9, 10, 14 circuit elements instead of all three summation circuits. An interrupt at interrupt input 24 of the processor is then required to log. 0. When using a contact auxiliary position sensor, it is advisable to use the RS flip-flop to eliminate the effect of oscillating its contacts. The processor input circuit 23 may be realized by an eight-bit input port, the processor output circuit may be realized by an output address decoder. For example, a maximum of 2 integrated circuits in a microcomputer are all connected to the processor.

Pro posouzení možností zapojení podle vynálezu lze uvést, že např. při použití mikropočítače s CPU INTEL 8085 je při inkrementu 0,02 mm maximální rychlost pohyblivé části cca 180 mm/s.In order to assess the connection possibilities according to the invention, for example, when using a microcomputer with an INTEL 8085 CPU, the maximum moving speed at an increment of 0.02 mm is about 180 mm / s.

Zapojení inkrementálního snímače polohy na procesor podle vynálezu je možno použít u mnoha průmyslových zařízení, kde se vyžaduje přesnost a spolehlivost nastavení pohyblivé součásti, např. u obráběcích strojů, řezaček papíru apod.The connection of the incremental encoder to the processor according to the invention can be used in many industrial devices where accuracy and reliability of moving part adjustment is required, eg machine tools, paper cutters and the like.

Claims

SUBJECT

Connection of an incremental encoder to a processor, in particular a microcomputer or microcomputer, characterized in that the output (1j of the first incremental encoder position signal is connected to the clock inputs of the first and third flip-flops (5, 7)) to the first input of the first member (11). And to the first input of the input circuit (23) of the processor, the output (2) of the negated first incremental encoder position signal is connected to the clock inputs of the second and fourth flip-flops (6, 8), the second input of the first EXCLUSIVE-OR member (11); to the second input of the input circuit (23) of the processor, the output (3) of the second incremental encoder position signal is connected to the data inputs of the first and fourth flip-flops (5, 8), the first input of the second EXCLUSIVE-OR input circuit (23) of the processor, output (4) of the negated second position signal of the incremental encoder is connected to the second and third flip-flops (6, 7), the second input of the second EXCLUSIVE-OR member (12) and the fourth input of the processor input circuit (23), the outputs of the first and second flip-flops (5, 6) are connected to the inputs the first summation member (9), the lubrication inputs of the first and second flip-flop (5, 6) are connected to the first output of the processor output circuit (25), the outputs of the third and fourth flip-flop (7, 8) are connected to the inputs of the second summation 10), the lubrication inputs of the third and fourth flip-flops (7, 8) are connected to the second output of the processor output circuit (25), the outputs of the first two members (11, 12) of the EXCLUSIVE INVENTION

SIVE-OR are connected to inputs of first product (13), output of first product (13) is connected to fifth input of processor input circuit (23), output of first adder (9) is connected to first input of third sum ( 14) and to the sixth input of the processor input circuit (23), the output of the second summation member (10) is connected to the second input of the third summation member (14) and to the seventh input of the processor input circuit (23) of the incremental encoder reset signal connected to the first input of the third member (19) of the EXCLUSIVE-OR and to the first input of the second product member (20), the output (17) of the negated incremental encoder reset pulse is connected to the second input of the third member (19) of EXCLUSIVE-OR (18) the auxiliary position sensor output (15) is connected to the second input of the second product member (20), the inverter output (18) is connected to the third input d the output of the second product (20) is connected to the input of the delay circuit (21), the output of which is connected to the clock input of the fifth flip-flop (22), the data input of the fifth flip-flop (22) is output the fifth EXCLUSIVE-OR member, the lubrication input of the fifth flip-flop (22) is connected to the third output of the processor output circuit (25), the fifth flip-flop (22) output is connected to the third input of the third summation member (14), the input of the processor input circuit (23) and the output of the third summation member (14) is coupled to the interrupt input (24) of the processor.