CS231806B1 - Connection for synchronous starting, running and braking of stepper motors - Google Patents
Connection for synchronous starting, running and braking of stepper motors Download PDFInfo
- Publication number
- CS231806B1 CS231806B1 CS822061A CS206182A CS231806B1 CS 231806 B1 CS231806 B1 CS 231806B1 CS 822061 A CS822061 A CS 822061A CS 206182 A CS206182 A CS 206182A CS 231806 B1 CS231806 B1 CS 231806B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- inputs
- outputs
- braking
- stepper
- memory
- Prior art date
Links
Landscapes
- Control Of Stepping Motors (AREA)
Abstract
Vynález se týká zapojení pro synchronní rozběh, chod a brzdění dvou a více krokových motorů. První výstupy čidel krokových motorů jsou připojeny na vstupy první paměti, druhé výstupy Čidel krokových motorů jsou Spojeny se vstupy druhé paměti. Vstupy pro rozběh a chod motoru a vstupy pro brzdění motoru do první a druhé paměti jsou navzájem propojeny a připojeny na Odpovídající výstupy režimu krokového motoru. Výstupy první á druhé paměti jsou přes logiku uzavřené Smyčky připojené na koncový stupeň, na jehož výstup jsou připojeny vstupy krokových motorů. Koncepce je založena na Chodu krokových motorů v uzavřené smyčce, a to v celém rozsahu rychlosti momentové charakteristiky.The invention relates to a circuit for synchronous start-up, operation and braking of two or more stepper motors. The first outputs of the stepper motor sensors are connected to the inputs of the first memory, the second outputs of the stepper motor sensors are connected to the inputs of the second memory. The inputs for starting and running the motor and the inputs for braking the motor to the first and second memories are interconnected and connected to the corresponding outputs of the stepper motor mode. The outputs of the first and second memories are connected to the final stage via closed-loop logic, to the output of which the stepper motor inputs are connected. The concept is based on the operation of stepper motors in a closed loop, in the entire speed range of the torque characteristic.
Description
Vynález se týká zapojení pro synchronní rozběh, chod a brzdění dvou i více krokových motorů, sestávající z čidel, paměti, logiky uzavřené smyčky e koncového stupně.The invention relates to a circuit for synchronous starting, running and braking of two or more stepper motors, consisting of sensors, memory, closed-loop logic e of the output stage.
Synchronní chod dvou i více krokových motorů je známý pod názvem elektrická hřídel.The synchronous operation of two or more stepper motors is known as the electric shaft.
Dosavadním nedostatkem elektrická hřídel. Dosavadním nedostatkem elektrické hřídele je možnost provozu krokových motorů jen v start-stop oblasti, ve které se maximální krokovací kmitočet krokových motorů pohybuje do 400 k/sec. Hozběh na vysoký kmitočet je velmi obtížný a setrvání na vyšěí rychlosti prakticky nemožné. Malé přetížení jednoho z motorů vyvolá vypadnutí ze synchronismu. Z tohoto důvodu řada aplikací, vyžadujících rychlosti v celé oblasti momentové charakteristily, zůstala dodnes nevyřeěena. Je zde nutno podotknout, že dosavadní elektrická hřídel byla koncipována jen s chodera krokových motorů v otevřená smyčce.Existing drawback electric shaft. The current drawback of the electric shaft is the possibility of operating the stepping motors only in the start-stop area, in which the maximum stepping frequency of the stepping motors ranges up to 400 k / sec. Running at high frequencies is very difficult and staying at higher speeds is virtually impossible. A small overload of one of the motors will cause it to fall out of synchronism. For this reason, many applications requiring speeds throughout the torque characteristic have remained unresolved. It should be noted here that the existing electric shaft was conceived only with the pedestrian stepper motors in an open loop.
Výše uvedené nevýhody odstraňuje vynález, jehož podstete spočívá v tom, že první výstupy čidel krokových motorů jsou připojeny na vstupy první paměti. Druhé výstupy čidel krokových motorů jsou spojeny se vstupy druhé paměti. Vstupy pro rozběh a chod motoru a vstupy pro brzdění motoru do první a druhé paměti jsou nevzájem propojeny a připojeny na odpovídající výstupy režimu krokového motoru. Výstupy první a druhé paměti jsou přes obvod logiky uzevřené smyčky připojené na koncový stupeň, na jehož výstup jsou připojeny vstupy krokových motorů.The aforementioned disadvantages are overcome by the invention in which the first outputs of the stepper motor sensors are connected to the inputs of the first memory. The second outputs of the stepper motor sensors are connected to the inputs of the second memory. The inputs for starting and running the motor and the inputs for motor braking into the first and second memories are interconnected and connected to the corresponding outputs of the stepper motor mode. The outputs of the first and second memories are via a closed loop logic circuit connected to an output stage to which the stepper motor inputs are connected.
Příklad zapojení pro synchronní rozběh, chod a brzdění dvou krokových motorů je déle popsán s pomocí výkresů, kde na obr. 1 je konkrétní schéma zapojení nově koncipované elektrické hřídele, na obr, 2 je znázorněn průběh signálu z čidel krokových motorů.An example of a wiring for synchronous start-up, running and braking of two stepper motors is described in more detail with the help of drawings, where in Fig. 1 is a specific wiring diagram of a newly designed electric shaft, Fig. 2 shows the waveform of stepper motor sensors.
Koncepce elektrické hřídele je založena na chodu krokových motorů v uzavřené smyčce, a to v celém rozsahu rychlostí momentové charakteristiky. To znamená, že umožňuje synchronní chod dvou a více krokových motorů až do jejich maximálně dosažitelných rychlostí. Navíc tato koncepce zaručuje naprosto synchronní chod, i kdyby jeden z motorů se náhle zastavil, totéž se stene i s druhým krokovým motorem.The concept of the electric shaft is based on the operation of stepper motors in a closed loop, over the entire torque characteristic range. This means it allows synchronous operation of two or more stepper motors up to their maximum achievable speeds. In addition, this concept ensures absolutely synchronous operation, even if one of the motors suddenly stops, the same happens with the other stepper motor.
Jak je znázorněno na obr. 1. první výstupy VI čidel ČI . Cg krokovým motorů Ml . HJ2 jsou připojeny na vstupy první paměti P1. Druhé výstupy V2 čidel Cl. Č2 krokových motorů M1. M2 jsou spojeny se vstupy druhé paměti P2. Vstupy j. pro rozběh a chod motoru a vstupy g pro brzděni motoru do první e druhé paměti P1 . P2 jsou navzájem propojeny e připojeny na odpovídající výstupy režimu krokového motoru. Výstupy první a druhé paměti Pí . P2 jsou přes logiku uzevřené smyčky WS připojené na koncový stupeň Kg,, na jehož výstup jsou připojeny vstupy krokových motorů Mt. M2.As shown in FIG. 1, the first outputs VI of the sensors C1. Cg stepper motors Ml. HJ2 are connected to the inputs of the first memory P1. Second outputs V2 of sensors C1. Č2 stepper motors M1. M2 is connected to the inputs of the second memory P2. Inputs j for starting and running the motor and inputs g for motor braking to the first e of the second memory P1. P2 are connected to each other and connected to the corresponding outputs of the stepper motor mode. The first and second memory outputs P1. P2 are connected via the closed loop logic WS to the output stage Kg, to whose output the stepper motor inputs Mt are connected. M2.
Signály SI krokových motorů Ml. M2 se porovnávají v první paměti Pí a signály Sg v druhé paměti P2. Při rozběhu a chodu krokových motorů má přednost průchodu zpožděný signál pomalejšího motoru. Jestliže při rozběhu krokových motorů přijde jako první signál SI z čidla Cl krokového motoru Ml. tJ< S1M1. první paměl Pí nepropustí tento signál do obvodu logiky uzavřené smyčky HJS - viz obr. 2. Teprve když přijde signál SI zpožděného krokového motoru Mg, tj. S1M2. propustí první paměl P2 tento signál do obvodu logiky uzavřené smyčky LUS. Tím se dosáhne toho, že je jeden krokový qotor Ml brzděn do okamžiku, kdy ho dožene druhý krokový motor M2. Regulace je prováděna v každém kroku, a to pro oba signály S1 S2 obou krokových motorů M1 . M2. tedy 8 první a druhou pamětí £1., Pg.Stepper SI signals SI. M2 is compared in the first memory P1 and signals Sg in the second memory P2. When starting and running stepper motors, the delayed signal of the slower motor takes precedence. If the start signal S1 comes from the sensor C1 of the stepper motor M1 when starting the stepper motors. tJ <S1M1. the first memory P1 does not pass this signal to the closed loop logic circuit HJS - see FIG. 2. Only when the signal S1 of the delayed stepper motor Mg, i.e. S1M2, arrives. the first memory P2 passes this signal to the closed loop LUS logic circuit. This achieves that one step qotor M1 is braked until the other stepper motor M2 catches up. The control is performed at each step for both signals S1 S2 of both step motors M1. M2. that is, the first and second memories £ 1, Pg.
Je-li v režimu brzdění na vstupech £ pamětí Pí. P2 log. 1, pozmění se přednost průchodnosti signálů S1 S2 z čidel Cl . Cg. V tomto případě má přednost průchodnosti první a druhou pamětí Pí., P2 signál, který dojde z čidel Cl . Cg dříve. To znamená, jak je * znázorněno na obr, 2, že jakmile se objeví signál S1M1 na vstupu první paměti Pí., objeví se i na jejím výstupu, tj. na vstupu obvodu logiky uzavřené smyčky WS. V tomto případě tento signál S1M1 způsobí zabrzdění jednoho krokového motoru Ml a zrychlení zpožďujícího se druhého krokového motoru Mg.If in the braking mode, the inputs P1 of the memories P1 are in the brakes. P2 log. 1, the throughput of S1 S2 signals from sensors C1 is changed. Cg. In this case, the continuity of the first and second memories P1, P2 has priority, which comes from the sensors C1. Cg before. That is, as shown in FIG. 2, as soon as the signal S1M1 appears at the input of the first memory P1, it also appears at its output, i.e. at the input of the closed loop logic circuit WS. In this case, this signal S1M1 causes braking of one stepper motor M1 and acceleration of the delaying second stepper motor Mg.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS822061A CS231806B1 (en) | 1982-03-25 | 1982-03-25 | Connection for synchronous starting, running and braking of stepper motors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS822061A CS231806B1 (en) | 1982-03-25 | 1982-03-25 | Connection for synchronous starting, running and braking of stepper motors |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS206182A1 CS206182A1 (en) | 1984-05-14 |
| CS231806B1 true CS231806B1 (en) | 1984-12-14 |
Family
ID=5356614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS822061A CS231806B1 (en) | 1982-03-25 | 1982-03-25 | Connection for synchronous starting, running and braking of stepper motors |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS231806B1 (en) |
-
1982
- 1982-03-25 CS CS822061A patent/CS231806B1/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS206182A1 (en) | 1984-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3183260B2 (en) | Scan flip-flop circuit | |
| DE60224727D1 (en) | MULTIMODE SYNCHRONOUS MEMORY DEVICE AND METHOD FOR OPERATING AND TESTING THE SAME | |
| JP3984412B2 (en) | Variable delay circuit and semiconductor integrated circuit having variable delay circuit | |
| KR950007285A (en) | Flip-flop amplifier circuit | |
| JPH10208469A (en) | Semiconductor memory device | |
| JPS63238713A (en) | Delay circuit | |
| CS231806B1 (en) | Connection for synchronous starting, running and braking of stepper motors | |
| KR100263485B1 (en) | Phase separator | |
| US5723993A (en) | Pulse generating circuit for use in a semiconductor memory device | |
| KR19990088212A (en) | Circuit arrangement for generating complementary signals | |
| KR880014563A (en) | Asynchronous Edge-Triggered RS Flip-Flop Circuits | |
| KR880002325A (en) | CMOST input buffer | |
| KR100396637B1 (en) | Optimal lag time multiplexer | |
| KR970003242A (en) | Phase detection circuit | |
| US6446226B1 (en) | Programmable pulse generator and method for using same | |
| JPH04263514A (en) | Logic circuit | |
| TWI275097B (en) | Memory device and method for testing the same | |
| US4429278A (en) | Multi-function time delay relay | |
| JPS61224623A (en) | Complementary gate circuit | |
| JPH02264510A (en) | Cmos integrated circuit | |
| SU997180A1 (en) | Starting device for automatic switching-on of stand-by facility with resynchronization of synchronous motors | |
| SE8505870L (en) | CIRCUIT | |
| SU699633A1 (en) | Device for contact-free control and braking of induction capacitor motor | |
| SU1319145A1 (en) | Device for protection of generator against asynchronous operation | |
| SU1035761A1 (en) | Electric drive |