CS237005B1

CS237005B1 - MIS semiconductor logic circuit

Info

Publication number: CS237005B1
Application number: CS821596A
Authority: CS
Inventors: Martin Janda
Original assignee: Martin Janda
Priority date: 1982-03-09
Filing date: 1982-03-09
Publication date: 1985-06-13
Also published as: CS159682A1

Abstract

Vynález řeší zapojení řízeného logického obvodu MÍS, který sestává z vlastního logického obvodu, druhého zatěžovacího tranzistoru a diskrétní polovodičové součástky podle čs. autorského osvědčení 237 002 jehož podstata je v tom, že druhý zatěžovací tranzistor MIS je uzemněn přes diskrétní polovodičovou součástku MIS, jejíž první řídicí elektroda je spojena s výstupem prvního zatěžovacího tranzistoru Mis a druhá řídicí elektroda je spojena s vodičem externího řídicího signálu. Řízený polovodičový logický obvod podle vynálezu má širokou možnost použití ve všech číslicových polovodičových obvodech.SUMMARY OF THE INVENTION The invention relates to the connection of a MIS controlled logic circuit, which consists of its own logic circuit, a second load transistor and a discrete semiconductor component according to MS. No. 237,002, the principle of which is that the second load transistor MIS is grounded through a discrete semiconductor component MIS whose first control electrode is coupled to the output of the first load transistor Mis and the second control electrode is coupled to an external control signal conductor. The controlled semiconductor logic circuit of the invention has a wide range of applications in all digital semiconductor circuits.

Description

Vynález řeší zapojení řízeného logického obvodu MÍS, který sestává z vlastního logického obvodu, druhého zatěžovacího tranzistoru a diskrétní polovodičové součástky podle čs. autorského osvědčení 237 002 jehož podstata je v tom, že druhý zatěžovací tranzistor MIS je uzemněn přes diskrétní polovodičovou součástku MIS, jejíž první řídicí elektroda je spojena s výstupem prvního zatěžovacího tranzistoru Mis a druhá řídicí elektroda je spojena s vodičem externího řídicího signálu.The invention solves the connection of a controlled logic circuit MIS, which consists of the actual logic circuit, a second load transistor and a discrete semiconductor component according to the invention. 237 002 which is characterized in that the second load transistor MIS is grounded through a discrete MIS semiconductor component, the first control electrode of which is connected to the output of the first load transistor Mis and the second control electrode is connected to the external control signal conductor.

Řízený polovodičový logický obvod podle vynálezu má širokou možnost použití ve všech číslicových polovodičových obvodech.The controlled semiconductor logic circuit according to the invention has a wide range of use in all digital semiconductor circuits.

Vynález se týká řízeného polovodičového logického obvodu MIS, který v závislosti na externím řídicím signálu mění svou funkční podstatu.The present invention relates to a controlled semiconductor logic circuit MIS which, depending on the external control signal, changes its functional nature.

Současné logické systémy MIS jsou založeny na invertoru MIS, jehož buzený tranzistor je nahrazen soustavou sériově nebo paralelně zapojených tranzistorů, což odpovídá realizaci základních logických obvodů NAND a NOR. Ostatní logické obvody jsou tvořeny syntézou těchto základních logických obvodů, tzn., že jsou tvořeny určitým počtem zatěžovacích tranzistorů, ke kterým jsou připojeny soustavy buzených tranzistorů s jejich sériovým, paralelním nebo sériově-paralelním zapojením.Current MIS logic systems are based on an MIS inverter whose excited transistor is replaced by a series of transistors connected in series or in parallel, which corresponds to the implementation of the basic logic circuits NAND and NOR. The other logic circuits consist of a synthesis of these basic logic circuits, ie they are made up of a certain number of load transistors to which the excited transistor sets are connected with their serial, parallel or serial-parallel connection.

Na této konstrukční bázi je založen i tzv. převodník kódu, realizující na svém výstupu v závislosti na řídicím signálu, přímou nebo negovanou formu logického stavu na svém vstupu. Uvedený logický převodník se v jednomístné verzi sestává, například ze dvou dvouvstupových logických obvodů NAND a jednoho NOR, a v zapojení s určitým logickým obvodem plní funkci logického obvodu, realizujícího v závislosti na externím řídicím signálu přímou nebo negovanou formu dané realizované logické funkce. . ..On this construction basis is also based the so called code converter, realizing on its output depending on the control signal, direct or negated form of logical state on its input. Said logic converter consists of, for example, two two-input logic circuits NAND and one NOR, and in connection with a particular logic circuit functions as a logic circuit, realizing, depending on the external control signal, a direct or negated form of the realized logic function. . ..

Výhodnější realizace takto řízeného logického obvodu se dosáhne použitím řízeného polovodičového logického obvodu MIS, sestávajícího se z vlastního logického obvodu, druhého zatěžovacího tranzistoru MIS a diskrétní polovodičové součástky MIS podle čs. autorského osvědčení č. 237 002, jehož podstata je v tom, že druhý zatěžovací tranzistor MIS je uzemněn přes diskrétní polovodičovou součástku MIS, jejíž jedna řídicí elektroda je spojena s výstupem prvého zatěžovacího tranzistoru MIS, a druhá řídicí elektroda je spojena s vodičem externího řídicího signálu.A more advantageous implementation of such a controlled logic circuit is achieved by using a controlled semiconductor logic circuit MIS, consisting of the actual logic circuit, a second load transistor MIS and a discrete semiconductor component MIS according to the art. No. 237 002, which is based on the fact that the second MIS load transistor is grounded through a discrete MIS semiconductor component, one of which is connected to the output of the first MIS, and the other is connected to an external control signal wire. .

Použitím uvedeného řízeného polovodičového logického obvodu MIS se dosáhne, vzhledem k současným ekvivalentním logickým obvodům, plošné úspory pěti tranzistorů MIS na jeden logický obvod.By using said controlled semiconductor logic circuit MIS, there is an area savings of five MIS transistors per logic circuit relative to current equivalent logic circuits.

Na připojeném výkresu je znázorněno schematické zapojení řízeného polovodičového logického obvodu MIS podle vynálezu.The attached drawing shows a schematic connection of a controlled semiconductor logic circuit MIS according to the invention.

Řízený polovodičový logický obvod MIS se sestává z vlastního logického obvodu, tvořeného prvním zatěžovacím tranzistorem 3 MIS a logickou soustavou 4, dále druhým zatěžovacím tranzistorem 5 MIS a diskrétní polovodičovou součástkou 6 MIS, na jejíž řídicí elektrody je připojen výstup prvého zatěžovacího tranzistoru 3 MIS a vodič D externího řídicího signálu.The controlled MIS semiconductor logic circuit consists of a logic circuit consisting of a first MIS load transistor 3 and a logic system 4, a second MIS load transistor 5 and a discrete MIS 6 semiconductor component to whose control electrodes the output of the first MIS load transistor 3 is connected. D of the external control signal.

Pracovní činnost řízeného polovodičovéItf obvodu MIS podle vynálezu je vysvětlena na alternativě s vodivostí typu P a realizací záporné logiky.The operation of the MIS controlled semiconductor circuit of the present invention is explained in an alternative with a P-type conductivity and negative logic implementation.

Logická soustava 4 je uzavřena. Při nulové úrovni řídicího signálu D ve vodiči externího řídicího signálu se tak diskrétní polovodičová součástka 6 MIS nachází ve vodivém stavu, diskrétní polovodičové součástky MIS podle AO číslo 237 002 se nacházejí ve vodivém stavu pouze při vzájemné nonekvivalenci napěťových stavů na svých dvou řídicích elektrodách, čímž je na výstupu y/ý logická úroveň „0“.The logic assembly 4 is closed. Thus, at the zero level of the control signal D in the external control signal conductor, the discrete semiconductor component 6 of the MIS is in a conductive state, the discrete semiconductor components of the MIS according to AO No. 237 002 are in a conductive state only. the logic level "0" is output y / ý.

Příchodem řídicího signálu se diskrétní polovodičová součástka 6 MIS, vzhledem ke svým vlastnostem uzavře, čímž se úroveň výstup y/ý změní z logické úrovně „0“ na logickou úroveň „1“........On arrival of the control signal, the discrete semiconductor component 6 of the MIS closes due to its properties, thereby changing the output level y / ý from logical level "0" to logical level "1" ........

Logická soustava 4 je otevřena. Při nulové úrovni řídicího signálu se tak diskrétní polovodičová součástka 6 MIS nachází v nevodivém stavu, čímž je na výstup y/ý logická úroveň „1“. Příchodem řídicího signálu se diskrétní polovodičová součástka 6 MIS vzhledem ke svým vlastnostem otevře, čímž se úroveň výstupu y/ý změní z logické úrovně „1“ na logickou úroveň „0“.The logic system 4 is open. Thus, at a zero control signal level, the discrete semiconductor component 6 of the MIS is in a non-conducting state, thereby outputting the logic level "1". Upon arrival of the control signal, the discrete semiconductor component 6 of the MIS opens due to its properties, thereby changing the output level y / ý from logical level "1" to logical level "0".

Při realizaci kladné logiky, která se musí samozřejmě týkat 1 řídicího signálu ve vodiči D externího řídicího signálu, tzn., že nulovou úroveň řídicího signálu bude reprezentovat napětí —U_GG, zatímco jeho jednotkovou úroveň napětí blízké potenciálu země, se změní pouze závislost výstupní formy dané realizované funkce na řídicím signálu.In the implementation of positive logic, which must of course relate to 1 control signal in wire D of the external control signal, ie the zero level of the control signal will be represented by the voltage UU _GG , while its unit voltage level close to ground potential given the realized functions on the control signal.

Claims

Subject

Controlled MIS semiconductor logic circuit, consisting of its own logic circuit, second MIS load transistor, and discrete semiconductor components according to FIG. No. 237 002, characterized in that the second MIS load transistor (5)

OF THE INVENTION is grounded through a discrete MIS semiconductor component (6) whose first control electrode is coupled to the output of the first MIS load transistor (3) and the second control electrode is coupled to the external control signal conductor (D).