CS237004B1

CS237004B1 - Controlled semiconductor logic circuit MIS

Info

Publication number: CS237004B1
Application number: CS821595A
Authority: CS
Inventors: Martin Janda
Original assignee: Martin Janda
Priority date: 1982-03-09
Filing date: 1982-03-09
Publication date: 1985-06-13
Also published as: CS159582A1

Abstract

Řízený polovodičový logický obvod MIS, sestávající ze zatěžovaciho tranzistoru MIS a diskrétních polovodičových součástek MIS podle čs. autorského osvědčení č. 237 002, má podstatu v tom, že zatěžovací tranzistor MIS Je uzemněn přes soustavu paralelně zapojených diskrétních polovodičových součástek MIS, k jejímž jednotlivým řídicím elektrodám Jsou jednotlivě připojeny odpovídající vodiče příslušné vstupní proměnné, a společně paralelně vodič externího řídicího signálu. Řízený polovodičový logický obvod MIS lze použiti v logických systémech s neparalelním průběhem logických operací NOR a AND nebo OR a NAND.The controlled semiconductor logic circuit MIS, consisting of a load transistor MIS and discrete semiconductor components MIS according to the Czechoslovak Patent No. 237 002, is characterized in that the load transistor MIS is grounded through a system of parallel-connected discrete semiconductor components MIS, to whose individual control electrodes the corresponding wires of the respective input variable are individually connected, and together in parallel the wire of the external control signal. The controlled semiconductor logic circuit MIS can be used in logic systems with non-parallel execution of logical operations NOR and AND or OR and NAND.

Description

Vynález se týká řízeného polovodičového logického obvodu MIS, který v závislosti na externím řídicím signálu mění svou funkční podstatu. 5The present invention relates to a controlled semiconductor logic circuit MIS which, depending on the external control signal, changes its functional nature. 5

Současné logické systémy MIS jsou založeny na invertoru MIS, jehož buzený tranzistor je nahrazen soustavou sériově nebo paralelně zapojených tranzistorů MIS, což odpovídá realizaci základních logických obvodů NAND a NOR. Ostatní logické obvody jsou tvořeny syntézou těchto základních logických obvodů, tzn., že jsou tvořeny určitým počtem zatěžovacích tranzistorů MIS, ke kterým jsou připojeny soustavy buzených tranzistorů MIS s jejich sériovým, paralelním nebo sériově-paralelním zapojením.Current MIS logic systems are based on an MIS inverter whose excited transistor is replaced by a series of MIS transistors connected in series or in parallel, which corresponds to the realization of the basic NAND and NOR logic circuits. The other logic circuits consist of a synthesis of these basic logic circuits, that is, they consist of a number of MIS load transistors to which the excited MIS transistors are connected with their serial, parallel or serial-parallel connections.

Výhodnější realizace logických systémů MIS, se dosáhne syntézou řízených polovodičových logických obvodů MIS, sestávajících se ze zatěžovacího tranzistoru MIS a diskrétních polovodičových součástek MIS podle čs. autorského osvědčení č. 237 002, jejichž podstata spočívá v tom, že zatěžovací tranzistor MIS je uzemněn přes soustavu paralelně zapojených diskrétních polovodičových součástek MIS, k jijímž jednotlivým řídicím elektrodám jsou jednotlivě připojeny odpovídající vodiče příslušných vstupních proměnných, a společně paralelně vodič externího řídicího signálu.A more advantageous implementation of MIS logic systems is achieved by synthesis-controlled MIS semiconductor logic circuits, consisting of a load transistor MIS and discrete MIS semiconductor components according to Ms. No. 237 002, which is based on the fact that the load transistor MIS is grounded through a set of parallel connected discrete MIS semiconductor devices, to which the respective control electrodes are individually connected corresponding wires of the respective input variables and together the external control signal conductor.

Použitím uvedeného řízeného polovodičového logického obvodu MIS podle vynálezu, realizujícího v závislosti na externím řídicím signálu dvojici logických funkcí, se při neparalelním průběhu těchto dvou logických funkcí dosáhne dvojnásobného počtu realizovaných logických funkcí na jednotku rozměru.By using said controlled semiconductor logic circuit MIS according to the invention, which realizes a pair of logic functions depending on the external control signal, twice the number of logic functions realized per unit of dimension is achieved in the non-parallel course of the two logic functions.

Na připojeném výkresu je znázorněno schematické zapojení řízeného polovodičového logického obvodu MIS podle vynálezu.The attached drawing shows a schematic connection of a controlled semiconductor logic circuit MIS according to the invention.

Řízený polovodičový logický obvod MIS se podle vynálezu sestává ze zatěžovacího tranzistoru 3 MIS a soustavy paralelně zapojených diskrétních polovodičových součástek 4 až n MIS. Na řídicí elektrody každé diskrétní polovodičové součástky 4 až n MIS je připojen vodič D externího řídicího signálu a vodiče xi až x_n příslušné vstupní proměnné. Každá diskrétní polovodičová součástka 4 až n MIS se, vzhledem ke svým vlastnostem, nachází ve vodivém stavu pouze při vzájemné nonekvivalenci řídicího signálu a příslušné vstupní proměnné.The controlled semiconductor logic circuit MIS according to the invention consists of a load transistor 3 MIS and a set of parallel connected discrete semiconductor devices 4 to n MIS. An external control signal conductor D and conductors xi to x _{n of the} respective input variable are connected to the control electrodes of each discrete semiconductor component 4 to n of the MIS. Each discrete semiconductor device 4 to n of the MIS, due to its properties, is in a conductive state only when the control signal and the respective input variable are non-equivalents.

Pracovní činnost uvedeného řízeného polovodičového logického obvodu MIS je vysvětlena na alternativě s vodivostí typu P a realizací záporné logiky.The operation of said controlled semiconductor logic circuit MIS is explained on an alternative with P-type conductivity and negative logic implementation.

Při nulové úrovni řídicího signálu ve vodiči D externího řídicího signálu se soustava diskrétních polovodičových součástek 4 až n MIS nachází v nevodivém stavu pouze při nulové úrovni všech vstupních proměnných ve vodiči xi až x_n příslušné vstupní proměnné, čímž obvod realizuje logickou funkci NOR.At the zero control signal level in the external control signal wire D, the discrete semiconductor devices 4 to n of the MIS are in a non-conducting state only at the zero level of all input variables in wire xi to x _{n of the} respective input variable.

Při jednotkové úrovni řídicího signálu se soustava diskrétních polovodičových součástek 4 až n nachází v nevodivém stavu pouze při jednotkové úrovni všech vstupních proměnných, čímž obvod realizuje logickou funkci AND.At the unit level of the control signal, the array of discrete semiconductor devices 4 to n is in the non-conductive state only at the unit level of all input variables, thereby realizing the logic AND function.

Při realizaci kladné logiky, která se musí samozřejmě týkat i řídicího signálu, tzn., že nulovou úroveň řídicího signálu bude reprezentovat napětí —U_GG, zatímco jeho jednotkovou úroveň napětí blízké potenciálu země, bude řízený polovodičový obvod MIS, při nulové úrovni řídicího signálu ve vodiči D externího řídicího signálu realizovat logickou funkci OR, zatímco při jeho jednotkové úrovni logickou funkci NAND.In the implementation of positive logic, which must of course also relate to the control signal, ie the zero level of the control signal will be represented by the -U _GG voltage, while its unit voltage level near the ground potential will be controlled by the MIS semiconductor circuit. conductors D of the external control signal to realize the logic function OR while at its unit level the logic function NAND.

Řízený polovodičový logický obvod MIS podle vynálezu lze používat v logických systémech s neparalelním průběhem logických operací NOR a AND nebo OR a NAND.The controlled semiconductor logic circuit MIS according to the invention can be used in logic systems with non-parallel course of logical operations NOR and AND or OR and NAND.

Claims

SUBJECT

Controlled semiconductor logic circuit MIS, consisting of load transistor MIS and discrete semiconductor components MIS according to MS. 237 002, characterized in that the load transistor (3) of the MIS is grounded through a set of parallel connected discrete semiconductors of the MIS conductor components (4 to n), to whose respective control electrodes the corresponding conductors (xi to x _n ) are individually connected. corresponding input variables, and together in parallel the conductor (D) of the external control signal.