CS256590B1

CS256590B1 - Involvement to generate a microcomputer memory cache and discrete video processor page

Info

Publication number: CS256590B1
Application number: CS868230A
Authority: CS
Inventors: Roman Kiss
Original assignee: Roman Kiss
Priority date: 1986-11-13
Filing date: 1986-11-13
Publication date: 1988-04-15
Also published as: CS823086A1

Abstract

Riešenie sa týká zapojenia pre generovanie adries videostránky operačnej pamate mikropočítača s diskrétnym videoprocesorom. Binárny čítač riadkov obrazu (4) je cez svoju výstupnú adresu (41) spojený so vstupom (12) pamate (1) a výstup (13) pamate (1) je připojený na prvý vstup (21) nastavitelného binárneho čítača riadku (2), ktorého výstup (23) je spojený s adresným multiplexom (5). Na hradlo (3) je přivedený vstup zatemňovacieho signálu (31) a vstup zapisovacieho signálu (32) a výstup (33) hradla (3) je spojený s druhým vstupom (22) nastavitelného binárneho čítača riadku (2). Na pamať (1) je přivedený režim volby (11) a na nastavitelný binárny čítač riadku (2) je přivedený vstup (24) čítača.The solution relates to a connection for generating video page addresses in the operational memory of a microcomputer with a discrete video processor. The binary image line counter (4) is connected via its output address (41) to the input (12) of the memory (1) and the output (13) of the memory (1) is connected to the first input (21) of the adjustable binary line counter (2), the output (23) of which is connected to the address multiplexer (5). The input of the blanking signal (31) and the input of the write signal (32) are connected to the gate (3) and the output (33) of the gate (3) is connected to the second input (22) of the adjustable binary line counter (2). The memory (1) is connected to the selection mode (11) and the input (24) of the counter is connected to the adjustable binary line counter (2).

Description

256590256590

Vynález sa týká zapojenia pre generova-nle adries videostránky operačnej památemikropočítače s diskrétnym videoproceso-rom. V mikropočítačových architekturách, vktorých je implementovaný diskrétny video-procesor, je vyčítáváme videoúdajov z dy-namické] parnáte adresované z binárnehočítača rozkladu obrazu. Takéto usporiada-nie prináša dva kompromisy, a to prisposo-biť počet videoúdajov — byte na celé bi-nárně číslo 25, připadne 26, čo umožňujeplné využit celú pamáťovú videostránku, a-lebo v druhom případe zvolit iný počet, na-příklad 48 — decimálně, t. j. 110 000 — bi-nárně, čím však i pri vhodnej záměně fy-zických adries s logickými adresami parna.te vytvárame pasivný priestor vo videopa-máti — fragmentácia památe.BACKGROUND OF THE INVENTION The present invention relates to a connection for generating addresses of a video page of an operational monument computer with a discrete video process. In microcomputer architectures, where a discrete video processor is implemented, we are reading the video data from the dynamic parsing addressed from the binary image decomposer. Such an arrangement brings two compromises, namely to contribute the number of video data - a byte to the entire binary number 25, or 26, which makes it possible to use the entire video memory page, or, in the second case, to choose a different number, for example 48 - decimal, ie, 110,000 - bi-ness, creating a passive space in the video - memory fragmentation, even with the appropriate exchange of physical addresses with logical parna.te addresses.

Uvedený nedostatok odstraňuje zapojeniepodl’a vynálezu, ktoré umožňuje vytvárať1'ubovolnú organizáciu vyčítavania a týmzobrazovanie videoúdajov z operačnej pa-máte počítača v režimoch alfanumerickomi grafickom. Podstata zapojenia spočívá vtom, že výstupná adresa z binárneho čítačariadkov obrazu je připojená na vstup pama-te a výstup památe je připojený na prvývstup nastavitelného binárneho čítača riad-ku, ktorého výstup je spojený s adresnýmmultiplexerom. Na vstup hradla je přivede-ný zatemňovací a zapisovací signál a výstuphradla je spojený s druhým vstupom nasta-vitelného binárneho čítača riadku. Na na-stavitelný binárny čítač riadku je pri.vede-ný vstup čítača a pamáť je spojená s reži-mom volby.The aforementioned drawback removes the invention from making it possible to create any sort of readout organization and thereby display video data from a computer operating system in alphanumeric graphical modes. The essence of the connection is that the output address from the binary image reader is connected to the memory input and the memory output is connected to the first input of the adjustable binary line reader, the output of which is connected to the address multiplexer. A blanking and writing signal is applied to the gate input and the output gate is connected to a second input of an adjustable binary line counter. A counter input is provided to the adjustable binary line counter and the memory is associated with the dialing mode.

Zapojenie pre generovanie adries video-stránky operačnej pamate mikropočítača sdiskrétnym videoprocesorom je příkladnéznázorněné na výkrese.The connection for generating video page addresses of the microcomputer operating memory by the discrete video processor is exemplified in the drawing.

Binárny čítač riadkov obrazu 4 je cez svo-ju výstupnú adresu 41 spojený so vstupom12 pamate 1 a výstup 13 památe 1 je připo-jený na prvý vstup 21 nastavitelného binár-neho čítača riadku 2, ktorého výstup 23 jespojený s adresným multiplexerom 5. Nahradlo 3 je přivedený vstup zatemňovaciehosignálu 31 a zapisovacieho signálu 32 a vý-stup 33 hradla 3 je spojený s druhým vstu-pom 22 nastavitelného binárneho čítačariadku 2. Na pamáť 1 je přivedený režimvolby 11 a na nastavitelný binárny čítačriadku 2 je přivedený vstup 24 čítača.The binary line counter of image 4 is via its output address 41 connected to memory input 12, and output 13 of memory 1 is connected to first input 21 of adjustable binary line counter 2, whose output 23 is connected to address multiplexer 5. the input of the blanking signal 31 and the write signal 32, and the output 33 of the gate 3 is connected to the second input 22 of the adjustable binary reader 2. The memory 1 is provided by the mode 11 and an input 24 of the counter is supplied to the adjustable binary counter 2.

Princip činnosti spočívá v tom, že sa ge-neruje prvá počiatočná adresa videoúdajazačínajúceho na začiatku každého zobra- zovaného riadku obrazu a v ďalšom sa tá-lo adresa posúva o jedno adresné nasledu-júce miesto prierastkového vstupu 24 číta-ča. Generovanie počiatočnej adresy každé-ho začínajúceho alfanumerického popřípa-dě grafického riadku je dané transformá-ciou alebo výpočtom z výstupnej adresy 41binárneho čítača riadkov obrazu 4. Tentopřevod může byť realizovaný priamo pamá-ťou ROM, ktorá je naprogramovaná požado-vanými počiatočnými adresami na základejej adresných vstupných hodnot režimu vol-by 11, ktoré určujú požadovaný režim zo-brazovania a vstupom 12 památe 1, ktorésů z binárneho čítača riadkov rozkladu 4obrazu, alebo realizácia převodu móže byťuskutočnená,vhodnou logikou napr. pre re-žim zobrazovania 40 znakov popřípadě 80znakov na jeden zobrazovaný riadok a pregrafiku dvomi obvodmi štvorbitovej sčítač-ky a dvomi multiplexermi. Takto spracova-ná — transformovaná adresa z binárnehočítača riadkov obrazu 4 vstupuje prvýmvstupom 21 do nastavitelného binárneho čí-tača riadku 2, ktorý može byť realizovanýtromi obvodmi a jej hodnotou sa tento čí-tač nastaví vo vhodnom okamihu, ktorý jeurčený hradlom 3 na základe zatemňova-cieho signálu, ktorý představuje signál za-temnenia obrazového riadku a zapisovacímsignálom, takže výstup 33 hradla 3 je vstup-ným zapisovacím signálom 12 bitového na-stavitelného binárneho čítača riadku 2, kto-rý sa nastaví na požadovaná hodnotu urče-nú prvým vstupom 21 nastavitelného binár-neho čítača riadku 2, pričom toto nastave-nie je uskutočnené počas zatemňovaciehočasu obrazového riadku, ktorý je dostatoč-ne dlhý i pri použití památe EPROM budeprvý vstup 21 nastavitelného binárneho čí-tača riadku 2 platný. Nastavená adresnáhodnota pre zobrazenie prvého videoúdajana danom zobrazovacom riadku je vedenádo adresného multiplexeru 5 operačnej pa-máte, kde na základe vstupného signálu jeurčené vyčítavanie a tým zobrazovanie vi-deoúdajov z památe RWM počítača. Dalšieadresy pre vyčítanie videoúdaja na danomzobrazovanom riadku sú generované nasta-vitelným binárnym čítačom riadku 2 na zá-klade vstupu 24 čítača, ktorý daný čítač po-súva o jedno miesto. Tento proces sa opa-kuje pre celú obrazové časť, pričom súčas-ne dochádza k občerstvovaniu údajov ope-račnej památe, ktorá je realizovaná dyna-mickými pamáťovými prvkami.The principle of operation is that the first starting address of the video is generated, starting at the beginning of each image line shown, and the address is moved one address following the incremental input 24 of the counter. The generation of the start address of each starting alphanumeric or graphical line, respectively, is determined by the transformation or calculation from the output address 41binary line scanner of the image 4. This transfer can be realized directly by the ROM which is programmed with the desired start addresses based on the addressable the vol-mode input values 11, which determine the desired display mode and the input 12 of the memory 1, which can be performed from a binary 4-image decomposition line reader, or the execution of the conversion, by a suitable logic e.g. the display line and the pregraph by two circuits of a four-bit adder and two multiplexers. The transformed address thus processed from the binary line scanner of the image 4 enters the first input 21 into an adjustable binary line reader 2, which can be realized by two circuits and its value is set at a suitable point which is determined by the gate 3 based on the blackout. a signal which represents the image line signaling and writing signal so that the gate output 33 is the input write signal of the 12 bit adjustable binary line reader 2, which is set to the desired value determined by the first adjustable input 21. a binary line counter 2, which is done during a video line blanking time that is long enough, even when using the EPROM memory, the input 21 of the adjustable line binary reader line 2 is valid. The set address value for displaying the first video output for a given display line is the address of the addressed operational multiplexer 5, whereby the reading signal is determined based on the input signal and thus the display of the data from the RWM memory of the computer. Further addresses for reading the video data on a given line are generated by an adjustable binary counter line 2 on the input 24 of the counter, which the counter is one place. This process is repeated for the entire image part, while refreshing the data of the operating memory, which is realized by dynamic memory elements.

Claims

256390 PRE Μ Ε enie Connection to generate the video page addresses of the microcomputer memory by a discrete video processor, characterized in that the output address (41) of the binary image line counter (4) is connected to the memory access (12) and output (13). mate (1) is via the first input (21) of the adjustable binary line reader (2) and the output (23) of the adjustable binary line reader (2) connected to the address multiplex (5), whereby the output (33) of the gate ( 3] to which a blanking signal input (31) and a write signal input (32) connected to the second input (22) of the adjustable binary line counter (2) are connected when the memory input (11) is connected to the dialing mode input (11) a counter input (24) is connected to an adjustable binary line counter (2).