CS256590B1 - Zapojenie pre generovanie adnes videostránky operačnej pamate mikropočítača s diskrétnym videoprocesorom - Google Patents
Zapojenie pre generovanie adnes videostránky operačnej pamate mikropočítača s diskrétnym videoprocesorom Download PDFInfo
- Publication number
- CS256590B1 CS256590B1 CS868230A CS823086A CS256590B1 CS 256590 B1 CS256590 B1 CS 256590B1 CS 868230 A CS868230 A CS 868230A CS 823086 A CS823086 A CS 823086A CS 256590 B1 CS256590 B1 CS 256590B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- input
- output
- memory
- counter
- adjustable
- Prior art date
Links
Landscapes
- Image Input (AREA)
Abstract
Riešenie sa týká zapojenia pre generovanie adries videostránky operačnej pamate mikropočítača s diskrétnym videoprocesorom. Binárny čítač riadkov obrazu (4) je cez svoju výstupnú adresu (41) spojený so vstupom (12) pamate (1) a výstup (13) pamate (1) je připojený na prvý vstup (21) nastavitelného binárneho čítača riadku (2), ktorého výstup (23) je spojený s adresným multiplexom (5). Na hradlo (3) je přivedený vstup zatemňovacieho signálu (31) a vstup zapisovacieho signálu (32) a výstup (33) hradla (3) je spojený s druhým vstupom (22) nastavitelného binárneho čítača riadku (2). Na pamať (1) je přivedený režim volby (11) a na nastavitelný binárny čítač riadku (2) je přivedený vstup (24) čítača.
Description
Vynález sa týká zapojenia pre generovanie adries videostránky operačnej památe mikropočítače s diskrétnym videoprocesorom.
V mikropočítačových architekturách, v ktorých je implementovaný diskrétny videoprocesor, je vyčítáváme videoúdajov z dynamickej památe adresované z binárneho čítača rozkladu obrazu. Takéto usporiadariie prináša dva kompromisy, a to prisposobiť počet videoúdajov — byte na celé binárně číslo 25, připadne 26, čo umožňuje plné využit celú pamáťovú videostránku, alebo v druhom případe zvolit iný počet, například 48 — decimálně, t. j. 110 000 — binárně, čím však i pri vhodnej záměně fyzických adries s logickými adresami parna .te vytvárame pasivný priestor vo videopamáti — fragmentácia pamate.
Uvedený nedostatok odstraňuje zapojenie podfa vynálezu, ktoré umožňuje vytvárať 1'ubovolnú organizáclu vyčítavania a tým zobrazovanie videoúdajov z operačnej památe počítača v režimoch alfanumerickom i grafickom. Podstata zapojenia spočívá v tom, že výstupná adresa z binárneho čítača riadkov obrazu je připojená na vstup pamate a výstup památe je připojený na prvý vstup nastavitelného binárneho čítača riadku, ktorého výstup je spojený s adresným multiplexerom. Na vstup hradla je přivedený zatemňovací a zapisovací signál a výstup hradla je spojený s druhým vstupom nastavitelného binárneho čítača riadku. Na nastavitelný binárny čítač riadku je pri.vedený vstup čítača a pamať je spojená s režimom volby.
Zapojenie pre generovanie adries videostránky operačnej pamate mikropočítača s diskrétnym videoprocesorom je příkladné znázorněné na výkrese.
Binárny čítač riadkov obrazu 4 je cez svoju výstupnú adresu 41 spojený so vstupom 12 památe 1 a výstup 13 památe 1 je připojený na prvý vstup 21 nastavitelného binárneho čítača riadku 2, ktorého výstup 23 je spojený s adresným multiplexerom 5. Na hradlo 3 je přivedený vstup zatemňovacieho signálu 31 a zapisovacieho signálu 32 a výstup 33 hradla 3 je spojený s druhým vstupom 22 nastavitelného binárneho čítača riadku 2. Na pamáť 1 je přivedený režim volby 11 a na nastavitelný binárny čítač riadku 2 je přivedený vstup 24 čítača.
Princip činnosti spočívá v tom, že sa generuje prvá počiatočná adresa videoúdaja začínajúceho na začiatku každého zobrazovaného riadku obrazu a v ďalšom sa tálo adresa posúva o jedno adresné nasledujúce miesto prierastkového vstupu 24 čítača. Generovanie počiatočnej adresy každého začínajúceho alfanumerického popřípadě grafického riadku je dané transformáciou alebo výpočtom z výstupnej adresy 41 binárneho čítača riadkov obrazu 4. Tento převod může byť realizovaný priamo pamáfou ROM, ktorá je naprogramovaná požadovanými počiatočnými adresami na základe jej adresných vstupných hodnot režimu volby 11, ktoré určujú požadovaný režim zobrazovania a vstupom 12 památe 1, ktoré sú z binárneho čítača riadkov rozkladu 4 obrazu, alebo realizácia převodu móže byť uskutočnená,vhodnou logikou napr. pre režim zobrazovania 40 znakov popřípadě 80 znakov na jeden zobrazovaný riadok a pre grafiku dvomi obvodmi štvorbitovej sčítačky a dvomi multiplexermi. Takto spracovaná — transformovaná adresa z binárneho čítača riadkov obrazu 4 vstupuje prvým vstupom 21 do nastavitelného binárneho čítača riadku 2, ktorý može byť realizovaný tromi obvodmi a jej hodnotou sa tento čítač nastaví vo vhodnom okamihu, ktorý je určený hradlom 3 na základe zatemňovacieho signálu, ktorý představuje signál zatemnenia obrazového riadku a zapisovacím signálom, takže výstup 33 hradla 3 je vstupným zapisovacím signálom 12 bitového nastavitelného binárneho čítača riadku 2, ktorý sa nastaví na požadovaná hodnotu určenu prvým vstupom 21 nastavitelného binárneho čítača riadku 2, pričom toto nastavenie je uskutočnené počas zatemňovacieho času obrazového riadku, ktorý je dostatočne dlhý i pri použití památe EPROM bude prvý vstup 21 nastavitelného binárneho čítača riadku 2 platný. Nastavená adresná hodnota pre zobrazenie prvého videoúdaja na danom zobrazovacom riadku je vedená do adresného multiplexerů 5 operačnej památe, kde na základe vstupného signálu je určené vyčítavanie a tým zobrazovanie videoúdajov z pamate RWM počítača. Ďalšie adresy pre vyčítanie videoúdaja na danom zobrazovanom riadku sú generované nastavitelným binárnym čítačom riadku 2 na základe vstupu 24 čítača, ktorý daný čítač posúva o jedno miesto. Tento proces sa opakuje pre celú obrazová časť, pričom súčasne dochádza k občerstvovaniu údajov operačnej památe, ktorá je realizovaná dynamickými pamáťovými prvkami.
Claims (1)
- Zapojenie pre generovanie adries videostránky operačnej pamate mikropočítača s diskrétnym videoprocesorom sa vyznačuje tým, že výstupná adresa (41] z binárneho čítača riadkov obrazu (4) je připojená na vstup (12) pamate (1) a výstup (13j pamate (lj je cez prvý vstup (21) nastavitelného binárneho čítača riadku (2) a výstup (23) nastavitelného binárneho čítača riadku (2) připojený na adresný multiplex (5), vynalezu pričom výstup (33) hradla (3), na ktoré je připojený vstup zatemňovacieho signálu (31) a vstup zapisovacieho signálu (32), je spojený s druhým vstupom (22) nastavitelného binárneho čítača riadku (2), ked na vstup (11) pamati (lj je připojený vstup režimu volby (11) a na nastavitelný binárny čítač riadku (2) je připojený vstup (24) čítača.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS868230A CS256590B1 (sk) | 1986-11-13 | 1986-11-13 | Zapojenie pre generovanie adnes videostránky operačnej pamate mikropočítača s diskrétnym videoprocesorom |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS868230A CS256590B1 (sk) | 1986-11-13 | 1986-11-13 | Zapojenie pre generovanie adnes videostránky operačnej pamate mikropočítača s diskrétnym videoprocesorom |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS823086A1 CS823086A1 (en) | 1987-08-13 |
| CS256590B1 true CS256590B1 (sk) | 1988-04-15 |
Family
ID=5432606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS868230A CS256590B1 (sk) | 1986-11-13 | 1986-11-13 | Zapojenie pre generovanie adnes videostránky operačnej pamate mikropočítača s diskrétnym videoprocesorom |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS256590B1 (sk) |
-
1986
- 1986-11-13 CS CS868230A patent/CS256590B1/sk unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS823086A1 (en) | 1987-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1360930A (en) | Memory and addressing system therefor | |
| US4361869A (en) | Multimode memory system using a multiword common bus for double word and single word transfer | |
| KR850006746A (ko) | 프로그램 가능판독 메모리장치 및 그를 이용한 메모리 시스템 | |
| KR970071281A (ko) | 인터리브 캐시메모리 및 그 운영방법과 데이터 처리 시스템 | |
| KR880011671A (ko) | 하드웨어윈도우 기능을 갖는 비트맵 표시장치 | |
| US4277836A (en) | Composite random access memory providing direct and auxiliary memory access | |
| CS256590B1 (sk) | Zapojenie pre generovanie adnes videostránky operačnej pamate mikropočítača s diskrétnym videoprocesorom | |
| US4488260A (en) | Associative access-memory | |
| EP0049137B1 (en) | Fixed data reading apparatus and method | |
| US4296480A (en) | Refresh counter | |
| JPS59101089A (ja) | メモリ回路 | |
| JPH0795269B2 (ja) | 命令コードのデコード装置 | |
| US4991113A (en) | Thermal transfer printer with image data processing | |
| JP3102754B2 (ja) | 情報利用回路 | |
| KR920008751A (ko) | 다중 페이지 디램에 대한 페이지의 예보를 위한 장치 및 방법 | |
| US5266939A (en) | Memory data synthesizer | |
| KR0171845B1 (ko) | 메모리장치의 주소 변환방법 및 회로 | |
| SU423127A1 (ru) | Микропрограммное устройство управления цифровой вычислительной машины | |
| JP2878714B2 (ja) | シリアルアクセスメモリ | |
| JPS6048828B2 (ja) | メモリアドレス方式 | |
| SU1020812A1 (ru) | Устройство дл ввода информации | |
| SU1372316A1 (ru) | Запоминающее устройство дл графического диспле | |
| SU1388945A1 (ru) | Устройство дл управлени регенерацией информации в динамической пам ти | |
| SU1211737A1 (ru) | Устройство управлени обращением к пам ти | |
| SU1249584A1 (ru) | Буферное запоминающее устройство |