CS256746B1 - Zariadenie pre zápis riadiaceho programu do reprogramovatelných památí - Google Patents

Abstract

Zariadenie pre zápis riadiaceho programu z programovatelných automatov do reprogramovatelných pamatí pozostáva z čítača adries, bloku adresy, bloku přenosu dát, bloku výběru pamatí, bloku památí, strádača a multiplexera parity, bloku vyhodnotenia chyby a prepínača režimov činnosti. Programovanie sa vykonává tak, že sa postupné programujú prvé byty jednotlivých blokov pamatí, pričom parita z každého bloku sa ukládá v strádači a programuje sa ako celý byt s datami posledného bloku. Až potom sa zvyšuje adresa bytu v bloku památi. Adresové byty čitača adries s najnižšou váhou preto určujú cez dekóder výběr bloku parnati a ostatně adresové byty určujú adresu v blokoch památí. Stav interného čítača adries sa porovnává so stavom čitača adries programovatelného automatu. V případe zhody sa spúšťajú obvody přenosu dát. Zariadenie umožňuje programovanie viacerých blokov památí, připadne kompletného riadiaceho programu.

Description

Vynález sa týká zariadenia pre zápis riadiaceho programu do reprogramovatelných památi z programovatelných automatov.

Doposial známe zariadenia vykonávajú přepis riadiaceho programu prostredníctvom diernej pásky, alebo priamo do památi vyššieho riadiaceho systému. Programovanie reprogramovatelných památi sa vykonává postupné po jednotlivých čipoch. Toto riešenie je ekonomicky a časovo náročné, nakolko programovatelný automat a vyšší riadiaci systém zvyčajne nie sú na jednom mieste a diernopáskové zariadenia nie sú vhodné do všetkých prevádzkových podmienok.

Uvedené nedostatky odstraňuje zariadenie pre zápis riadiaceho programu do reprogramovatelných památi, pozostávajúce z čítačov, dekóderov, blokov památi, obvodov přenosu, strádača, multiplexera, obvodov vyhodnotení, ktorého podstatou je, že časť výstupov čítača adries je připojená na vstupy dekódera blokov památi, obvodov vyhodnotena zhody adries a na vstupy multiplexera parity. Ostatně výstupy čítača adries sú připojené na adresné vstupy památi dát, památi parity a na vstupy vyhodnotenia zhody adresy. Na dalšie vstupy obvodov vyhodnotenia zhody adresy sú připojené adresné signály z programovatelného automatu a jeho výstup je přivedený na vstup obvodov přenosu dát, čím spolu s riadiacimi slgnálml zaisťuje synchronizáciu přenosu dát s programovatelným automatom. Osmica výstupov obvodu přenosu dát je obojsmernou zbernicou připojená na vývody památi dát programu a súčasne na vstupy obvodov vyhodnotenia chyby. Na dalšie vývody obvodov přenosu dát sú připojené obojsmernou zbernicou dátové signály z programovatelného automatu a riadiaci signál z obvodov riadenia. Vstupy památi dát a parity sú postupné spojené s výstupmi dekódera blokov památi, čím je určený blok památi, s ktorým sa bude spolupracovat. Na vstupe dekódera bloku památi je přivedený výstup obvodov riadenia závislý od zvoleného režimu.

Signál parity riadiaceho programu z obvodov přenosu dát je připojený na vstup strádača parity a osmica jeho výstupov je postupné připojená na dátové vývody památe parity a súčasne na vstupy multiplexera parity. Na další vstup strádača parity je připojený riadiaci signál posunu strádača z obvodu riadenia, čím sa pri zápise parity nasledujúceho bloku památi dát posunů informácie strádača o jeden byt. Výstup multiplexera parity je spatné připojený na signál parity obvodov přenosu dát a súčasne na vstup obvodu vyhodnotenia chyby. Na vstup obvodov vyhodnotenia chyby sú připojené dátové signály z obvodov přenosu dát a strobovací signál z obvodov riadenia. Výstup obvodu vyhodnotenia chyby je připojený na vstup obvodov riadenia, kde blokuje činnost signálu posunu čítača adries. Na dalšie vstupy obvodov riadenia sú připojené výstupy prepínača režimu a synchronizačně signály z programovatelného automatu. Jeden z výstupov obvodov riadenia je připojený na vstup čítača adries, ktorý mění stav adresných signálov.

Programovanie kompletného riadiaceho programu do reprogramovatelných památi sa vykonává priamo v pozícii programovatelného automatu tak, že sa postupné naprogramuji! prvé riadky jednotlivých blokov pamati, pričom parltný byt každého bloku sa ukládá do strádača a programuje sa súčasne s posledným blokom památi dát. Po naprogramovaní prvého riadku sa vykoná naprogramovanie druhého, čím postupné dójde k naprogramovaniu příslušných blokov, připadne kompletného riadiaceho programu.

Zariadenie podlá vynálezu umožňuje okrem programovania reprogramovatelných památi vykonávat kontrolu čistoty, kontrolu správnosti naprogramovaných dát a přepis dát z reprogramovatelných do volné programovatelných památi programovatelných automatov, pričom všetky režimy činnosti využívajú podstatu vynálezu. Použitie zariadenia umožňuje rýchly přepis riadiaceho programu na mieste a je vhodné do prevádzkových podmienok.

Na výkrese je bloková schéma zariadenia pre zápis riadiaceho programu do reprogramovatelných památi.

Zariadenie pre zápis riadiaceho programu do reprogramovatelných pamati pozostáva z čítača adries, dekóderu blokov památi, vyhodnotenia zhody adresy, obvodov přenosu dát, památe dát, památe parity, strádača parity, multiplexera parity, obvodov vyhodnotenia chyby, riadenia a prepínača režimov. Výstupy 2 čítača adries 30 sú připojené na vstupy dekóderu blokov památi 31, obvodov vyhodnotenia zhody adresy 32 a vstupy multiplexera parity 52. Tieto výstupy predstavujú adresné signály s najnlžšou váhou. Ostatně výstupy 3 čítača adries 30 sú připojené na adresné vstupy památi dát 40, 41, 42, 43, památi parity 44 a na vstupy obvodov vyhodnotenia zhody adresy 32. Na dalšie vstupy obvodov vyhodnotenia zhody adresy 32 sú připojené adresné signály výstupom 11 z programovatelného automatu a výstup 5 je přivedený na vstup obvodov přenosu dát 50. Výstupy 13 obvodov přenosu dát 50 sú připojené obojsmernou zbernicou na vývody památi dát 40, 41, 42, 43 programu a súčasne na vstupy obvodov vyhodnotenia chyby 53. Na dalšie vývody obvodov přenosu dát 50 sú připojené obojsmernou zbernicou dátové signály výstupu 12 z programovatelného automatu a riadiaci signál 6 z obvodov riadenia 60. Signály výstupu 13 predstavujú dáta riadiaceho programu z programovatelného automatu na odpovedajúcej adrese čítača adries 30. Přenos dát je riadený signálmi 5, 6, ktoré sú synchronizované v obvodoch riadenia 60 signálmi z programovatelného automatu.

258746

Vstupy pamati dát 40, 41, 42, 43 pamati parity 44 sú postupné spojené riadiacimi signálmi 101, 102, 103, 104, 105 s výstupmi dekodéru blokov pamati 31, na vstup ktorého je přivedený spúšťací signál výstupu 4 z obvodov riadenia 60. Tento signál je závislý na zvolenom režime přepínače režimu 61. Signál parity výstupu 15 riadiaceho programu z obvodov přenosu dát 50 je připojený na vstup strádača parity 51 a osmica jeho výstupov 151 až 158 je postupné připojená na dátové vývody pamate parity 44 a súčasne na vstupy multiplexera parity 52. Na další vstup strádača parity 51 je připojený riadiaci signál výstupu 8 posunu strádača z obvodov riadenia 60. Výstup multiplexera parity je spatné připojený na signál parity výstupu 15 obvodov přenosu dát 50 a súčasne na vstup obvodov vyhodnotenia chyby 53, pričom na další vstup multiplexera parity 52 je připojený riadiaci signál výstupu 9 z obvodov riadenia 80, ktorý je odvodený z režimov činnosti. Na vstupy obvodov vyhodnotenia chyby 53 sú připojené dátové si finály výstupu 14 z obvodov přenosu dát 50 a strobovaci signál výstupu 7 z obvodov riadenia 60. Obvody vyhodnotenia chyby 53 pracujú len v režimoch kontroly a porovnávají! dáta z pamati 40 až 44 s dátami programovatelného automatu. Pri zistení chyby je táto signalizovaná spoločne s číslom bloku pamati a činnost zariadenia sa zastaví. Výstup 17 obvodov vyhodnotenia chyby 53 je připojený na vstup obvodov riadenia 80. Signál výstupu 17 blokuje činnost signálu posunu z výstupu 1 čítača adries 30. Na ďalšie vstupy obvodov riadenia 60 sú připojené výstupy prepínača režimu 61 a synchronizačně signály výstupu 18 z programovatelnebo automatu. Výstup 1 obvodov riadenia KO je připojený na vstup čítača adresy 30, ktorý zvýši stav adresných signálov. ,

Adresové signály výstupu 2 čítača adries 30 s najnižšou váhou sa dekódujú v dekóderi blokov pamSti 31 a určuji! výběr bloku. Ostatně adresové signály výstupu 3 určujú adresu v blokoch pamate dát 40, 41, 42, 43 a pamati parity 44. Adresové signály výstupu 2, 3 čítača adries 30 sa v obvodoch vyhodnotenia adries 32 porovnávajú s adresovými signálmi výstupu 11 programovatelného automatu a v případe zhody sa uvádzajú do činnosti obvody přenosu dát 50. Směr dátových signálov výstupu 13 a paritného bytu je určený režimem činnosti. Riadiace signály výstupov 4, 8, 9, 6, 7 sa vyrábajú v obvodoch riadenia 80 podlá stavu prepínača režimov 61 a sú synchronizované riadiacimi signálmi výstupu 18 z programovatelného automatu. Riadiaci signál výstupu 8 pri zápise posúva informáciu v strádači 51 o jeden byt a na prvý byt zapíše prichádzajúci paritný byt. Programovanie dát v památiach 40, 41, 42, 43 sa vykonává po blokoch, pričom paritný byt každého bloku se ukládá do strádača 51 a blok parity 44 sa programuje súčasne s posledným blokom památi dát. Pri kontrolnom režime multiplexer parity 52 vyberie podlá stavu adresových signálov 2 příslušný paritný byt odpovedajúci bloku pamSti dát 40, 41, 42, 43. Dátové signály výstupu 13 a paritný byt 13 sa v obvode vyhodnotenia chyby 53 porovnávajú s dátovými signálmi výstupu 14 z obvodov přenosu dát 50, do ktorého sú přivedené z programovatelného automatu. Vyhodnotenie chyby aktivuje signál výstupu 17, ktorý sposobuje zastavenie činnosti.

Claims (1)

1. Zariadenie pre zápis riadiaceho programu do reprogramovatelných pamati vyznačujúce sa tým, že výstupy (2) čítača adries (30) sú připojené na vstupy dekódera blokov pamati (31), obvodov vyhodnotenia zhody adresy (32) a na vstupy multiplexera parity (52), pričom ostatně výstupy (3) čítača adries (30) sú připojené na adresné vstupy pamati dát (40, 41, 42, 43), pamati parity (44) a na vstupy vyhodnotenia zhody adresy (32), kde na ďalšie vstupy sú připojené adresné signály výstupu (lij z programovatelného automatu a výstup (5) je připojený na vstup obvodov přenosu dát (50), pričom osmica výstupov (13) obvodov přenosu dát (50) je obojsmernou zbernicou připojená na vývody pamati dát (40, 41, 42, 43) programu a súčasne na vstupy obvodov vyhodnotenia chyby (53J, na ďalšie vývody obvodov přenosu dát (50) sú připojené obojsmernou zbernicou dátové signály výstupu (12) z programovatelného automatu, a riadiaci signál výstupu (6) z obvodov riadenia (80), pričom vstupy pamati dát (40, 41, 42, 43) a pamati parity (44) sú postupné spojené s výstupmi dekóderu blokov pamatí (31), na vstup ktorého je přivedený spúšťací signál z výstupu (4) z obvodov riadenia (60), dalej signál parity výstupu (15) riadiaceho programu obvodov přenosu dát (50) je připojený na vstup strádača parity (51) a osmica jeho výstupov (151 až 15B) je postupné připojená na dátové vývody pamate parity (44) a súčasne na vstupy multiplexera parity (52), pričom na další vstup strádača parity (51) je připojený riadiaci signál výstupu (8) posunu strádača z obvodov riadenia (60) a výstup multiplexera parity (52) je spatné připojený na signál parity výstupu (15), obvodov přenosu dát (50) a súčasne na vstup obvodov vyhodnotenia chyby (53), pričom na ďalší vstup multiplexera parity (52) je připojený riadiaci signál výstupu (9) z obvodov ri-adenia (60), ďalej na vstupy obvodov vyhodnotenia chyby (53) sú připojené dátové signály výstupu (14) z obvodov přenosu dát (50) a strobovací signál (7) z obvodov riadenia (60), pričom výstup (17) obvodov vyhodnotenia chyby (53) je připojený na vstup obvodov riadenia (60) sú připojené výstupy prepínača režimu (61) a synchronizačně signály výstupu (18) z programovatelného automatu, dalej výstup (1) obvodov riadenia (60) je připojený na vstup čítača adries (30).