CS257973B1

CS257973B1 - Wiring of power level exciter

Info

Publication number: CS257973B1
Application number: CS863574A
Authority: CS
Inventors: Pavel Mattausch; Karel Uhlir; Rene Kolliner; Pavel Strnad
Original assignee: Pavel Mattausch; Karel Uhlir; Rene Kolliner; Pavel Strnad
Priority date: 1986-05-16
Filing date: 1986-05-16
Publication date: 1988-07-15
Also published as: CS357486A1

Abstract

Zapojení je použitelné pro buzení logických úrovní signálu ve výstupních testovacích kanálech testerů logických obvodů. Účelem je možnost volby testovacího kanálu jako vstupního nebo výstupního, dále pak odstínění testovaného logického obvodu zapájeného v desce plošného spoje od jeho okolí a přesné nastavení prahů buzených logických úrovní. Toho je dosaženo možností uvést budič do třetího vysokoimpedančního stavu pro vyhodnocení signálu v testovacím kanálu z výstupu testovaného logického obvodu, odstínění testovaného logického obvodu od okolí je dosaženo impulsním buzením logických stavů s dostatečnou proudovou rezervou v testovacích kanálech pro vstupy testovaného logického obvodu a přesných úrovní logických signálů je dosaženo zpětnovazebním uspořádáním budiče a přesným nastavením referenčních úrovní.The circuit is applicable for exciting logic signal levels in the output test channels of logic circuit testers. The purpose is to be able to select the test channel as input or output, to shield the tested logic circuit soldered in the printed circuit board from its surroundings and to precisely set the thresholds of the excited logic levels. This is achieved by the possibility of bringing the driver into the third high-impedance state for evaluating the signal in the test channel from the output of the tested logic circuit, shielding the tested logic circuit from the surroundings is achieved by pulsed excitation of logic states with sufficient current reserve in the test channels for the inputs of the tested logic circuit and precise levels of logic signals are achieved by the feedback arrangement of the driver and precise setting of reference levels.

Description

Vynález řeší zapojení třístavového výkonového budiče úrovní pro diagnostiku logických obvodů.The invention solves the connection of a three-state power level driver for diagnostics of logic circuits.

Při výrobě elektronických zařízení všeho druhu je zpravidla základním montážním celkem deska plošného spoje, která nese a zároveň definovaně propojuje jednotlivé součástky potřebné k vytvoření žádané funkce desky. Nevyhnutelnou operací výrobního procesu je nalezení a odstranění všech poruch vzniklých bud vadami součástek, nebo výrobního procesu (zakládání součástek, pájení apod.). Tento proces se do nedávné doby prováděl ručně pomocí účelových přípravků a měřicího pracoviště sestaveného z řady universálních přístrojů pro stimulaci a měření odezev zkoušeného obvodu. Vlastní test provádí kvalifikovaný operátor na základě předem připraveného postupu. Jde o velmi zdlouhavý proces, přičemž výsledek je značně závislý na lidském faktoru.In the manufacture of electronic devices of all kinds, the basic assembly is generally a printed circuit board that carries and at the same time interconnects the individual components needed to create the desired board function. An inevitable operation of the manufacturing process is to find and eliminate all defects caused either by component defects or the manufacturing process (component loading, soldering, etc.). Until recently, this process has been carried out manually by means of special purpose fixtures and a measuring workplace made up of a series of universal devices for stimulating and measuring the response of the circuit under test. The self-test is performed by a qualified operator based on a pre-prepared procedure. This is a very lengthy process and the result is highly dependent on the human factor.

Může dojít k vynechání některých kroků testu a tím k selhání desky na vyšší úrovni montáže, nebo až u zákazníka, což vede k ekonomickým ztrátám. Toto se nejvýoe projevuje u testování logických obvodů, kdy je počet a obsah kroků testu pro jednotlivý obvod velký.Some test steps may be omitted, causing failure of the board at a higher assembly level or at the customer, leading to economic losses. This is most evident in logic circuit testing, where the number and content of test steps for a single circuit is large.

Z toho důvodu se stále více snažíme pro testování logických obvodů používat automatických testerů, které dovolují provést rychle a přesně úplný test různých logických obvodů a tím vyhodnotit případnou chybu v obvodu. Pro testování logických obvodů na osazené desce plošného spoje, kdy je testovaný logický obvod začleněn do vnitřního zapojení desky, je třeba tento logický obvod odstínit od jeho okolí.For this reason, we are increasingly trying to test logic circuits using automatic testers, which allow to perform a quick and accurate test of various logic circuits and thus evaluate any potential fault in the circuit. To test logic circuits on a printed circuit board where the test logic circuit is integrated into the internal circuit board, this logic circuit must be shielded from its surroundings.

Pro realizaci těchto logických testů je třeba použít vhodného budiče logických stavů.A suitable logic driver must be used to perform these logic tests.

Toto nám umožňuje zapojení podle vynálezu, jehož podstata spočívá v tom, že jeho výstup je prvým výstupem bloku proudové ochrany a je zapojen současně do čtvrtého vstupu bloku přepínače funkce, jehož prvý sběrnicový vstup je propojen do sběrnicového výstupu bloku volby funkce a jeho druhý sběrnicový vstup je zapojen do sběrnicového výstupu bloku rozhodovacích úrovní a jeho pátý vstup je spojen s druhým výstupem bloku výkonového členu, jehož prvý vstup je připojen k prvému výstupu bloku přepínače funkce a jeho druhý vstup je napojen na třetí výstup bloku proudové ochrany a jeho třetí vstup je napojen na druhý výstup bloku proudové ochrany, jehož vstup je připojen k prvému výstupu bloku výkonového členu a součastně výstup bloku zpětnovazebního zesilovače/komparátoru je zapojen do třetího vstupu bloku přepínače funkce, jehož druhý výstup je připojen k druhému vstupu bloku zpětnovazebního zesilovače/komparátoru, jehož prvý vstup je napojen na výstup bloku přepínače kanálů, jehož prvý sběrnicový vstup je zapojen do sběrnicového výstupu bloku úrovně signálu a jeho druhý sběrnicový vstup je zapojen do sběrnicového výstupu bloku volby kanálu.This allows us to make a connection according to the invention, the output of which is the first output of the RCD and is connected simultaneously to the fourth input of the function switch block, the first bus input of which is connected to the bus output of the function selection block and its second bus input. it is connected to the bus output of the decision level block and its fifth input is connected to the second output of the power block, whose first input is connected to the first output of the function switch block and its second input is connected to the third output of the RCD to the second output of the RCD block, the input of which is connected to the first output of the power block, and at the same time the output of the feedback amplifier / comparator block is connected to the third input of the function switch block; The first bus input is connected to the bus output of the signal level block and its second bus input is connected to the bus output of the channel selection block.

Zapojeni podle vynálezu umožňuje impulzně vnucovat logické stavy do vstupů testovaného logického obvodu a tak ho odstínit pro účely testu od jeho okolí, vnitřního zapojení desky plošného spoje, kde je testovaný logický obvod umístěn. V závislostech na vstupních signálech lze v testovacím kanálu budit zvolené logické úrovně pro vstupy testovaného logického obvodu s dostatečnou proudovou rezervou. Orovně logických stavů jsou předem přesně nastavené v referenčních obvodech. Pro testování odezev výstupů testovaného logického obvodu lze budič v testovacím kanálu uvést do třetího vysokoimpedančního stavu. Zapojení podle vynálezu je určeno pro jeden testovací kanál a může pracovat ve dvou režimech; ve spínacím a ve sledovacím. Ve sledovacím režimu zajištuje přesné úrovňové buzení zvolených logických stavů, ve spínacím režimu je úroveň logického stavu částečně závislá na odebíraném proudu, nejsou však tolik výkonově namáhány koncové tranzistory budiče.The circuitry according to the invention allows to impulsively impose logic states into the inputs of the test logic circuit and thus shield it from its surroundings, the internal circuit board of the circuit board where the test logic circuit is located, for test purposes. Depending on the input signals, it is possible to generate selected logical levels in the test channel for the inputs of the test logic circuit with sufficient current reserve. The tillage states are precisely set in the reference circuits. To test the responses of the outputs of the test logic circuit, the exciter in the test channel can be brought to a third high impedance state. The circuit according to the invention is designed for one test channel and can operate in two modes; in switching and monitoring. In monitoring mode it ensures exact level excitation of selected logic states, in switching mode the level of logic state is partly dependent on the current drawn, but the output transistors of the exciter are not stressed so much.

Na přiloženém výkresu je nakreslen příklad konkrétního zapojení podle vynálezu.An example of a particular circuit according to the invention is illustrated in the accompanying drawing.

Konkrétní provedení zapojení třístavového výkonového budiče úrovní podle vynálezu je provedeno tak, že jeho výstup je prvým výstupem 181 bloku 18 proudové ochrany a je zapojen současně do čtvrtého vstupu bloku 15 přepínače funkce, jehož prvý sběrnicový vstup je propojen do sběrnicového výstupu 141 bloku 14 volby funkce a jeho druhý sběrnicový vstup je zapojen do sběrnicového výstupu 161 bloku 16 rozhodovacích úrovní a jeho pátý vstup je spojen s druhým výstupem 172 bloku 17 výkonového členu, jehož prvý vstup je připojen k prvému výstupu 151 bloku 15 přepínače funkce a jeho druhý vstup je napojen na třetí výstup 183 bloku 18 proudové ochrany a jeho třetí vstup je napojen na druhý výstup 182 bloku 18 proudové ochrany, jehož vstup je připojen k prvému výstupu 171 bloku 17 výkonového členu a současně výstup 131 bloku 13 zpětnovazebního zesilovače/komparátoru je zapojen do třetího vstupu bloku 15 přepínače funkce, jehož druhý výstup 152 je připojen k druhému vstupu bloku 13 zpětnovazebního zesilovače/komparátoru, jehož prvý vstup je napojen na výstup 111 bloku 11 přepínače kanálů, jehož prvý sběrnicový vstup je zapojen do sběrnicového výstupu 101 bloku 10 úrovně signálu a jeho druhý sběrnicový 'vstup je zapojen do sběrnicového výstupu 121 bloku 12 volby kanálu.A particular embodiment of a three-state power level driver according to the invention is such that its output is the first output 181 of the RCD 18 and is simultaneously connected to the fourth input of the function switch block 15 whose first bus input is connected to the bus output 141 of the function selection block 14. and its second bus input is connected to the bus output 161 of the decision level block 16 and its fifth input is coupled to the second output 172 of the power member block 17, the first input of which is connected to the first output 151 of the function switch block 15 and its second input is connected to the third output 183 of the RCD 18 and its third input is connected to the second output 182 of the RCD 18, the input of which is connected to the first output 171 of the power block 17 and simultaneously the output 131 of the feedback amplifier / comparator block 13 is connected to the third input of the block 15 switches a function whose second output 152 is connected to the second input of the feedback amplifier / comparator block 13, the first input of which is connected to the output 111 of the channel switch block 11, the first bus input of which is connected to the bus output 101 of the signal level block 10 and its second bus the input is connected to the bus output 121 of the channel selection block 12.

Jednotlivé shora uvedené bloky mohou být podle potřeby uspořádány různě. Uvádíme jedno z možných provedení: blok 10 úrovní signálu obsahuje generátory úrovní signálu a obvody referenčních úrovní signálu, blok 11 přepínače kanálů obsahuje adresovatelné analogové spínače blok 12 volby kanálu obsahuje registr adresy, blok 13 zpětnovazebního zesilovače/komparátoru obsahuje zesilovač s velkým zesílením, blok 14 volby funkce obsahuje registr adresy, blok 15 přepínače funkce obsahuje adresovatelné analogové spínače, blok 16 rozhodovacích úrovní obsahuje obvody referenčních úrovní napětí, blok 17 výkonového členu obsahuje proudový booster blok 18 proudové ochrany obsahuje proudové snímače a tranzistorové obvody pro nelineární zpětnou vazbu proudové ochrany.The individual blocks mentioned above can be arranged in different ways as required. One of the possible embodiments is: signal level block 10 includes signal level generators and reference signal circuitry, channel switch block 11 includes addressable analog switches channel selection block 12 includes address register, feedback amplifier / comparator block 13 contains high gain amplifier, block 14 the function selector includes an address register, the function switch block 15 includes addressable analog switches, the decision level block 16 includes voltage reference circuits, the power member block 17 includes a current booster, the current protection block 18 includes current sensors and transistor circuits for non-linear current protection feedback.

Funkce konkrétního zapojení podle vynálezu spočívá v tom, že dovoluje v závislosti na vstupních signálech budit ve svém výstupu zvolené napětové úrovně s dostatečnou proudovou rezervou a umožňuje pro vyřazení z funkce uvést výstup do třetího vysokoimpedančního stavu. Buzené napětové úrovně budou převážně úrovněmi logického signálu. Vlastní výkonový budič napětové úrovně tvoří blok 17 výkonového členu, který obsahuje proudový booster pracující v režimu jednotkového napětového zesílení nebo ve spínacím režimu, kdy je výstupní úroveň signálu vytvořena sepnutím spínacího tranzistoru k požadované kladné nebo záporné úrovni.The function of the particular circuit according to the invention is that it allows, depending on the input signals, to excite selected voltage levels in its output with sufficient current reserve and allows to release the output to the third high impedance state for disabling the function. The excited voltage levels will be predominantly the logic signal levels. The actual power level driver comprises a power member block 17 which comprises a current booster operating in a unit voltage gain mode or a switching mode where the output signal level is generated by switching the switching transistor to the desired positive or negative level.

Maximální výstupní proud bloku 17 výkonového členu a tím proud výstupu vlastního zapojení třístavového výkonového budiče úrovní je omezen pro svou kladnou a zápornou polaritu z bloku 18 proudové ochrany nelineární zápornou zpětnou vazbou do proudového boostru bloku 17 výkonového členu. Proudový booster a tim vlastní výstup zapojení třístavového výkonového budiče úrovní se dostává do svého třetího vysokoimpedančního stavu odpojením od budicího signálu a spojením svého vstupu a výstupu v kanálu spínače v bloku 15 přepínače funkce. Blok 15 přepínače funkce přepíná i režim buzení proudového boosteru v bloku 17_ výkonového členu jenž je buzen blokem 13 zpětnovazebního zesilovače/komparátoru.The maximum output current of the power member block 17 and hence the output current of the wiring of the three-state power level driver is limited due to its positive and negative polarity from the current protection block 18 by non-linear negative feedback to the current boost of the power member block 17. The current booster and tim the actual output of the wiring of the three-state power level driver comes to its third high impedance state by disconnecting from the excitation signal and connecting its input and output in the switch channel in function switch block 15. The function switch block 15 also switches the current booster excitation mode in the power member block 17 which is driven by the feedback amplifier / comparator block 13.

Režim jednotkového napětového zesílení je určen sepnutím kanálu zpětné vazby spínačem v bloku 15 pro zesilovač 13 zpětnovazebního zesilovače/komparátoru. Tato zpětná vazba zaručuje že na výstupu zapojení třístavového výkonového budiče úrovní bude stejné napětí jako je referenční napětí převedené na vstup zesilovače - na prvý vstup bloku 13 zpětnovazebního zesilovače/komparátoru. Spínací režim bloku 17 výkonového členu je vytvořen tak, že je blokem 15 přepínače funkce rozpojena.zpětná vazba pro zesilovač bloku 13 zpětnovazebního zesilovače/komparátoru a tento nyní pracuje jako komparátor, který spíná tranzistory proudového boosteru v bloku 17 výkonového členu vždy k jedné napájecí napětové úrovni. Výstupní napětí na výstupu zapojení třístavového výkonového budiče je pak dáno napájecím napětím sníženým o saturační napětí spínacích tranzistorů a napětí vytvořené průchodem proudu na proudovém snímači bloku 18 proudové ochrany.The unit voltage gain mode is determined by closing the feedback channel with the switch in block 15 for the amplifier 13 of the feedback amplifier / comparator. This feedback ensures that the output of the wiring of the three-state power level driver will be the same voltage as the reference voltage converted to the amplifier input - the first input of the feedback amplifier / comparator block 13. The switching mode of the power member block 17 is formed such that the function switch block 15 is open. The feedback for the amplifier of the feedback amplifier / comparator block 13 is now operating as a comparator that switches the current booster transistors in the power member block 17 to one supply voltage each. level. The output voltage at the output of the wiring of the three-state power driver is then given by the supply voltage reduced by the saturation voltage of the switching transistors and the voltage generated by the current passage at the current sensor of the RCD 18.

Komparační referenční napětí pro zesilovač/komparátor v bloku 13 zpětnovazebního zesilova če/komparátoru jsou pro spínací režim nastavena v bloku 16 rozhodovacích úrovní a jsou spínána kanály spínačů v bloku 15 přepínače funkce. Adresy sepnutých kanálů spínačů v bloku 15 přepínače funkce jsou nastaveny v bloku 14 volby funkce. Signálové úrovně napětí pro zesilovač/komparátor bloku 13 zpětnovazebního zesilovače/komparátoru jsou vybírány spínači v bloku 11 přepínače kanálů z bloku 10 úrovní signálů. Adresa sepnutého kanálu spínače v bloku 11 přepíná če kanálů je nastavována v bloku 12 volby kanálu.The comparator reference voltage for the amplifier / comparator in the feedback amplifier / comparator block 13 for the switching mode is set in the decision level block 16 and is switched by the switch channels in the function switch block 15. The switched channel switch addresses in function switch block 15 are set in function selection block 14. The signal levels for the amplifier / comparator block 13 of the feedback amplifier / comparator are selected by the switches in the channel switch block 11 from the block 10 of the signal levels. The switch-on channel address of the switch in block 11 of the channel switch is set in block 12 of the channel selection.

Zapojení podle vynálezu dovoluje budit logické úrovně v testovacích kanálech pro impulsní vnucování logických stavů do vstupů testovaného logického obvodu při jeho diagnostice, kdy je tento zapájen v desce plošného spoje a je třeba jeho vstupy takto odstínit od jeho okolí. Při použití testovacích kanálů pro testování odezvy na výstupech testovaného logického obvodu je budič v kanálu uveden do třetího vysokoimpedančního stavu. Zapojení budiče podle vynálezu nám dovoluje budit i jiné logické úrovně než jen úrovně logiky TTL. Dále zapojení podle vynálezu umožňuje zhotoveni ve formě hybridního integrovaného obvodu, z čehož plynou další výhody vzhledem k zmenšeným rozměrům a sníženým nákladům.The circuit according to the invention allows to generate logic levels in the test channels for impulsive impulsing of logical states into the inputs of the test logic circuit during its diagnostics, when it is soldered in the printed circuit board and its inputs must be shielded from its surroundings. When using test channels to test the response at the outputs of the test logic circuit, the exciter in the channel is brought to a third high impedance state. The driver circuitry of the invention allows us to drive logic levels other than TTL logic levels. Furthermore, the circuitry according to the invention allows the construction in the form of a hybrid integrated circuit, which results in further advantages in terms of reduced dimensions and reduced costs.

Claims

257973 4 The circuitry of the invention allows to drive logic levels in test channels to impulse the logic state to the inputs of the tested logic when it is diagnosed when it is soldered in the circuit board and its inputs need to be shielded from its surroundings. at the outputs of the tested logic, the driver in the channel is brought into the third high impedance state. Involving the driver according to the invention allows other logical levels to be excited than the TTL logic levels. Furthermore, the embodiment according to the invention allows for the manufacture in the form of a hybrid integrated circuit, resulting in additional advantages due to reduced dimensions and reduced costs. BRIEF DESCRIPTION OF THE INVENTION Connecting a three-state power level exciter characterized in that its output is the first output (181) of the current protection block (18) and is connected simultaneously to the fourth input of the function switch block (15) whose first bus input is connected to the bus output (141) the function select block (14) and its second bus input is connected to the bus output (161) of the decision level block (16) and its fifth input is connected to the second output (172) of the power element block (17), the first input of which is connected to the first the output (151) of the function switch block (15) and its second input is connected to the third output (183) of the current protection block (18) and its third input is connected to the second output (182) of the protection device block (18) whose input is connected to the first output (171) of the power member block (17) and simultaneously the output (131) of the feedback amplifier / comparator block (13) is connected to the third input of the overhead block (15) a function switch whose second output (152) is connected to a second input of a feedback amplifier / comparator block (13) whose first input is connected to the output (111) of the channel switch block (11) whose first bus input is connected to the bus output ( 101) the signal level block (10) and its second bus input is connected to the bus output (121) of the channel selection block (12). 1 drawing