CS257973B1 - Zapojenítřístavového výkonového budiče úrovní - Google Patents

Abstract

Zapojení je použitelné pro buzení logických úrovní signálu ve výstupních testovacích kanálech testerů logických obvodů. Účelem je možnost volby testovacího kanálu jako vstupního nebo výstupního, dále pak odstínění testovaného logického obvodu zapájeného v desce plošného spoje od jeho okolí a přesné nastavení prahů buzených logických úrovní. Toho je dosaženo možností uvést budič do třetího vysokoimpedančního stavu pro vyhodnocení signálu v testovacím kanálu z výstupu testovaného logického obvodu, odstínění testovaného logického obvodu od okolí je dosaženo impulsním buzením logických stavů s dostatečnou proudovou rezervou v testovacích kanálech pro vstupy testovaného logického obvodu a přesných úrovní logických signálů je dosaženo zpětnovazebním uspořádáním budiče a přesným nastavením referenčních úrovní.

Description

Vynález řeší zapojení třístavového výkonového budiče úrovní pro diagnostiku logických obvodů.

Při výrobě elektronických zařízení všeho druhu je zpravidla základním montážním celkem deska plošného spoje, která nese a zároveň definovaně propojuje jednotlivé součástky potřebné k vytvoření žádané funkce desky. Nevyhnutelnou operací výrobního procesu je nalezení a odstranění všech poruch vzniklých bud vadami součástek, nebo výrobního procesu (zakládání součástek, pájení apod.). Tento proces se do nedávné doby prováděl ručně pomocí účelových přípravků a měřicího pracoviště sestaveného z řady universálních přístrojů pro stimulaci a měření odezev zkoušeného obvodu. Vlastní test provádí kvalifikovaný operátor na základě předem připraveného postupu. Jde o velmi zdlouhavý proces, přičemž výsledek je značně závislý na lidském faktoru.

Může dojít k vynechání některých kroků testu a tím k selhání desky na vyšší úrovni montáže, nebo až u zákazníka, což vede k ekonomickým ztrátám. Toto se nejvýoe projevuje u testování logických obvodů, kdy je počet a obsah kroků testu pro jednotlivý obvod velký.

Z toho důvodu se stále více snažíme pro testování logických obvodů používat automatických testerů, které dovolují provést rychle a přesně úplný test různých logických obvodů a tím vyhodnotit případnou chybu v obvodu. Pro testování logických obvodů na osazené desce plošného spoje, kdy je testovaný logický obvod začleněn do vnitřního zapojení desky, je třeba tento logický obvod odstínit od jeho okolí.

Pro realizaci těchto logických testů je třeba použít vhodného budiče logických stavů.

Toto nám umožňuje zapojení podle vynálezu, jehož podstata spočívá v tom, že jeho výstup je prvým výstupem bloku proudové ochrany a je zapojen současně do čtvrtého vstupu bloku přepínače funkce, jehož prvý sběrnicový vstup je propojen do sběrnicového výstupu bloku volby funkce a jeho druhý sběrnicový vstup je zapojen do sběrnicového výstupu bloku rozhodovacích úrovní a jeho pátý vstup je spojen s druhým výstupem bloku výkonového členu, jehož prvý vstup je připojen k prvému výstupu bloku přepínače funkce a jeho druhý vstup je napojen na třetí výstup bloku proudové ochrany a jeho třetí vstup je napojen na druhý výstup bloku proudové ochrany, jehož vstup je připojen k prvému výstupu bloku výkonového členu a součastně výstup bloku zpětnovazebního zesilovače/komparátoru je zapojen do třetího vstupu bloku přepínače funkce, jehož druhý výstup je připojen k druhému vstupu bloku zpětnovazebního zesilovače/komparátoru, jehož prvý vstup je napojen na výstup bloku přepínače kanálů, jehož prvý sběrnicový vstup je zapojen do sběrnicového výstupu bloku úrovně signálu a jeho druhý sběrnicový vstup je zapojen do sběrnicového výstupu bloku volby kanálu.

Zapojeni podle vynálezu umožňuje impulzně vnucovat logické stavy do vstupů testovaného logického obvodu a tak ho odstínit pro účely testu od jeho okolí, vnitřního zapojení desky plošného spoje, kde je testovaný logický obvod umístěn. V závislostech na vstupních signálech lze v testovacím kanálu budit zvolené logické úrovně pro vstupy testovaného logického obvodu s dostatečnou proudovou rezervou. Orovně logických stavů jsou předem přesně nastavené v referenčních obvodech. Pro testování odezev výstupů testovaného logického obvodu lze budič v testovacím kanálu uvést do třetího vysokoimpedančního stavu. Zapojení podle vynálezu je určeno pro jeden testovací kanál a může pracovat ve dvou režimech; ve spínacím a ve sledovacím. Ve sledovacím režimu zajištuje přesné úrovňové buzení zvolených logických stavů, ve spínacím režimu je úroveň logického stavu částečně závislá na odebíraném proudu, nejsou však tolik výkonově namáhány koncové tranzistory budiče.

Na přiloženém výkresu je nakreslen příklad konkrétního zapojení podle vynálezu.

Konkrétní provedení zapojení třístavového výkonového budiče úrovní podle vynálezu je provedeno tak, že jeho výstup je prvým výstupem 181 bloku 18 proudové ochrany a je zapojen současně do čtvrtého vstupu bloku 15 přepínače funkce, jehož prvý sběrnicový vstup je propojen do sběrnicového výstupu 141 bloku 14 volby funkce a jeho druhý sběrnicový vstup je zapojen do sběrnicového výstupu 161 bloku 16 rozhodovacích úrovní a jeho pátý vstup je spojen s druhým výstupem 172 bloku 17 výkonového členu, jehož prvý vstup je připojen k prvému výstupu 151 bloku 15 přepínače funkce a jeho druhý vstup je napojen na třetí výstup 183 bloku 18 proudové ochrany a jeho třetí vstup je napojen na druhý výstup 182 bloku 18 proudové ochrany, jehož vstup je připojen k prvému výstupu 171 bloku 17 výkonového členu a současně výstup 131 bloku 13 zpětnovazebního zesilovače/komparátoru je zapojen do třetího vstupu bloku 15 přepínače funkce, jehož druhý výstup 152 je připojen k druhému vstupu bloku 13 zpětnovazebního zesilovače/komparátoru, jehož prvý vstup je napojen na výstup 111 bloku 11 přepínače kanálů, jehož prvý sběrnicový vstup je zapojen do sběrnicového výstupu 101 bloku 10 úrovně signálu a jeho druhý sběrnicový 'vstup je zapojen do sběrnicového výstupu 121 bloku 12 volby kanálu.

Jednotlivé shora uvedené bloky mohou být podle potřeby uspořádány různě. Uvádíme jedno z možných provedení: blok 10 úrovní signálu obsahuje generátory úrovní signálu a obvody referenčních úrovní signálu, blok 11 přepínače kanálů obsahuje adresovatelné analogové spínače blok 12 volby kanálu obsahuje registr adresy, blok 13 zpětnovazebního zesilovače/komparátoru obsahuje zesilovač s velkým zesílením, blok 14 volby funkce obsahuje registr adresy, blok 15 přepínače funkce obsahuje adresovatelné analogové spínače, blok 16 rozhodovacích úrovní obsahuje obvody referenčních úrovní napětí, blok 17 výkonového členu obsahuje proudový booster blok 18 proudové ochrany obsahuje proudové snímače a tranzistorové obvody pro nelineární zpětnou vazbu proudové ochrany.

Funkce konkrétního zapojení podle vynálezu spočívá v tom, že dovoluje v závislosti na vstupních signálech budit ve svém výstupu zvolené napětové úrovně s dostatečnou proudovou rezervou a umožňuje pro vyřazení z funkce uvést výstup do třetího vysokoimpedančního stavu. Buzené napětové úrovně budou převážně úrovněmi logického signálu. Vlastní výkonový budič napětové úrovně tvoří blok 17 výkonového členu, který obsahuje proudový booster pracující v režimu jednotkového napětového zesílení nebo ve spínacím režimu, kdy je výstupní úroveň signálu vytvořena sepnutím spínacího tranzistoru k požadované kladné nebo záporné úrovni.

Maximální výstupní proud bloku 17 výkonového členu a tím proud výstupu vlastního zapojení třístavového výkonového budiče úrovní je omezen pro svou kladnou a zápornou polaritu z bloku 18 proudové ochrany nelineární zápornou zpětnou vazbou do proudového boostru bloku 17 výkonového členu. Proudový booster a tim vlastní výstup zapojení třístavového výkonového budiče úrovní se dostává do svého třetího vysokoimpedančního stavu odpojením od budicího signálu a spojením svého vstupu a výstupu v kanálu spínače v bloku 15 přepínače funkce. Blok 15 přepínače funkce přepíná i režim buzení proudového boosteru v bloku 17_ výkonového členu jenž je buzen blokem 13 zpětnovazebního zesilovače/komparátoru.

Režim jednotkového napětového zesílení je určen sepnutím kanálu zpětné vazby spínačem v bloku 15 pro zesilovač 13 zpětnovazebního zesilovače/komparátoru. Tato zpětná vazba zaručuje že na výstupu zapojení třístavového výkonového budiče úrovní bude stejné napětí jako je referenční napětí převedené na vstup zesilovače - na prvý vstup bloku 13 zpětnovazebního zesilovače/komparátoru. Spínací režim bloku 17 výkonového členu je vytvořen tak, že je blokem 15 přepínače funkce rozpojena.zpětná vazba pro zesilovač bloku 13 zpětnovazebního zesilovače/komparátoru a tento nyní pracuje jako komparátor, který spíná tranzistory proudového boosteru v bloku 17 výkonového členu vždy k jedné napájecí napětové úrovni. Výstupní napětí na výstupu zapojení třístavového výkonového budiče je pak dáno napájecím napětím sníženým o saturační napětí spínacích tranzistorů a napětí vytvořené průchodem proudu na proudovém snímači bloku 18 proudové ochrany.

Komparační referenční napětí pro zesilovač/komparátor v bloku 13 zpětnovazebního zesilova če/komparátoru jsou pro spínací režim nastavena v bloku 16 rozhodovacích úrovní a jsou spínána kanály spínačů v bloku 15 přepínače funkce. Adresy sepnutých kanálů spínačů v bloku 15 přepínače funkce jsou nastaveny v bloku 14 volby funkce. Signálové úrovně napětí pro zesilovač/komparátor bloku 13 zpětnovazebního zesilovače/komparátoru jsou vybírány spínači v bloku 11 přepínače kanálů z bloku 10 úrovní signálů. Adresa sepnutého kanálu spínače v bloku 11 přepíná če kanálů je nastavována v bloku 12 volby kanálu.

Zapojení podle vynálezu dovoluje budit logické úrovně v testovacích kanálech pro impulsní vnucování logických stavů do vstupů testovaného logického obvodu při jeho diagnostice, kdy je tento zapájen v desce plošného spoje a je třeba jeho vstupy takto odstínit od jeho okolí. Při použití testovacích kanálů pro testování odezvy na výstupech testovaného logického obvodu je budič v kanálu uveden do třetího vysokoimpedančního stavu. Zapojení budiče podle vynálezu nám dovoluje budit i jiné logické úrovně než jen úrovně logiky TTL. Dále zapojení podle vynálezu umožňuje zhotoveni ve formě hybridního integrovaného obvodu, z čehož plynou další výhody vzhledem k zmenšeným rozměrům a sníženým nákladům.

Claims (1)

1. 257973 4 Zapojení podle vynálezu dovoluje budit logické úrovně v testovacích kanálech pro impulsnívnucování logických stavů do vstupů testovaného logického obvodu při jeho diagnostice, kdyje tento zapájen v desce plošného spoje a je třeba jeho vstupy takto odstínit od jeho okolí.Při použití testovacích kanálů pro testování odezvy na výstupech testovaného logického obvoduje budič v kanálu uveden do třetího vysokoimpedančního stavu. Zapojení budiče podle vynálezunám dovoluje budit i jiné logické úrovně než jen úrovně logiky TTL. Dále zapojení podlevynálezu umožňuje zhotovení ve formě hybridního integrovaného obvodu, z čehož plynou dalšívýhody vzhledem k zmenšeným rozměrům a sníženým nákladům. předmEt vynálezu Zapojeni třístavového výkonového budiče úrovní vyznačené tím, že jeho výstup je prvýmvýstupem (181) bloku (18) proudové ochrany a je zapojen současně do čtvrtého vstupu bloku(15) přepínače funkce, jehož prvý sběrnicový vstup je propojen do sběrnicového výstupu(141) bloku (14) volby funkce a jeho druhý sběrnicový vstup je zapojen do sběrnicovéhovýstupu (161) bloku (16) rozhodovacích úrovní a jeho pátý vstup je spojen s druhým výstupem(172) bloku (17) výkonového členu, jehož prvý vstup je připojen k prvému výstupu (151) bloku(15) přepínače funkce a jeho druhý vstup je napojen na třetí výstup (183) bloku (18) proudovéochrany a jeho třetí vstup je napojen na druhý výstup (182) bloku (18) pruodové ochrany,jehož vstup je připojen k prvému výstupu (171) bloku (17) výkonového členu a současně výstup(131) bloku (13) zpětnovazebního zesilovače/komparátoru je zapojen do třetího vstupu bloku(15) přepínače funkce, jehož druhý výstup (152) je připojen k druhému vstupu bloku (13)zpětnovazebního zesilovače/komparátoru, jehož prvý vstup je napojen na výstup (111) bloku(11) přepínače kanálů, jehož prvý sběrnicový vstup je zapojen do sběrnicového výstupu (101)bloku (10) úrovní signálu a jeho druhý sběrnicový vstup je zapojen do sběrnicového výstupu(121) bloku (12) volby kanálu. 1 výkres