CS258197B1

CS258197B1 - Connection for processing localization commands

Info

Publication number: CS258197B1
Application number: CS869753A
Authority: CS
Inventors: Josef Petrasek
Original assignee: Josef Petrasek
Priority date: 1986-12-22
Filing date: 1986-12-22
Publication date: 1988-07-15
Also published as: CS975386A1

Abstract

Zapojení je určeno pro zpracování lokalizačních povelů při dálkovém prověřování stavu opakovače přenosového systému s pulsně kódovou modulací - PCM. Zapojení navazuje na přijímač lokalizačních povelů. Na jeho prvním výstupu je taktovací signál, na druhém a třetím výstupu se objeví několik kombinací úrovní podle přijímaného povelu. Zapojení zpracovává tyto povely pomocí dvou binárních čítačů a šestnácti hradel. Na prvním a druhém modulačním výstupu jsou po příjmu prvního povelu ovládací úrovně pro modulátory vysílaného povelu ve směru "tam" a "zpět". Na prvním a druhém ovládacím výstupu jsou po příjmu druhého povelu ovládací úrovně pro obvody uzavírající smyčku a umožňující průchod digitálního signálu touto smyčkou. Zapojení rovněž zpracovává povel pro rozpojení smyček. Zapojení je využitelné v obousměrných opakovačích a linkových zakončeních digitálních traktů přenosových systémů, pracujících s uvedenými povely pro zjištování odolnosti a lokalizaci opakovačů.The circuit is intended for processing localization commands during remote checking of the status of a repeater of a transmission system with pulse code modulation - PCM. The circuit is connected to the localization command receiver. Its first output contains a clock signal, while several combinations of levels appear on the second and third outputs according to the received command. The circuit processes these commands using two binary counters and sixteen gates. After receiving the first command, the first and second modulation outputs contain control levels for the modulators of the transmitted command in the "there" and "back" directions. After receiving the second command, the first and second control outputs contain control levels for the circuits closing the loop and allowing the digital signal to pass through this loop. The circuit also processes the command for disconnecting loops. The circuit can be used in bidirectional repeaters and line terminations of digital transmission system tracts, working with the above commands for determining the resistance and locating repeaters.

Description

Vynález se týká zapojeni pro zpracování lokalizačních povelů při dálkovém prověřování stavu opakovače přenosového systému s pulsně kódovou modulací - PCM.The invention relates to a circuit for processing localization commands in remote monitoring of the status of a repeater of a pulse code modulation (PCM) transmission system.

Při dálkovém prověřování stavu opakovače se z vysílače koncového zařízení vysílají speciální lokalizační povel, lišící se navzájem hloubkou modulace přenášeného signálu modulovaného nízkým kmitočtem. První lokalizační povel se postupně předává s definovanou časovou následností mezi jednotlivými kaskádně zapojenými opakovači. Tento povel představuje přídavné rušení a prověřuje se jím odolnost jednotlivých opakovačů proti rušení. Jiný lokalizační povel je současně přijat ve všech opakovačích a vyhodnocen jako pokyn pro uzavření smyčky v přenosu v každém opakovači. Lokalizační povely jsou v každém opakovači přijímány přijímačem lokalizačních povelů a předány k dalšímu zpracování. Vhodné obvody pro jejich zpracování nejsou známy.In remote repeater status checking, a special location command is sent from the terminal transmitter, differing in the modulation depth of the low frequency modulated transmitted signal. The first localization command is gradually passed with a defined time sequence between the cascaded repeaters. This command provides additional interference and verifies the immunity of each repeater. Another localization command is simultaneously received in all repeaters and evaluated as an instruction to close the loop in transmission in each repeater. The location commands in each repeater are received by the location command receiver and forwarded for further processing. Suitable circuits for their processing are not known.

Účelem vynálezu je vytvořit obvody, umožňující zpracování přijatých lokalizačních povelů. Podle podstaty vynálezu se toho dosahuje tím, že první výstup přijímače lokalizačních povelů je připojen na první vstup prvního hradla, jehož výstup je připojen na čtyři spojené vstupy čtvrtého hradla, jehož výstup je připojen na první modulační výstup, jednak na první vstup osmého hradla, jehož výstup je připojen na druhý modulační výstup, a jednak na první vstup pátého hradla. Druhý výstup přijímače lokalizačních povelů je připojen jednak na dva spojené vstupy druhého hradla a jednak na spojené nulovací vstupy prvního a druhého binárního čítače a výstup druhého hradla je připojen na druhý vstup prvního hradla a druhý vstup devátého hradla. Třetí výstup přijímače lokalizačních povelů je připojen na první vstup sedmého hradla a na dva spojené vstupy třetího hradla, jehož výstup je připojen na první vstup devátého hradla a na prvni vstup šestého hradla, jehož druhý je připojen jednak na druhý vstup sedmého hradla, jednak přes paralelní zapojení prvního·tvarovacího odporu a ochranné diody v nepropustném směru k zemní svorce a jednak přes první tvarovací kondenzátor na výstup šestnáctého hradla. Výstup šestého hradla je připojen na první vstup desátého hradla, jehož druhý vstup je připojen jednak na dva spojené vstupy čtrnáctého hradla, jehož výstup je připojen na druhý ovládací výstup a jednak na výstup jedenáctého hradla, jehož čtvrtý vstup je připojen přes druhý nastavovací odpor ke kladné svorce zdroje a přes druhý nastavovací kondenzátor k zemní svorce. Třetí vstup jedenáctého hradla je připojen k výstupu devátého hradla, jehož třetí vstup je spojen s druhým výstupem prvního binárního čítače. První vstup jedenáctého hradla je spojen jednak s výstupem desátého hradla, jednak s druhým vstupem patnáctého hradla, jehož výstup je připojen na první ovládací výstup a jehož první vstup je spojen s výstupem dvanáctého hradla a se čtvrtým vstupem devátého hradla, a jednak se spojeným třetím a čtvrtým vstupem osmého hradla, jehož druhý vstup je spojen jednak s druhým vstupem pátého hradla, jehož výstup je spojen s hodinovým vstupem prvního binárního čitače, jehož první výstup je připojen na hodinový vstup druhého binárního čítače a na první vstup dvanáctého hradla, jehož druhý vstup je připojen k druhému výstupu druhého binárního čítače a k druhému vstupu třináctého hradla, jehož první vstup je spojen s prvním výstupem druhého binárního čítače. Výstup třináctého hradla je spojen s druhým vstupem pátého hradla a prvním a druhým vstupem šestnáctého hradla.It is an object of the invention to provide circuits which enable processing of received localization commands. According to the principle of the invention, this is achieved in that the first output of the location command receiver is connected to a first input of a first gate whose output is connected to four connected inputs of a fourth gate whose output is connected to a first modulation output the output is connected to the second modulation output, and to the first input of the fifth gate. The second output of the location command receiver is connected to both the two connected inputs of the second gate and the connected reset inputs of the first and second binary counters, and the output of the second gate is connected to the second input of the first gate and the second input of the ninth gate. The third output of the position command receiver is connected to the first input of the seventh gate and to the two connected inputs of the third gate, the output of which is connected to the first input of the ninth gate and to the first input of the sixth gate. connecting the first forming resistor and protective diode in an impermeable direction to the ground terminal and through the first forming capacitor to the output of the sixteenth gate. The output of the sixth gate is connected to the first input of the tenth gate whose second input is connected both to the two connected inputs of the fourteenth gate whose output is connected to the second control output and secondly to the output of the eleventh gate whose fourth input is connected the power supply terminal and through the second adjusting capacitor to the ground terminal. The third input of the eleventh gate is connected to the output of the ninth gate, the third input of which is connected to the second output of the first binary counter. The first input of the eleventh gate is connected both to the output of the tenth gate and to the second input of the fifteenth gate, the output of which is connected to the first control output and whose first input is connected to the output of the twelfth gate and to the fourth input of the ninth gate; the fourth input of the eighth gate whose second input is connected to the second input of the fifth gate whose output is connected to the clock input of the first binary counter, the first output of which is connected to the clock input of the second binary counter and to the first input of the twelfth gate whose second input is connected to the second output of the second binary counter and to the second input of the thirteenth gate, the first input of which is connected to the first output of the second binary counter. The exit of the thirteenth gate is associated with a second entrance of the fifth gate and a first and second entrance of the sixteenth gate.

Zapojení pro zpracování lokalizačních povelů má nízkou spotřebu, takže nezpůsobí zvýšení příkonu opakovače. Časová přesnost zpracování lokalizačních povelů je dána pouze stabilitou nízkého modulačního kmitočtu, z něhož je odvozen taktovací signál. Zapojení podstatně snižuje možnost chybného:přijetí a vyslání lokalizačních povelů.The wiring for localization command processing has low power consumption, so that it does not increase repeater power consumption. The time accuracy of the processing of localization commands is given only by the stability of the low modulation frequency from which the clock signal is derived. Wiring significantly reduces the possibility of erroneous: receiving and sending location commands.

Příklad vynálezu je dále popsán pomocí výkresu. První vstup 1. přijímače lokalizačních povelů PLP je připojen na první'vstup prvního hradla IU, jehož výstup je připojen na čtyři spojené vstupy čtvrtého hradla H4 a na prvni vstup osmého hradla H8 a současně na první vstup pátého hradla H5. Výstup čtvrtého hradla H4 je připojen na první modulační výstup 2Výstup osmého hradla H8 je připojen na druhý modulační výstup 2· Druhý výstup 2 přijímače lokalizačních povelů PLP je připojen na dva spojené vstupy druhého hradla H2a na spojené nulovací vstupy prvního a druhého binárního čítače Bl a B2. Výstup druhého hradla H2 je připojen na druhý vstup prvního hradla Hl a na druhý vstup devátého hradla H9. Třetí výstup přijímače lokalizačních povelů PLP je připojen na první vstup sedmého hradla H7 a na dva spojené vstupy třetího hradla H3. Výstup třetího hradla H3 je připojen na první vstup devátého hradla H9 a na první vstup šestého hradla H6. Spojené druhé vstupy šestého a sedmého hradla H6, H7 jsou připojeny přes paralelní kombinaci prvního tvarovacího odporu Rl a ochranné diody D v nepropustném směru k zemní svorce a přes první tvarovací kondenzátor Cl na výstup šestnáctého hradla H16. Výstup šestého hradla H6 je připojen na první vstup desátého hradla H10, jehož druhý vstup je připojen na dva spojené vstupy čtrnáctého hradla H14 a na výstup jedenáctého hradla Hll. Výstup čtrnáctého hradla H14 je připojen na druhý ovládací výstup 7_. Čtvrtý vstup jedenáctého hradla Hll je připojen přes druhý nastavovací odpor R2 ke kladné svorce +U zdroje a přes druhý nastavovací kondenzátor C2 k zemní svorce. Třetí vstup jedenáctého hradla Hll je připojen k výstupu devátého hradla H9, jehož třetí vstup je spojen s druhým výstupem prvního binárního čítače Bl. První vstup jedenáctého hradla Hll je spojen s výstupem desátého hradla H10 a s druhým vstupem patnáctého hradla H15 a současně se spojeným třetím a čtvrtým vstupem osmého hradla H8. Výstup patnáctého hradla H15 je připojen na první ovládací výstup 6. První vstup patnáctého hradla H15 je spojen s výstupem dvanáctého hradla H12 a se čtvrtým vstupem devátého hradla H9. Druhý vstup osmého hradla H8 je spojen s druhým vstupem pátého hradla H5 a s výstupem třináctého hradla H13 a současně se spojeným prvním a druhým vstupem šestnáctého hradla H16. Výstup pátého hradla H5 je spojen s hodinovým vstupem prvního binárního čítače Bl, jehož první výstup je připojen na hodinový vstup druhého binárního čítače B2 a na první vstup dvanáctého hradla H12. Druhý vstup dvanáctého hradla H12 je připojen k druhému výstupu druhého binárního čítače B2 a k druhému vstupu třináctého hradla H13. První vstup třináctého hradla H13 je spojen s prvním výstupem druhého binárního čítače B2.An example of the invention is further described by means of a drawing. The first input of the PLP receiver 1 is connected to the first input of the first gate IU, whose output is connected to the four connected inputs of the fourth gate H4 and to the first input of the eighth gate H8 and simultaneously to the first input of the fifth gate H5. The output of the fourth gate H4 is connected to the first modulation output 2The output of the eighth gate H8 is connected to the second modulation output 2 · The second output 2 of the PLP receiver is connected to the two connected inputs of the second gate H2a to the connected reset inputs of the first and second binary counters B1 and B2 . The output of the second gate H2 is connected to the second input of the first gate H1 and to the second input of the ninth gate H9. The third output of the PLP location command receiver is connected to the first input of the seventh gate H7 and to the two connected inputs of the third gate H3. The output of the third gate H3 is connected to the first input of the ninth gate H9 and to the first input of the sixth gate H6. The coupled second inputs of the sixth and seventh gates H6, H7 are connected via a parallel combination of the first forming resistor R1 and the protective diode D in an impermeable direction to the ground terminal and through the first forming capacitor C1 to the output of the sixteenth gate H16. The output of the sixth gate H6 is connected to the first input of the tenth gate H10, the second input of which is connected to two connected inputs of the fourteenth gate H14 and to the output of the eleventh gate H11. The output of the fourteenth gate H14 is connected to the second control output 7. The fourth input of the eleventh gate H11 is connected via the second adjusting resistor R2 to the positive terminal + U of the source and via the second adjusting capacitor C2 to the ground terminal. The third input of the eleventh gate H11 is connected to the output of the ninth gate H9, the third input of which is connected to the second output of the first binary counter B1. The first entry of the eleventh gate H11 is connected to the exit of the tenth gate H10 and to the second entrance of the fifteenth gate H15 and at the same time to the connected third and fourth entries of the eighth gate H8. The output of the 15th gate H15 is connected to the first control output 6. The first input of the 15th gate H15 is connected to the output of the 12th gate H12 and to the fourth input of the 9th gate H9. The second entrance of the eighth gate of H8 is connected to the second entrance of the fifth gate of H5 and to the exit of the thirteenth gate of H13 and at the same time to the combined first and second inputs of the sixteenth gate of H16. The output of the fifth gate H5 is connected to the clock input of the first binary counter B1, the first output of which is connected to the clock input of the second binary counter B2 and to the first input of the twelfth gate H12. The second input of the twelfth gate H12 is connected to the second output of the second binary counter B2 and to the second input of the thirteenth gate H13. The first input of the 13th gate H13 is connected to the first output of the second binary counter B2.

V uvedeném příkladu jsou všechny použité integrované obvody řady CMOS. čtvrté a osmé hradlo H4, H8 jsou typu NOR, všechna ostatní hradla jsou typu NAND. První čítač Bl je čtrnácti stupňový binární čítač. Druhý binární čítač B2 je sedmistupňový.In the example above, all CMOS-series integrated circuits are used. the fourth and eighth gates H4, H8 are of the NOR type, all other gates are of the NAND type. The first counter B1 is a fourteen-step binary counter. The second binary counter B2 is a seven-stage counter.

Na prvním výstupu 2 přijímače lokalizačních povelů PLP se při přijetí prvního nebo druhého povelu objeví signál obdélníkového průběhu s kmitočtem rovným modulačnímu kmitočtu, který slouží jako taktovací signál pro připojené obvody. Příjem prvního povelu se projeví na druhém výstupu 2 změnou původní logické úrovně H na úroveň L. Příjem druhého povelu se projeví rovněž na druhém výstupu 2 změnou původní logické úrovně H na úroveň L a současně na třetím výstupu 2 změnou původní logické úrovně H na úroveň L.A rectangular waveform signal at a frequency equal to the modulation frequency, which serves as a clock signal for the connected circuits, appears on the first output 2 of the PLP location command receiver upon receipt of the first or second command. Receiving the first command is reflected in the second output 2 by changing the original logical level H to level L. Receiving the second command is also reflected in the second output 2 by changing the original logical level H to L and at the third output 2 by changing the original logical level H to L .

Při přijetí prvního povelu se úroveň L objeví na nulovacích vstupech prvního a druhého čítače 22, 22 a umožní jejich spuštění. První čítač Bl dostává taktovací signál na hodinový vstup přes otevřené první a páté hradlo 22, H5. Taktovací signál se současně dostává přes čtvrté hradlo H4 na první modulační výstup £ k modulátoru vysílaného povelu ve směru zpět, který má pouze funkci přídavného rušení. Čítání obou čítačů 22, B2 probíhá až do okamžiku TI, kdy se projeví současně logické úrovně H na obou vstupech třináctého hradla H13. Logická úroveň L z výstupu třináctého hradla Hl_2 uzavře páté hradlo H5 a současně otevře osmé hradlo H8, nebot jeho třetí a čtvrtý vstup jsou na logické úrovni L. Tím se taktovací signál dostává přes první a osmé hradlo Hl a H8 na druhý modulační výstup 2 k modulátoru vysílaného povelu ve směru tam” a první povel je přenášen k následujícímu opakovači. Zastavení prvního a druhého čítače 22, 22 a vysílání prvního povelu do obou směrů trvá až do skončení příjmu prvního povelu na druhém výstupu 2 přijímače lokalizačních povelů PLP. Po skončení příjmu prvního povelu se skončí současně jeho přenos do obou směrů a oba čítače 22' ^{B2 se} nulují logickou úrovní II na jejich nulovacích vstupech.Upon receipt of the first command, the L-level appears at the reset inputs of the first and second counters 22, 22 and allows them to be triggered. The first counter B1 receives a clock signal for the clock input through the open first and fifth gates 22, H5. At the same time, the clock signal passes through the fourth gate H4 to the first modulation output 6 to the backward modulator of the transmitted command, which only has an additional jamming function. Both counters 22, B2 are counted until T1, when the logical levels H at both inputs of the thirteenth gate H13 are simultaneously reflected. The logic level L from the output of the thirteenth gate Hl_2 closes the fifth gate H5 and at the same time opens the eighth gate H8, since its third and fourth inputs are at logical level L. This moves the clock signal through the first and eighth gate H1 and modulator of the transmitted command in the direction there ”and the first command is transmitted to the next repeater. The stopping of the first and second counters 22, 22 and transmission of the first command in both directions lasts until the first command is received at the second output 2 of the PLP receiver. Upon completion of receiving the first command, its transmission to both directions ends simultaneously and both counters 22 ' ^{B2 are} reset to logic level II at their reset inputs.

Při přijetí druhého povelu se na druhém a třetím výstupu 2, 2 přijímače lokalizačních povelů PLP objeví logická úroveň L, která umožní spuštění obou binárních čítačů 22, ^B2·Upon receipt of the second command, a logical L level appears on the second and third outputs of the PLP locator command receiver 2, 2, which allows both binary counters 22, ^B2 to be started.

První čítač Bl dostává taktovací signál na hodinový vstup přes otevřené první a páté hradlo Hl, H5. Čítání obou čítačů 22' 2² probíhá až do okamžiku TI, kdy se objeví současně logická úroveň H na obou vstupech třináctého hradla H13 a logická úroveň L z jeho výstupu uzavře páté hradlo H5 a způsobí objevení úrovně H na výstupu šestnáctého hradla H16. Derivací na prvním tvarovacím kondenzátoru Cl a prvním tvarovacím odporu Rl se krátce otevřou šesté a sedmé hradlo H6, H7 a zapíšou úrovně ze svých prvních vstupů do klopného obvodu, složeného z desátého a jedenáctého hradla H10, Hll. Na druhém ovládacím výstupu 7. j® úroveň H, na prvním ovládacím výstupu 2 3® úroveň L. Tento stav trvá i po skončení příjmu druhého povelu i po vynulování čítačů Bl, B2. Smyčka v přenosu zůstává uzavřena. Když v tomto stavu klopného obvodu H10, Hll je přijat znovu první povel, dochází opět ke spuštění obou binárních čítačů BIJ, B2 v důsledku objevení úrovně L na jejich nulovacích vstupech. Taktovací signál se současně dostává přes čtvrté hradlo H4 na první modulační výstup 4_ k modulátoru vysílaného povelu do směru zpět, kde má pouze funkci přídavného rušení. Během čítání binárních čítačů 22, B2 dochází od okamžiku T2 k přerušení přenášeného digitálního signálu ve smyčce objevením úrovně H na obou vstupech dvanáctého hradla H12 a tím úrovně H na prvním ovládacím výstupu 2· Čítáni obou čítačů Bl, B2 pokračuje až do okamžiku TI a do klopného obvodu H10,The first counter B1 receives a clock signal for the clock input through the open first and fifth gates H1, H5. Counting both counters 22 '2 ² proceeds until TI which appear simultaneously logical H level at both inputs and the thirteenth gate H13 logical L level of the output gate closes the fifth H5 H level causes the appearance at the output of the sixteenth gate H16. Derivation on the first forming capacitor C1 and the first forming resistor R1 shortly opens the sixth and seventh gates H6, H7 and writes levels from their first inputs to a flip-flop consisting of the tenth and eleventh gates H10, H11. On the second control output 7.j® level H, on the first control output 2 3® level L. This condition persists after the second command has been received and the counters B1, B2 have been reset. The loop in the transmission remains closed. When, in this state of the flip-flop H10, H11, the first command is received again, both binary counters BIJ, B2 are triggered again due to the discovery of the L-level at their reset inputs. At the same time, the clock signal passes through the fourth gate H4 to the first modulation output 4 to the transmitted command modulator in the backward direction, where it only has the function of additional interference. During the counting of the binary counters 22, B2, the transmitted digital signal in the loop is interrupted from the moment T2 by the discovery of the level H on both inputs of the twelfth gate H12 and thus the level H on the first control output 2. H10 flip-flop

Hll se zapíše okamžitý stav na prvních vstupech šestého a sedmého hradla 22, H7. Klopný obvod H10, Hll se vrací do klidového stavu. Následující obvody reagují rozpojením smyčky. Současně se taktovací signál dostane přes otevřené první a osmé hradlo 22, H8 na druhý modulační výstup 2 K modulátoru vysílaného povelu do směru tam a první povel je přenášen k následujícímu opakovači. Zastavení čítačů 22, B2 a vysílání prvního povelu do obou směrů trvá až do skončení přijmu prvního povelu na druhém výstupu 2 přijímače lokalizačních povelů PLP. Po skončení příjmu prvního povelu se skončí současně jeho přenos do obou směrů a čítače Bl, B2 se nulují úrovní H na jejich nulovacích vstupech. Návrat klopného obvodu H10, Hll do klidového stavu je umožněn také působením devátého hradla H9 přiložením úrovně H na jeho. třetí vstup, pokud je na jeho prvním a druhém vstupu rovněž úroveň H. Dioda D tvoří ochranu druhého vstupu šestého hradla H6 proti zápornému předpětí. Druhý nastavovací odpor R2 a druhý nastavovací kondenzátor C2 na čtvrtém vstupu jedenáctého hradla Hll nastavuje klopný obvod H10 do klidového stavu při zapnutí napájení.H11 writes the instantaneous state at the first inputs of the sixth and seventh gates 22, H7. The flip-flop H10, H11 returns to the idle state. The following circuits respond by opening the loop. At the same time, the clock signal passes through the open first and eighth gates 22, H8 to the second modulator output 2K of the transmitted command modulator in the direction there, and the first command is transmitted to the next repeater. Stopping the counters 22, B2 and transmitting the first command in both directions lasts until the reception of the first command at the second output 2 of the PLP receiver is completed. After receiving the first command, its transmission to both directions is terminated simultaneously and counters B1, B2 are reset by level H on their reset inputs. The return of the flip-flop H10, H11 to the quiescent state is also made possible by the action of the ninth gate H9 by applying level H on its. a third input if level H is also present on its first and second inputs. Diode D provides protection of the second input of the sixth gate H6 against negative bias. The second adjusting resistor R2 and the second adjusting capacitor C2 at the fourth input of the eleventh gate H11 set the flip-flop H10 to the idle state when the power is turned on.

Zapojení je využitelné v obousměrných opakovačích a linkových zakončeních digitálních traktů přenosových systémů, pracujících s uvedenými způsoby zjištování odolnosti a lokalizace vadných opakovačů.The wiring is usable in bidirectional repeaters and line terminations of digital traces of transmission systems working with the mentioned methods of detection of resistance and location of defective repeaters.

Claims

object of the invention

A localization command processing circuit connected to a localization command receiver, characterized in that the first output (1) of the localization command receiver (PLP) is connected to a first input of a first gate (H1) whose output is connected to four connected inputs of a fourth gate ( H4), whose output is connected to the first modulation output (4), to the first input of the eighth gate (H8), whose output is connected to the second modulation output (5), and to the first input of the fifth gate (H5), while the second the output (2) of the location command receiver (PLP) is connected both to the two connected inputs of the second gate (H2) and to the connected reset inputs of the first and second binary counters (B1, B2) and the output of the second gate (H2) is connected to the second input the first gate (H1) and the second input of the ninth gate (H9), while the third output (3) of the location command receiver (PLP) is connected to the first input of the seventh game (H7) and two connected inputs of the third gate (H3), whose output is connected to the first input of the ninth gate (H9) and to the first input of the sixth gate (H6), the second input is connected to the second input of the seventh gate (H7) ), on the one hand through the parallel connection of the first forming resistor (R1) and the protective diode (D) in an impermeable direction to the ground terminal, and on the other through the first forming capacitor (C1) to the output of the 16th gate (H16) and the first input of the tenth gate (H10), the second input of which is connected both to the two connected inputs of the fourteenth gate (H14), the output of which is connected to the second control output (7) 'and to the output of the eleventh gate (H11) connected through the second setting resistor (R2) to the positive terminal (+ U) of the power supply and through the second setting capacitor (C2) to the ground terminal and the third input of the eleventh gate (H11) is connected to the output of the ninth gate (H9) whose third input is connected to the second output of the first binary counter (B1) and the first input of the eleventh gate (H11) is connected to the output of the tenth gate (H10) and to the second input of the fifteenth gate (H15). control output (6), the first output of which is coupled to the output of the twelfth gate (H12) and the fourth input of the ninth gate (H9), and the connected third and fourth inputs of the eighth gate (H8), the second input of which is connected to the second the input of the fifth gate (H5) whose output is connected to the clock input of the first binary counter (B1), the first output of which is connected to the clock input of the second binary counter (B2) and to the first input of the twelfth gate (H12) to the second output of the second binary counter (B2) and to the second input of the thirteenth gate (H13), the first input of which is connected to the first output of the second binary counter e (B2), wherein the output of the thirteenth gate (H13) is connected to the second inlet of the fifth gate (H5) and the first and second inputs of the sixteenth gate (H16).