CS258896B1 - Phase converter to digital computer circuitry - Google Patents
Phase converter to digital computer circuitry Download PDFInfo
- Publication number
- CS258896B1 CS258896B1 CS868120A CS812086A CS258896B1 CS 258896 B1 CS258896 B1 CS 258896B1 CS 868120 A CS868120 A CS 868120A CS 812086 A CS812086 A CS 812086A CS 258896 B1 CS258896 B1 CS 258896B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- output
- input
- phase discriminator
- buffer
- phase
- Prior art date
Links
Landscapes
- Measuring Phase Differences (AREA)
Abstract
Obvody jsou provedeny tak, že výstup aktivního filtru je připojen na signálový vstup prvního synchronizačního obvodu, jehož první výstup je připojen na hodinový vstup prvního fázového diskriminátoru a druhý výstup je připojen na nezávislý nastavovací vstup druhého fázového diskriminátoru, jehož první výstup je připojen na druhý vstup Číslicového sumátoru a druhý výstup je připojen na datový vstup prvního fázového diskriminátoru, jehož grvní výstup je připojen na první vstup číslicového sumátoru á druhý výstup je připojen na datový vstup druhého fázového diskriminátoru. První výstup časové základny je připojen na signálový vetup druhého synchronizačního Obvodu, jehož první výstup je připojen na hodinový vstup druhého fázového diskriminátoru a druhý výstup je přigojěn na nezávislý nastavovací vstup pivního fázového diskriminátoru. Synchronizační výstup časové základny je zapojen jednak na hodinový vstup prvního synchronozačního obvodu, jednak na hodinový vstup druhé- ' ho synchronizačního obvodu a jednak na hodinový vstup číslicového sumátoru, jehož výstup je zapojen jednak na signálový vstup prvního binárního čítače a Jednak na signálový^vstup druhého binárního čítače, jehož výstupy jsou zapojeny na datové vstupy druhé vyrovnávací paměti, jejíž výstupy jsou připojeny k druhému paralelnímu portu číslicového počítače. Druhý výstup časové základny .1e' zapojen na vstup obvodu tvorby impulsů, jehož první výstup je zapojen^jednak na nulovací vstup druhého binárního čitače a jednak na zapisovací vstup první vyrovnávací paměti a druhý výstup obvodů tvorby impulsů je zapojen jednak na zapisovací vstup druhé vyrovnávací paměti a jednak na nulovací vstup prvního binárního čítače, jehož výstupy jáou zapojeny na datové vstupy první vyrovnávací paměti, jejíž výstugy jsou zapojený k grvnímu paralelnímu portu číslicového počítače.The circuits are designed so that the output of the active filter is connected to the signal input of the first synchronization circuit, the first output of which is connected to the clock input of the first phase discriminator and the second output is connected to the independent setting input of the second phase discriminator, the first output of which is connected to the second input of the Digital Adder and the second output is connected to the data input of the first phase discriminator, the first output of which is connected to the first input of the digital adder and the second output is connected to the data input of the second phase discriminator. The first output of the time base is connected to the signal input of the second synchronization circuit, the first output of which is connected to the clock input of the second phase discriminator and the second output is connected to the independent setting input of the first phase discriminator. The synchronization output of the time base is connected to the clock input of the first synchronization circuit, to the clock input of the second synchronization circuit, and to the clock input of the digital adder, the output of which is connected to the signal input of the first binary counter and to the signal input of the second binary counter, the outputs of which are connected to the data inputs of the second buffer, the outputs of which are connected to the second parallel port of the digital computer. The second output of the time base is connected to the input of the pulse generation circuit, the first output of which is connected to the reset input of the second binary counter and to the write input of the first buffer, and the second output of the pulse generation circuits is connected to the write input of the second buffer and to the reset input of the first binary counter, the outputs of which are connected to the data inputs of the first buffer, the outputs of which are connected to the first parallel port of the digital computer.
Description
Vynález se týká obvodů připojení fázového měniče k číslicovému počítači.The invention relates to circuits for connecting a phase converter to a digital computer.
Elektrické pohony používají fázové měniče na ně mechanicky vázané k odměřování polohy. Stator fázového měniče je napájen signály sin a cos o určité frekvenci a to bu3 signálem spojitým, nebo signálem vytvořeným digitálně. Harmonický signál odebíraný z rotoru o stejném kmitočtu jako signál budicí, ale lišící se · fázovým posunem podle úhlu natočení hřídele je filtrován a ve fázovém diskriminátoru porovnáván s referenčním signálem. U elekťric kých pohonů analogového typu je výstupní signál z fázového diskri‘minátoru převeden na stejnosměrné napětí, jehož velikost udává polohovou odchylku. Elektrické regulační pohony s číslicovým regulátorem s mikroprocesorem mají v porovnání s analogovými pohony vyšší užitnou hodnotu dosaženou kvalitativním posunem parametrů regulace'včetně možnosti snadného provádění adaptivní a optimální regulace.Electric drives use phase converters mechanically coupled to them to measure position. The phase converter stator is powered by sin and cos signals of a certain frequency, either by a continuous signal or a digital signal. The harmonic signal taken from the rotor at the same frequency as the excitation signal, but differing in the phase shift according to the angle of rotation of the shaft, is filtered and compared with a reference signal in a phase discriminator. For analogue electric drives, the output signal from the phase discriminator is converted to a DC voltage whose magnitude indicates the position deviation. Electric controllers with a digital controller with microprocessor have a higher utility value compared to analogue drives achieved by a qualitative shift of control parameters, including the possibility of easily performing adaptive and optimal control.
Dosud známé obvody připojení fázového měniče k číslicovému počítači sestávají z filtru, na který je napojen fázový diskriminátor, porovnávající fázi signálu z filtrů s fází referenčního signálu. Výstupem z číslicového fázového diskriminátoru je posloupnost impulsů, jejíchž počet je úměrný úhlu natočení. Posloupnost impulsů je přivedena na čítač, na jehož výstup je připojenavyrov-, návací páměl; Toto uspořádání obvodů je vhodné zejména u nereverzačních pohonů. Při použití pohonů reverzačních dochází při otočení hřídele přes nulovou referenční hodnotu záporným směrem k úniku informace; a tím pak k následné nepřesnosti v hodnotě čísla v doplňkovém kódu, které udává fázové posunutí. Další nevýhodou tohoto řešení, projevující se u obou směrů otáčení je to, že převed fázového natočení ve tvaru čísla z čítače přes vyrovnávací paměí na datovou sběrnici počítače není v okolí hraničních.hodnot fázového natočení zejména u záporného smyslu otáčení přesný. Nepřesnost je způsobena tím, že doba, ve které by čítač načítal krajní impulsy podstatné pro přesnou velikost čísla hodnoty fázového natočení, musí být využita pro nutný přepis dat a nulování.The prior art circuits for connecting a phase converter to a digital computer consist of a filter to which a phase discriminator is connected comparing the phase of the signal from the filters with the phase of the reference signal. The output of the digital phase discriminator is a sequence of pulses whose number is proportional to the angle of rotation. The pulse sequence is applied to a counter, to which the output is connected to a feed-in guide; This circuit arrangement is particularly suitable for non-reversible drives. When reversing drives are used, when the shaft is turned over the zero reference value in the negative direction, information leaks ; and thus to the subsequent inaccuracy in the value of the number in the additional code that indicates the phase offset. A further disadvantage of this solution, which is manifested in both directions of rotation, is that the conversion of a number-oriented phase rotation from the counter via the buffer to the computer data bus is not accurate around the boundary values of the phase rotation, especially in the negative sense of rotation. The inaccuracy is due to the fact that the time at which the counter would read the extreme pulses essential for the exact magnitude of the phase rotation value number must be used for the necessary data transcription and zeroing.
Výše uvedené nevýhody jsou odstraněny obvody připojení fázového měniče k číslicovému počítači podle vynálezu, jehož podstatou je to, že výstup aktivního filtru je připojen na signálový vstup prvního synchronizačního obvodu, jehož.,,první výstup je připojen na hodinový vstup prvního fázového diskriminátoru a druhý výstup je připojen na nezávislý nastavovací vstup druhého fázového diskriminátoru, jehož první výstup je připojen na druhý vstup číslicového Sumátoru a druhý výstup je připoen na datový vstup prvního fázového diskriminátoru, jehož první výstup je připojen na první vstup číslicového sumátoru a druhý výstup je připojen na datový vstup druhého fázového diskriminátoru. První výstup časové základny je připojen na signálový vstup druhého synchronizačního obvodu, jehož první výstup je připojen na hodinový vstup druhého fázového diskriminátoru a druhý výstup je připojen ná nezávislý nastavovací vstup prvního fázového diskriminátoru. Synchronizační výstup časové základny js zapojen jednak na hodinový vstup prvního synchronizačního obvodu, jednak na hodinový vstup druhého synchronizačního obvodu a jednak na hodinový vstup číslicového sumátoru, jehož výstup je zapojen jednak na signálový vstup prvního binárního čítače a jednak na signálový vstup druhého binárního čítače, jehož výstupy jsou zapojeny /ia datové vstupy druhé vyrovnávací paměti, jejíž výstupy jsou . připojeny k druhému paralelnímu portu číslicového počítače. Druhý výstup časové základny je zapojen na vstup obvodu tvorby impulsů, jehož první výstup je zapojen jednak na nulovací vstup druhého binárního čítače a jednak na zapisovací vstup první vyrovnávací '·. paměti a druhý· výstup obvodu tvorby impulsů je zapojen na zapisovací vstup vyrovnávací pamětí a jednak na nulovací vstup prvního binárního čítače, jehož výstupy jsou,zapojeny na datové vstupy první'vyrovnávací paměti, jejíž výstupy jsou zapojeny k prvnímu paralelnímu portu číslicového počítače. *The aforementioned disadvantages are eliminated by the circuits of the phase converter to the digital computer according to the invention, which is based on the fact that the output of the active filter is connected to the signal input of the first synchronization circuit whose first output is connected to the clock input of the first phase discriminator. is connected to the independent setting input of the second phase discriminator, the first output of which is connected to the second input of the digital sumper and the second output is connected to the data input of the first phase discriminator, the first output of which is connected to the first input of the digital sumper second phase discriminator. The first output of the time base is connected to the signal input of the second synchronization circuit, the first output of which is connected to the clock input of the second phase discriminator and the second output is connected to the independent setting input of the first phase discriminator. The synchronization output of the time base is connected to the clock input of the first synchronization circuit, to the clock input of the second synchronization circuit, and to the clock input of the digital summator whose output is connected to the signal input of the first binary counter and to the signal input of the second binary counter. the outputs are connected to the data inputs of the second buffer whose outputs are. connected to the second parallel port of the digital computer. The second output of the time base is connected to the input of the pulse generating circuit, the first output of which is connected both to the reset input of the second binary counter and to the write input of the first buffer. the second output of the pulse circuit is connected to the write input of the buffer and second to the reset input of the first binary counter whose outputs are connected to the data inputs of the first buffer whose outputs are connected to the first parallel port of the digital computer. *
K hlavním výhodám obvodů připojení fázového měniče k číslicovému počítači podle vynálezu patří přesnost přenosu hodnot fázovéhoThe main advantages of the circuits of the connection of a phase converter to a digital computer according to the invention include the accuracy of the transmission of phase values
-5 .natočení, která je v celém rozsahu odečítání stálá a zaručená pro oba směry otáčení. Číselný tvar, udávající hodnotu fázového natočení na výstupech vyrovnávacích pamětí umožňuje vyhodnotit jak . okamžitou fázi, tak i směr a rychlost otáčení přímo výpočtem v číslicovém počítači.-5Rotation that is constant throughout the reading range and guaranteed for both directions of rotation. The numerical form, indicating the phase rotation value at the buffer outputs, allows to evaluate how. instantaneous phase, as well as direction and speed of rotation directly by computing in a digital computer.
Obvody připojení, fázového měniče k číslicovému počítači podle vynálezu jsou v blokovém provedení znázorněny na obr. 1. Na obr. 2 je .nakresleno elektrické schéma konkrétního, provedení vnitřní struktury jednotlivých bloků a konkrétního provedení vazeb mezi bloky.The circuits of the phase converter to the digital computer according to the invention are shown in block form in FIG. 1. FIG. 2 shows an electrical diagram of a particular embodiment of the internal structure of individual blocks and of a particular embodiment of the links between blocks.
Na obr, 3 jsou nakresleny časové průběhy na jednotlivých vstupech a/nebo výstupech bloků označené vztahovou značkou těchto vstupů a/hebo výstupů. ' .In FIG. 3, the waveforms of the individual inputs and / or outputs of the blocks are indicated by the reference numbers of these inputs and / or outputs. '.
Obvody připojení fázového měniče k číslicovému počítači jsou konkrétně provedeny tak, že na výstup 22 aktivního filtru 2 je elektricky připojen signálový vstup 41 prvního synchronizačního obvodu 2· První synchronizační obvod 4 je realizován spojením dvou .kTopnýeh obvodů typu D - MH 7474, signálový vstup 41 je tvořen .datovým vstupem prvního klopného obvodu typu L. První výstup 43 prvního synchronizačního obvodu 4 realizovaný výstupem druhého klopného obvodu typu D je připojen na hodinový vstup 32 prvního fázového diskriminátoru 5 prakticky tvořeného klopným obvodem typu D - MH 7474. Druhý výstup 44 prvního synchronizačního obvodu 4 je připojen na nezávislý nastavovací vstup 65 druhého fázového diskrinátoru 6 realizovaného také klopným obvodem typu L - MH 7474. První ' výstup 64 druhého fázového diskriminátoru 6 je připojen na druhý vstup 72 číslicového sumátoru 7· číslicový sumátor J sestává se ' vzájemně propojených logických obvodů NOR, NAND a hradla.Specifically, the circuits of the connection of the phase converter to the digital computer are such that the output 22 of the active filter 2 is electrically connected to the signal input 41 of the first synchronization circuit 2. The first synchronization circuit 4 is realized by connecting two k-type heating circuits. The first output 43 of the first synchronization circuit 4 realized by the output of the second D-type flip-flop is connected to the clock input 32 of the first phase discriminator 5 practically constituted by the D-MH 7474 flip-flop. circuit 4 is connected to the independent setting input 65 of the second phase discriminator 6 also implemented by the L-MH 7474 flip-flop. The first 'output 64 of the second phase discriminator 6 is connected to the second input 72 of the digital summator 7. interconnected logic circuits NOR, NAND and gate.
Druhý výstup 65 druhého fázového diskriminátoru 6 je připojen na datový vstup 51 prvního fázového diskriminátoru J5, jehož první výstup 54 je připojen na první vstup 71 číslicového sumátoru J,The second output 65 of the second phase discriminator 6 is connected to the data input 51 of the first phase discriminator J5, the first output 54 of which is connected to the first input 71 of the digital summer J,
Druhý výstup 55 prvního fázového diskriminátoru jj je připojen na datový vstup 61 druhého fázového diskriminátoru 6. Časová základná 1 je realizovaná klasickým zapojením krystalem řízeného generátoru o kmitočtu 5.10° Hz se systémem děliček kmitočtu z obvodů MH 7490 a MH 7493· První výstup 15 časové základny 1 je připojen na signálový vstup 31 druhého synchronizačního obvodu 3 provedeného ze dvou klopných obvodů typu D - MH 7474. 'The second output 55 of the first phase discriminator jj is connected to the data input 61 of the second phase discriminator 6. The time base 1 is realized by the classical connection of a 5.10 ° Hz crystal-controlled generator with a frequency divider system from MH 7490 and MH 7493 circuits. 1 is connected to the signal input 31 of the second synchronization circuit 3 made of two D-MH 7474 type flip-flops.
První výptup 33 druhého synchronizačního, obvodu .3 je připojen na hodinový vstup 62 druhého fázového diskriminátoru 6 a druhý výst^up 34 je připojen na nezávislý nast.‘avovac.í· vstup 53 prvního fázového diskriminátoru 5. Synchronizační výstup 16 časové základny 1 je zapojen jednak na hodinový vstup 42 prvního synchronizačního obvo-, du 4» jednak na hodinový vstup 32 druhého synchronizačního obvodu 3 a jednak na hodinový vstup 73 číslicového sumátoru 7» jehož výstup 74 je zapojen jednak na signálový vstup 91 prvního binárního čítače 9 a jednak na signálový vstup 101 druhého binárního čítače 10»The first output 33 of the second synchronization circuit 3 is connected to the clock input 62 of the second phase discriminator 6 and the second output 34 is connected to the independent setting input 53 of the first phase discriminator 5. The synchronization output 16 of the time base 1 is connected to the clock input 42 of the first synchronization circuit 4 »to the clock input 32 of the second synchronization circuit 3 and to the clock input 73 of the digital summator 7» whose output 74 is connected to the signal input 91 of the first binary counter 9 signal input 101 of second binary counter 10 »
První binární čítač 9 a druhý binární čítač 10 jsou oba, každý zvláší provedeny ze čtveřice čítačů MH 74 193. Šestnáct výstupů 103 druhého binárního čitače 10 je.přímo zapojeno na 'šestnáct datových vstupů 121 druhé vyrovnávací paměti 12. Druhá vyrovnávací pamě.l 12 a první vyrovnávací paměí .11 jsou obě, každá samostatně provedeny za čtveřice, obvodů MH 7475. šestnáct výstupů 123 druhé vyrovnávací paměti 12 je připojeno k druhému paralelnímu portu 14 číslicového počítače s šestnáctibitovým mikroprocesorem. Druhý výstup17 časové základ« ny 1 je zapojen na vstup.81 obvodu 8 tvorby impulsů, realizovaného z klopných obvodů typu D - MH 7474, hradel MH 7404 a dvojice logických. dvojvstupových členů NAND - ΜΗ 7400. První výstup 82 obvodu 8 tvorby impulsů je zapojen jednak na nulovací vstup 102 druhého binárního Čítače 10 a jednak přes hradlo MH 7404 na zapisovací vstup 112 první vyrovnávací paměti 71. Druhý výstup 83 obvodu 8 tvorby impulsů je zapojen jednak přes hradlo MH 7404 na zapisovací vstup 122 druhé vyrovnávací paměti. 12 á jednak na nulovací vstup 92 prvního binárního čítače 9 jehož šestnáct výstupů 93 je zapojeno na šestnáct datových vstupů 111 první vyrovnávací paměti 11. Šestnáct výstupů 113 první vyrovnávací paměti 11 je zapojeno k prvnímu paralelnímu portu 13 číslicového počítače s šestnáctibitovým mikroprocesorem.The first binary counter 9 and the second binary counter 10 are both each made of four counters MH 74 193. The sixteen outputs 103 of the second binary counter 10 are directly coupled to the sixteen data inputs 121 of the second buffer 12. The second buffer 12 and the first buffer 11 are both separately executed in quadruples of the MH 7475 circuits. sixteen outputs 123 of the second buffer 12 are connected to a second parallel port 14 of a 16-bit microprocessor digital computer. The second output 17 of the time base 1 is connected to the input 81 of the pulse generating circuit 8 realized from the flip-flops of the D-MH 7474 type, the MH 7404 gates and the logic pair. 7400. The first output 82 of the pulse generating circuit 8 is connected to the reset input 102 of the second binary counter 10 and to the write input 112 of the first buffer 71 via the MH 7404 gate. The second output 83 of the pulse generating circuit 8 is connected. via gate MH 7404 to write input 122 of the second buffer. 12 and on the other hand to the reset input 92 of the first binary counter 9 whose sixteen outputs 93 are connected to the sixteen data inputs 111 of the first buffer 11. The sixteen outputs 113 of the first buffer 11 are connected to the first parallel port 13 of the 16-bit microprocessor.
Funkce obvodů připojení fázového měniče k číslicovému počítači podle vynálezu.je následující: Měřený signál o kmitočtu 2,5 · 10^ Hz z výstupu fázového měniče, vyznačující se fázovým posunutím je veden na vstup 21 aktivního filtru 2, kde jsou odfiltrovány jeho vyšší . harmonické složky. Na výstupu 22 aktivního filtru 2 je obdélníkový signál o kmitočtu 2,5 · 10^ Hz, který je veden na signálový vsttup 41 prvního synchronizačního obvodu 4. Zároveň s tím je na hodinový ' vstup 42 tohoto obvodu veden obdélníkový signál o kmitočtu 5 · 18θ Hz,, kterým je obdélníkový signál 2,5 ·70^ Hzsynchronizován, takže na 7The function of the circuits of the connection of the phase converter to the digital computer according to the invention is as follows: The measured signal of frequency 2.5 · 10 ^ Hz from the output of the phase converter, characterized by phase shifting, is applied to the input 21 of the active filter 2. harmonic components. At the output 22 of the active filter 2, a rectangular signal of 2.5 · 10 ^ Hz is applied to the signal input 41 of the first synchronization circuit 4. At the same time, a rectangular signal of 5 · 18θ is applied to the clock input 42 of this circuit. By which the rectangular signal 2.5 · 70 ^ Hz is synchronized, so at 7
- 5 prvním výstupu 45 se objeví impuls, charakterizující polohu náběžné hrany, obdélníkového signálu. Tento imuls. nazveme fázový impuls. Na druhém výstupu 44 prvního synchronizačního obvodu 4 se objeví negace fázového impulsu. Totéž se děje ve druhém synchronizačním obvodu 5, na jehož signálový výstup 31 je veden referenční signál o kmitočtu 2,5 . 10 Hz. Na prvním výstupu'· 35 tohoto obvodu je pak impuls, dále jen referenční impuls, charakterizující polohu náběžné hrany referenčního obdélníkového signálu 2,5 .10^ Hz a na druhém výstupu 34 je jeho negace. Funkce prvního fázového diskriminátoru J5 a.druhého fázového diskriminátoru 6 spočívá v tom, že tyto obvody vyhodnocují časový odstup referenčního a fázového impulsu tak, že jejich výstupem je šířkově modulovaný signál. Podle smyslu otáčení motoru pak fázi vyhodnocuje buá jen první fázový diskrlminátor . jj a na prvním výstupu 64 druhého fázového diskriminátoru' je logická nula Vzáporný smysl otáčení/, nebo fázi vyhodnocuje jen druhý fázový diskriminátor 6 a na prvním výstupu 54 prvního fázové-.' ho diskriminátoru 5 je logická nula-/kladný smysl otáčení/.5, a pulse characterizing the position of the rising edge of the rectangular signal appears at the first output 45. This impulse. we call the phase impulse. On the second output 44 of the first synchronization circuit 4 the phase pulse negation appears. The same happens in the second synchronization circuit 5, to whose signal output 31 a reference signal at a frequency of 2.5 is routed. 10 Hz. On the first output 35 of this circuit there is a pulse, hereinafter referred to as the reference pulse, characterizing the position of the leading edge of the reference rectangular signal of 2.5-10 µHz and on the second output 34 its negation. The function of the first phase discriminator 15 and the second phase discriminator 6 is that these circuits evaluate the time spacing of the reference and phase pulses such that their output is a width modulated signal. Depending on the direction of rotation of the motor, only the first phase discriminator evaluates the phase. and at the first output 64 of the second phase discriminator, logic zero is the negative sense of rotation, or only the second phase discriminator 6 evaluates the phase and at the first output 54 of the first phase discriminator. The discriminator 5 is a logical zero (positive sense of rotation).
Šířkově modulovaný signál jde dále dó číslicového sumátoru 7 na •jehož výstupu 74 je posloupnost impulsů, jejichž počet odpovídá fázi natočení. Posloupnost impulsů je přiváděna jednak na signálový vstup 91 prvního binárního Čítače 9 a jednak na signálový vstup 101 druhého binárního čítače 10. Činnost prvního binárního čítače 9, druhého binárního čítače 10, první vyrovnávací paměti 11 a druhé vyrovnávací pamětí 12 zajiěluje obvod 8 tvorby impulsů do jehož vstupu 81 je přiveden obdélníkový signál o dvojnásobném kmitočtu než je kmitočet referenčního signálu - tedy 5 · 10 Hz. Obvod 8 tvorby impulsů z tohoto signálu vytvoří dva impulsní signály, které slouží pro střídavé nulování prvního binárního čítače 9 a druhého binárního čítače 10 a střídavý přepis obsahu první vyrovnávací . paměti 11 na první paralelní port 15 číslicového počítače a obsahu · druhé vyrovnávací paměti 12 na druhý paralelní port 14 číslicového počítače. Periodicky je vždy provedeno nulování prvního binárního čítače 2 a přepis obsahu druhé vyrovnávací paměti 12 zároveň a v odstupu poloviny periody referenčního signálu nulování druhého binárního čítače 10 a přepis obsahu první vyrovnávací paměti 11 též zároveň. Tím je zaručeno to, že údaj o natočení fáze je v každém sledovaném okamžiku přesný a jeho hodnota je dána součtem obsahů obou vyrovnávacích pamětí. Součet je prováděn v číslicovém počítači.The width-modulated signal goes further to the digital summator 7 at whose output 74 is a sequence of pulses whose number corresponds to the rotation phase. The pulse train is applied to the signal input 91 of the first binary counter 9 and to the signal input 101 of the second binary counter 10. The operation of the first binary counter 9, the second binary counter 10, the first buffer 11 and the second buffer 12 whose input 81 is supplied with a rectangular signal twice the frequency of the reference signal - that is 5 · 10 Hz. The pulse generating circuit 8 of this signal generates two pulse signals which serve to alternate resetting the first binary counter 9 and the second binary counter 10 and alternating the content override of the first buffer. the memory 11 on the first parallel port 15 of the digital computer and the contents of the second buffer 12 on the second parallel port 14 of the digital computer. Periodically, resetting the first binary counter 2 and overwriting the contents of the second buffer 12 at the same time and, at an interval of half the period of the reference signal, resetting the second binary counter 10 and overwriting the contents of the first buffer 11 are also performed at the same time. This ensures that the phase rotation data is accurate at every point in time and is given by the sum of the contents of both buffers. The sum is performed on a digital computer.
Pro výše uvedenou realizaci obvodů připojení fázového měniče k číslicovému počítači podle vynálezu, je typické to, že při maximální rychlosti otáčení motoru 1100 otáček ža minutu je v průběhu jedné otáčky provedeno 150 měření fázového natočení s přesností 10' rad.Typically, for the above embodiment of the circuit converter connection to a digital computer according to the invention, at a maximum motor speed of 1100 rpm, 150 phase rotation measurements are made with a 10 'radius accuracy per revolution.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS868120A CS258896B1 (en) | 1986-11-10 | 1986-11-10 | Phase converter to digital computer circuitry |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS868120A CS258896B1 (en) | 1986-11-10 | 1986-11-10 | Phase converter to digital computer circuitry |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS812086A1 CS812086A1 (en) | 1988-01-15 |
| CS258896B1 true CS258896B1 (en) | 1988-09-16 |
Family
ID=5431371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS868120A CS258896B1 (en) | 1986-11-10 | 1986-11-10 | Phase converter to digital computer circuitry |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS258896B1 (en) |
-
1986
- 1986-11-10 CS CS868120A patent/CS258896B1/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS812086A1 (en) | 1988-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900005790B1 (en) | Pulse generator | |
| US5198750A (en) | Extremely wide range frequency measurement method | |
| CS258896B1 (en) | Phase converter to digital computer circuitry | |
| JPH036752B2 (en) | ||
| JPH0219021A (en) | Digital pulse width modulation circuit | |
| JPS63229320A (en) | Rotation detector | |
| SU698029A1 (en) | Shaft angular position-to-code converter | |
| SU756451A1 (en) | CONVERTER OF ANGLE OF TURNING THE SHAFT INTO CODE I | |
| SU1113829A1 (en) | Angular displacement encoder | |
| SU746655A1 (en) | Shaft angular position-to-code converter | |
| SU1349003A2 (en) | Displacement-to-code-to-phase conversion device | |
| SU765844A1 (en) | Shaft angular position-to-code converter | |
| SU1004883A2 (en) | Digital tachometer | |
| SU1221752A2 (en) | Shaft angle-to-digital converter | |
| SU1262730A1 (en) | Shaft turn angle-to-digital converter | |
| SU842894A1 (en) | Shaft angular position-to-code converter | |
| JPS61167877A (en) | Phase discrimination device for three-phase alternating current | |
| SU991306A1 (en) | Shaft rotation speed measuring device | |
| SU1645982A1 (en) | Phase discriminator of synchro-resolver transducer signals | |
| SU926764A1 (en) | Ac voltage-to-number converter | |
| SU1700736A1 (en) | Ac electrical drive unit | |
| JPH0775474B2 (en) | Sine wave PWM waveform generator | |
| SU756629A1 (en) | CONVERTER PARAMETER SIGNATURES IGNALS 1 | |
| JPS61126421A (en) | Signal processing circuit for output format of incremental rotary encoder | |
| JPS61182579A (en) | Resolver speed detection system |