CS258974B1 - Zapojení obvodu čtených dat datového adaptoru - Google Patents

Abstract

Cílem řešení je„dosáhnout nastavení pracovního bodu napětové řízeného oscilátoru a potřebnou přesností, a to změnou napětí na jeho řídicím vstupu, využít časového zdroje jak pro funkci nafázování závěsu, tak i pro funkci při čtení dat, dále snadného provádění změny datového a hodinového intervalu. Uvedeného cíle se dosáhne zapojením^s dvěma bistabilními klopnými obvody, časovým zdrojem, obvodem vyhodnocení fáze, dále s gázovým detektorem,, dolní propustí, napětové řízeným oscilátorem, děličem frekvence jako fázovým závěsem a a dvoustupňový^ obvodem typu negace logického součinu. Řešení lze použít v diskových pamětech, zejména v diskových pamětech s pružným magnetickým diskem.

Description

Vynález se týká zapojení obvodu čtených dat datového adaptoru, zejména pro diskovou paměť s pružným magnetickým diskem.

Γ

Významnou vlastností současných výpočetních prostředků je možnost připojení diskové paměti s pružným magnetickým diskem, jako vnější paměti operačního systému. Na toto spojení se klade požadavek vysoké spolehlivosti. Jedním z prostředků, kterými je této spolehlivosti dosaženo, je využití obvodu čtených dat s fázovým závěsem, který koriguje nepřesnosti kolísání otáček, homogenity zapsaných dat na pružném magnetickém disku, prokluz pružného magnetického disku a podobně. Známé obvody čtených dat dato vého adaptoru, používané na příklad jako separátory v mikropočítačích, obsahují bistabilní klopné obvody, časový zdroj, obvod vyhodnocení fáze, fázový detektor, dolní propusť, napěťově řízený oscilátor a dělič frekvence. Jejich nevýhodou je nutnost výběru přesných součástek pro nastavení pracovního bodu fázového závěsu uprostřed lineární části přechodové charakteristiky napěťově řízeného oscilátoru. Další nevýhodou je nutnost použití vnějšího časového zdroje pro nafázování fázového závěsu před vlastním čtením a vnějších složitějších obvodů pro případnou změ nu datového okna při dekódování úvodní posloupnosti samých nul při normalizovaném způsobu zápisu informace na pružném magnetickém dibku.

Uvedené nevýhody odstraňuje zapojení obvodu čtených dat datového adaptoru podle vynálezu, jehož podstatou je, žě další vstup napěťově řízeného oscilátoru tvoří současně druhý řídicí vstup zapojení, třetí časový výstup děliče frekvence je dále při pojen na první vstup dvouvstupového obvodu typu negace logického součinu, jehož druhý vstup tvoří současně třetí řídicí vstup zapojení, výstup dvouvstupového obvodu typu negace logického součinu je připojen na nastavovací vstup děliče frekvence a tvoří současně informační výstup zapojení.

258 974

Výhodou zapojení obvodu čtených dat datového adaptoru podle vynálezu je, že-změnou napětí na řídicím vstupu napěťově řízeného oscilátoru se nastaví s potřebnou přesností jeho pracovní bod. Časový zdroj je využit jak pro funkci nafázování fázového závěsu, tak i pro funkcí čtení dat. Lze snadno provést změnu datového a hodinového intervalu. Napěťově řízený oscilátor má možnost měnit strmost přechodové charakteristiky vstupní napětí/výstupní frekvence v závislosti na externím napětí přivedeném na napěťově řízený oscilátor. Tím je možné měnit přenos regulační smyčky změnou napětí a nemusí se měnit hodnoty přesných součástek v obvodu dolní propusti. Další výhodou je, že výstup děliče třetí časové frekvence je možné pomočí vnějších detekčních neznázorněných obvodů a dvouvstupového obvodu typu negace logického součinu sesynchronizovat tak se čtenými daty, aby jeho aktivní úroveň odpovídala datovému a nikoliv hodinovému oknu. Není pak nutné toto sesynchronizování provádět v následujících obvodech.

Příklad zapojení obvodu čtených dat datového adaptoru podle vynálezu je znázorněn na připojených výkresech, na nichž obr. 1 představuje blokové schéma zapojení, obr. 2 časový průběh signálů mimo režim čtení dat, obr. 3 časový průběh signálů při čtení dat a obr. 4 přechodovou charakteristiku napěťově řízeného oscilátoru.

Datový vstup 11 prvního bistabilního klopného obvodu 10 tvoří současně datový vstup 1 zapojení pro připojení na neznázorněnou diskovou paměť s pružným magnetickým diskem. Řídicí vstup 12 prvního bistabilního klopného obvodu 10 je spojen s prvním řídicím vstupem 41 obvodu 40 vyhodnocení fáze a tvoří současně první řídicí vstup 2 zapojení pro připojení na neznázorněný počítač. Řídicí výstup 15 prvního bistabilního klopného obvodu 10 je připojen na druhý řídicí vstup 42 obvodu 40 vyhodnocení fáze, jehož první porovnávací výstup 46 je připojen na první porovnávací vstup 51 fázového detektoru 50 a jehož druhý porovnávací výstup 47 je připojen na druhý porovnávací vstup 52. fázového detektoru 50» Nastavovací výstup 14 prvního bistabilního klopného obvodu 10 je připojen na nastavóvací vstup 21 časového zdroje 20 a na nastavovací vstup 31 druhého bistabilního klopného obvodu 30, jehož datový výstup 33 je připojen na třetí řídicí vstup 44 obvodu 40 vyhodnocení fáze a tvoří současně datový výstup 01 zapojení pro připojení na neznázorněný datový a258 974 daptor. Nulovací výstup 22 časového zdroje 20 je připojen na nulovací vstup 13 prvního bistabilního klopného obvodu 10, kdežto jeho časový výstup 23 je připojen na první časový vstup 43 obvodu 40 vyhodnocéní fáze. Výstup 53 fázového detektoru 50 je připojen na vstup 61 dolní propusti 60. jejíž výstup 62 je připojen na vstup 71 napěťově řízeného oscilátoru 70. Výstup 73 napěťově řízeného oscilátoru 70 je připojen na časový vstup 81 děliče frekvence, jehož první časový výstup 83 tvoří současně první časový výstup 03 zapojení pro připojení na datový adaptor. Řídicí vstup 72 napěťově řízeného oscilátoru 70 tvoří současně druhý řídicí vstup 3 zapojení pro připojení na datový adaptor. Druhý časový výstup 84'děliče 80 frekvence je připojen na časový vstup 32 druhého bistabilního klopného obvodu 30, ^na druhý časový vstup 45 obvodu 40 vyhodnocení fáze a tvoří současně druhý časový výstup 04 zapojení pro připojení na datový adaptor. Třetí časový výstup 85 děliče 80 frekvence je připojen na první vstup 93 dvouvstupového obvodu 90 typu negace logického součinu a tvoří současně třetí časový výstup 02 zapojení pro připojení na datový adaptor. Druhý vstup 91 dvouvstupového obvodu 90 typu negace logického součinu tvoří současně třetí řídicí vstup 4 zapojení pro připojení na datový adaptor. Výstup 92 dvouvstupového obvodu 90 typu negace logického součinu je připojen na nastavovací vstup 82 děliče 80 frekvence a tvoří současně informační výstup 05 zapojení. Časový zdroj 20 obsahuje vlastní vnitř ní oscilátor a tvoři tak autonomní jednotku.

V době, kdy není požadováno čtení informace z pružného disku magnetického, je napěťově řízený oscilátor 70 nafázován na frekvenci rovnou n-násobku frekvence, se kterou jsou data na pružný magnetický disk zapisována. Napěťově řízený oscilátor 70 je součástí fázového závěsu, tvořeného dolní propustí 60, napěťově řízeným oscilátorem 70 a děličem frekvence 80. Signálem na prvním řídicím vstupu 2_ zapojení se generuje signál na nastavovacím výstupu 14 prvního bistabilního klopného obvodu 10, jenž způsobí_tná časovém výstupu 23 časového zdroje 20 signál o frekvenci rovné dvojnásobku maximální frekvence, se kterou jsou zapisována data na pružný magnetický disk. Tentýž signál na prvním řídicím vstupu 2 zapojení způsobí, že v obvodu 40 vyhodnocení fáze je na jeho první porovnávací výstup 46 přiveden signál přímo z jeho prvního časového vstupu 43 a na jeho druhý porovnávací výstup 47 signál přímo z jeho druhého časového vstupu 45, který tvoří zpětnou vazbu z děliče 80 frekvence. Fázový detek4

258 974 tor 50 vyhodnotí rozdíl fáze signálu na svých porovnávacích vstupech 51 a 52 a na jeho výstupu 53 se objeví signál, který je v obvodu dolní propusti 60 převeden na odpovídající změnu napětí. Tato změna napětí, přivedená na vstup 71 napěťově řízené- . ho oscilátoru 70 způsobí změnu frekvence signálu na jeho výstupu 73, který je přiveden do děliče 80 frekvence, na jehož výstupech 83, 84 a 85 nastane odpovídající změna časových signálů, přičemž signál na výstupu 84 je veden mimoto jako zpětná vazba na druhý časový vstup 45 obvodu 40 vyhodnocení fáze. Zpětná vazba působí tak, že postupně podle volby omezující úrovně dolní propusti 60, která celý děj zpomaluje, se frekvence signálu na výstupu 84 děliče 80 frekvence rovná frekvenci signálu na výstupu 23 časového zdroje 20. Tím je obvod čtených dat datového adaptoru připraven ke čtení informace z průžného magnetického disku. Obvod čtených dat je o tom informován signálem na prvním řídicím vstupu 2 zapojení, jimž je současně odblokován první bistabilní klopný obvod 10. Datový signál, přicházející z ‘pružného magnetického disku na datový vstup 11 prvního bistabilního klopného obvodu 10, je pomocí signálu na nulovacím vstupu 13 prodloužen na délku odpovídající době periody signálu na časovém výstupu 23 časového zdroje 20 a přiveden na výstup 15 prvního bistabilního klopného obvodu 10. Časový zdroj 20, který v tomto případě působí jako digitální monostabilní klopný obvod, má tedy dva módy činnosti. V jednom módu, to je při nafázování, pracuje trvale a ve druhém je blokován signálem na nastavovacím vstupu 14 prvního bistabilního klopného obvodu 10 a na nastavovacím vstupu 21 časového zdroje 20. Obvod 40 vyhodnocení fáze určuje signálem na třetím řídicím vstupu 44 obvodu 40 vyhodnocení fáze dobu srovnání fázového rozdílu signálů na vstupech 42 a 45 a informaci o tomto rozdílu posílá do fázového detektoru 50« Další činnost fázového závěsu je shodná s činností vysvětlenou při jeho nafázování na frekvenci zápisu. Činností druhého bistabilního klopného obvodu 30 je na datovém výstupu 01 zapojení signál, který je přesně ve fázi s časovými průběhy děliče 80 frekvence. Dvouvstupový obvod 90‘typu negace logického součinu je určen ke změně časového signálu na třetím časovém výstupu 85 děliče 80 frekvence, který určuje okamžik, kdy se vstupní data na datovém vstupu 1 zapojení chápou jako datový nebo .hodinový impuls. Změna nastane na základě informace na třetím řídicím vstupu 4 zapojení v závislosti na signálu na prvním vstupu 93 dvouvstupového obvodu 90 typu negace logického součinu. Vnější

258 974 neznázorněné obvody jsou o této změně informovány prostřednictvím signálů na informačním výstupu 05 zapojení. Pracovní bod u prostřed lineární části přechodové charakteristiky napěíově řízeného oscilátoru 70 se nastavuje signálem na druhém řídicím vstupu 3. zapojení. Tento pracovní bod je znázorněn na obr. 4, v němž znamená normalizovanou frekvenci na výstupu 73 napěíově řízeného oscilátoru 70, υγ^ napětí na vstupu 71 napětově řízeného oscilátoru 70, P optimální polohu pracovního bodu a Ug napětí na druhém řídicím vstupu 3. zapojení. Činnost zapojení je dále zřejmá z časových diagramů na obr. 2 a 3.

Vynálezu lze použít v diskových pamětech, zejména v diskových pamětech s pružným magnetickým diskem.

Claims (1)

1. PŘEDMĚT VYNÁLEZU

   258 974

   Zapojení obvodu čtených dat datového adaptoru, v němž datový vstup prvního bistabilního klopného obvodu tvoří současně datový vstup zapojení, řídicí vstup prvního bistabilního klopného obvodu je spojen s prvním řídicím vstupem obvodu vyhodnocení fáze a tvoří současně první řídicí vstup zapojení, řídicí výstup prvního bistabilního klopného obvodu je připojen na druhý řídicí vstup obvodu vyhodnocení fáze, jehož první porovnávací výstup je připojen na první porovnávací vstup fázóvého detek toru a jehož druhý porovnávací výstup je připojen na druhý porovnávací vstup fázového detektoru, nastavovací výstup prvního bistabilního klopného obvodu je připojen na nastavovací vstup časového zdroje a na nastavovací vstup druhého bistabilního klopného obvodu, jehož datový výstup je připojen na třetí řídicí vstup obvodu vyhodnocení fáze a tvoří současně datový výstup zapojení, nulovací výstup časového zdroje je připojen na nulová cí vstup prvního bistabilního klopného obvodu, kdežto jeho časo vý výstup je připojen na první časový vstup obvodu vyhodnocení fáze, výstup fázového detektoru je připojen na vstup dolní propusti, jejíž výstup je připojen na vstup napěťově řízeného oscilátoru, výstup napěťově řízeného oscilátoru je připojen na časo vý vstup děliče frekvence, jehož první časový výstup tvoří současně první časový výstup zapojeni, druhý časový výstup děliče frekvence je připojen na časový vstup druhého bistabilního klop ného obvodu, na druhý časový vstup obvodu vyhodnocení fáze a tvoří současně druhý časový výstup zapojení, třetí časový výstup děliče frekvence tvoří současně třetí časový výstup zapojení, vyznačený tím, že další vstup (72) napěťově řízeného oscilátoru (70) tvoří současně druhý řídicí vstup (3) zapojení, tře tí časový výstup (85) děliče (80) frekvence je dále připojen na první vstup (93) dvouvstupového obvodu (90) typu negace logické ho součinu, jehož druhý vstup (91) tvoří současně třetí řídicí vstup (4) zapojení, výstup (92) dvouvstupového obvodu (90) typu negace logického součinu je připojen na nastavovací vstup (82) děliče (80) frekvence a tvoří současně informační výstup (05) zapojení.