CS259276B1 - Zapojenie obvodu pre sainočinnú kontrolu kódu 1 z 10 - Google Patents

Zapojenie obvodu pre sainočinnú kontrolu kódu 1 z 10 Download PDF

Info

Publication number
CS259276B1
CS259276B1 CS868741A CS874186A CS259276B1 CS 259276 B1 CS259276 B1 CS 259276B1 CS 868741 A CS868741 A CS 868741A CS 874186 A CS874186 A CS 874186A CS 259276 B1 CS259276 B1 CS 259276B1
Authority
CS
Czechoslovakia
Prior art keywords
input
logic
bag
output
logical
Prior art date
Application number
CS868741A
Other languages
Czech (cs)
English (en)
Other versions
CS874186A1 (en
Inventor
Rudolf Hronec
Original Assignee
Rudolf Hronec
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rudolf Hronec filed Critical Rudolf Hronec
Priority to CS868741A priority Critical patent/CS259276B1/sk
Publication of CS874186A1 publication Critical patent/CS874186A1/cs
Publication of CS259276B1 publication Critical patent/CS259276B1/sk

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

Problematika patří do odboru výpočtovej techniky a rieši zapojenie obvodu pre samočinná kontrolu kódu 1 z 10. Podstata riešenia je v tom, že má štrukturálnu logická schému, poaostávajúcu z 3 logických úrovní, z ktorých prvú a tretiu logickú úroveň tvoria súčtové logické členy, druhů úroveň tvoria súčinové logické členy. Pre realizáciu Strukturálně] schémy je /potřebných 17 logických členov a celkový počet vstupov týchto logických členov je 50. Obvod má široké uplatnenie pri konštrukcii časti počítačov, ako sú zbernice, kontrola prerušovacieho systému, sekvenčně automaty s detekciou porúch, převodníky medzi kódmi, kontrola přenosu dát medzi časťami počítača, kontrola výstupu riadenia signálnej skupiny v zabezpečovacej technike. Kontrola prevodníka z dvojkovej sústavy do desiatkovej sústavy.

Description

Vynález sa týká zapojenia obvodu pre samočinná kontrolu kódu 1 z 10, ktorý kontroluje příslušnost vstupného signálu ku kódu 1 z 10, ktorý má desať dv-ojhodno-tových vstupných premenných a dve výstupné premenné.
Logický obvod je schopný detekovat vlastně poruchy, pretože spíňa podmienky vstupného- vektora alebo pri poruche vlastného logického obvodu, nadobúdajú výstupné premenné rovnaké hodnoty a tým detekují! poruchu. V bezporuchovém stave sú tieto výstupné premenné navzájom inverzně.
Doteraz známe zapojenia obvodu pre samočinná kontrolu kódu 1 z 10 sú tieto:
a) S použitím samočinné kontrolovaného obvodu pre kód 3 z 6. Na vstup tohoto obvodu musí byť připojený logický obvod pre převod kódu 1 z 10 na kód 3 z 6. Počet vstupov všetkých logických členov příslušného obvodu je 62.
bj Kaskádně zapojenie. Je použitý výstupný samiotestovateíný logický obvod a kaskádně připojený obvod. Počet logických úrovní je 6. Tento spósob sa nazýva Meznev.
c) Trojúrovňový samotestovatetný logický obvod kódu 1 z 10 podlá Izawu má 72 vstupov logických členov.
Nevýhody týchto troch riešení sú nasledujúce: Cena riešenia s použitím samočinné kontrolovaného obvodu pre kód 3 z 6 vyčíslená počtom vstupov všetkých logických členov, potřebných pre realizáciu príslušnej štruktúrnej schémy je 68 vstupov. Riešenie podlá kaskádneho zapojenia potřebuje 48 v-stupo-v logických členov. Počet logických členov riešenia podlá kaskádneho zapojenia je 20. Počet logických úrovní je 6. Zariadenie podlá trojúrovňového samotestovatelného logického obvodu kódu 1 z 10 podlá Izawu potřebuje 72 vstupov.
V dósledku velkého počtu logických úrovní je oneskorenie u oboch prvých riešení velké.
Vyššie uvedené nevýhody odstraňuje zuno ienie podlá vynálezu, pozostávajúceho z troch logických úrovní, podstata ktorého spočívá v- tom, že prvá vstupná svorka je připojená na prvý vstup prvého súčtového logického člena a na druhý vstup piateho súčtového logického člena, druhá vstupná svorka je připojená na druhý vstup prvého súčtového logického Člena a na prvý vstup druhého súčtového logického člena, tretia vstupná svorka je připojená na druhý vstup druhého súčtového logického člena a na prvý vstup tretieho súčtového logického člena, štvrtá vstupná svorka je připojená na druhý vstup tretieho súčtového logického člena a na prvý vstup štvrtého súčtového logického člena, piata vstupná svorka je připojená na druhý vstup štvrtého súčtového logického člena a na prvý vstup piateho súčtového logického člena, šiesta vstupná svorka je připojená na třetí vstup prvého súčtového- logického člena a na štvrtý vstup tretieho súčtového logického člena, siedma vstupná svorka je připojená na třetí vstup druhého súčtového logického člena a na třetí vstup štvrtého súčtového logického člena, osma vstupná svorka je připojená na třetí vstup tretieho súčtového logického člena a na třetí vstup piateho súčtového logického člena, deviata vstupná svorka je připojená na štvrtý vstup prvého súčtového logického člena a na štvrtý vstup štvrtého súčtového logického člena, desiata vstupná svorka je připojená na štvrtý vstup druhého súčtového logického člena a na štvrtý vstup piateho súčtového logického člena, výstup prvého súčtového logického člena je připojený na prvý vstup prvého súčinovéh-o logického člena, na prvý vstup piateho súčinového logického- člena, na druhý vstup šiesteho súčinového logického člena a na druhý vstup dev-iateho sú-čino-vého logického člena, výstup druhého- súčtového l-ogického- člena je připojený na druhý vstup prvého súčinového logického člena, na -prvý vstup druhého súčinového logického člena, na druhý vstup siedmeho súčinového logického člena a na druhý vstup desiateho súčinového logického- člena, výstup tretieho súčto-véh-o logického člena je připojený na druhý vstup druhého- súčinového logického člena, na prvý vstup tretieho súčinového logického člena, na prvý vstup šiesteho súčinového logického člena a na prvý vstup ósmeho súčinového- logického člena, výstup štvrtého súčtového logického člena je pri-pojený na druhý vstup tretieho súčinového logického člena, na prvý vstup štvrtého súčinového- logického člena, na prvý vstup siedmeho sú-činového logického člena a na prvý vstup deviateho súčinového- logického člena, výstup piateho súčtového logického člena je připojený na druhý vstup štvrtého súčinového- logického člena, na druhý vstup piateh-o súčinového logického člena, na druhý vstup osmého súčinového logického- člena a na prvý vstup desiateho súčinového logického člena, výstup prvého súčinového logického člena je připojený na prvý vstup šiesteho súčtového logického člena, výstup druhého súčinového logického- člena je připojený na druhý vstup šiesteho súčtového logického člena, výstup tretieho súčinového logického člena je připojený na piaty vstup šiesteho súčtového logického člena, vstup šiesteho súčinového logického -člena je připojený na štvrtý vstup šiesteho súčtového logického člena, výstup piateho súčinového logického člena je prip-opený na piaty vstup šiesteho súčtového logického- člena, vjstup šiesteho súčinového logického člena je připojený na prvý vstup siedmeho súčtového logického člena, výstup siedmeho súčinového logického člena je připojený na druhý vstup siedmeho súčtového logického člena, výstup ósmeho súčinového logického člena je pri5
259278 pojený na třetí vstup siedmeho súčtového logického člena, výstup deviateho súčinového logického člena je připojený na štvrtý vstup siedmeho súčtového logického člena, výstup desiateho súciuového logického člena je připojený na piaty vstup siedmeho súčtového logického člena, výstup šiesteho súčtového logického člena je připojený na prvú výstupnú svorku a výstup siedmeho súčtového logického člena je připojený na druhů výstupnú svorku.
Zapojenie obvodu pre samočinnú kontrolu kódu 1 z 10 -podlá vynálezu je oproti doteraz známým podobným zaríadeniam výhodný preto, že vyžaduje iba 50 vstupov logických členov príslušnej štrukturálnej schémy a vyžaduje iba 17 logických členov pre realizáciu logickej schémy a vyžaduje tri úrovně logickej schémy. V dósledku toho sú pre realizáciu potřebné menšie náklady ako u doterajších riešení a obvod je rychlejší. Okrem toho je předložené riešenie vhodnejšie pre implementáciu v programovatelnou! logickom poli (PLA).
Na pripojenom výkrese je znázorněné zapojenie obvodu pre samočinnú kontrolu kódu 1 z 10.
Obvod uvedený na příklade konkrétnej realřzácie podlá vynálezu představuje realizáciu štrukturálnej logickej schémy. Schéma je zostavená v prvej vstupnej svorky 1, druhej vstupnej svorky 2, tretej vstupnej svorky 3, štvrtej vstupnej svorky 4, piatej vstupnej svorky 5, šíestej vstupnej svorky 6, siedmej vstupnej svorky 7, ósmej vstupnej svorky 8, deviatej vstupnej svorky 9, desiatej vstupnej svorky 10, prvého súčtového logického člena 11, druhého súčtového logického člena 12, tretieho súčtového logického člena 13, štvrtého· súčtového logického člena 14, piateho súčtového logického člena 15, šiesteho súčtového logického člena 31, siedmeho súčtového logického člena 32, prvého súčino-vého logického člena 21, druhého súčinového logického člena 22, tretieho súčinového logického člena 23, štvrtého súčinového logického člena 24, piateho súčinového logického člena 25, šiesteho súčinového logického člena 28, siedmeho súčinového logického člena 27, osmého súčinového logického člena 28, deviateho súčinového logického člena 29, desiateho súčinového logického člena 30, prvej výstupnej svorky 41 -a druhej výstupnej svorky 42. Jednotlivé súčtové a súčínové logické členy sú rozdělené do troch logických úrovní a to: prvá logická úroveň I, obsahujúca prvý až piaty súčtový logický člen 11 až 15, druhá logická úroveň II, obsahujúca prvý až desiatv súčinový logický člen 21 až 30 a retia logická úroveň III, obsahujúca šiesty a siedmy súčtový logický člen 31 a 32. Prvý až piaty súčtový logický člen 11 až 15 má štyri vstupy a jeden výstup. Šiesty a siedmy súčtový logický člen 31 a 32 má pat vstupov a jeden výstup. Prvý až desiaty súčinový logický člen 21 až 30 má dva vstupy a jeden.
výstup. Vstupy prvého súčtového logického člena 11 sú připojené na prvú, druhů, siestu a devíatu vstupnú svorku 1, 2, 6 a 9, jeho výstup je připojený na vstup prvého, piateho, šiesteho a deviateho súčinového logického člena 21, 25, 26 a 29. Vstupy druhého súčtového logického člene 12 sú připojené na druhů, tretiu, siedmu a desiatu vstupnú svorku 2, 3, 7 a 10, jeho výstup je připojený na vstup prvého, druhého, siedmeho a desiateho súčinového logického člena 21, 22, 27 a 30. Vstupy tretieho súčtového logického člena 13 sú -připojené na tretiu, štvrtú, siestu a osmu vstupnú svorku 3, 4, 8 a 8, jeho výstup je připojený na vstup druhého-, tretieho, šiesteho a osmého súčinového logického člena 22, 23, 26 a 28. Vstupy štvrtého súčtového logického člena 14 sú připojené na štvrtú, ipiatu, siedmu a deviatu vstupnú svorku 4, 5, 7 a 9 a jeho výstup je připojený na vstup tretieho, štvrtého, siedmeho a deviateho súčinového logického člena 23, 24, 27 a 29. Vstupy piateho súčtovéhoi logického člena 15 sú připojené na prvú, piatu, osmu a desiatu vstupnú svorku 1, 5, 8 a 10 o jeho výstup je připojený na ,vstup štvrtého, piateho, ósmeho a desiateho súčinového logického člena 24, 25, 28 a 30. Na vstup šiesteho súčtového logického člena 21 sú připojené výstupy prvého súčinového logického člena 21, druhého- súčinového logického člena 22, tretieho súčinového logického člena 23, štvrtého súčinového logického člena 24 a piateho súčinového logického člena 25. Na vstup siedmeho súčtového logického člena 32 sú připojené výstupy šiesteho súčinového logického člena 26, siedmeho súčinového logického člena 27, osmého- súčinového logickéh-o člena 28, deviateho súčinového logického člena 29 a desiate-ho súčinového logického člena 30.
Výstup šiesteho súčtového logického člena 31 je připojený na prvú výstupnú svorku 41. Výstup siedmeho súčtového logického člena 32 je připojený na druhů výstupnú svorku 42.
Zapojenie obvodu pre samočinnú kontrolu kódu 1 z 10 pracuje takto:
Ak sa na jeho vstupných svorkách 1, 2, 3, až 10 nachádza kód 1 z 1.0, t. j. jedna jednička a ostatně nuly a samotný obvod pracuje bez -poruchy, potom na výstupných svorkách 41 a 42 sú navzájom inverzně hodnoty 1, 0 alebo 0, 1. V případe logickej poruchy typu tl, trvalá jednička, v logickej sieti zapojenia obvodu pre samočinnú kontrolu kódu 1 z 10 sa na výstupných svorkách 41, 42 musí o-bjavií kombinácia dvoch jedničiek 1, 1. V případe trvalej poruchy typu tO, trvalá 0, musí byť na výstupných svorkách 41, 42 signál dvoch núl (0, OJ. V případe, že vstupný vektor na vstupných svorkác-h 1, 2,
3, 4 až 10 obsahuje viac ako jednu jedničku, musia byť na oboch výstupných svorkách 41, 42 jedničky 1, 1. Ak vstupný vektor na vstupných svorkách 1, 2, 3 až 10 pozostá-
239276 va zo samých núl, potom na výstupných svorkách 41, 42 musia byť tiež nuly 0, 0.
Zapojenie podlá vynálezu možno použit pri konštrukcii logických systémov s detekciou porúch, napr. pri kontrole správnosti chovania sa sekvenčného logického obvodu, ktorý pracuje s vnútorným kódom 1 z 10. Pri poruche budiaceho obvodu automatu alebo spátnej vazbě sa změní počet jedničiek vnútorného stavu a zapojenie obvoidu pre samočinnú kontrolu kódu 1 z 10 podlá vynálezu túto poruchu zistí.
Ďalej zapojenie podlá vynálezu možno použit pri návrhu častí počítačových systémov, ktoré pracujú spolahlivo a bezpečne, aiko napr. převodníky kódov z nějakého kódu do kódu 1 z 10, registre, čítače, bezpečná a spolehlivá kontrola výběru jednej z desiatich jednotiek, připojených na desaťlinkovú zbernicu, kontrola přenosu dát s kódom 1 z 10, návrh automatov fail safe, kontrola multiplexora pre 10 kanálov, kontrola výstupu elektronického zabezpečovacieho zariadenia s konzistentným vyznačením prvkov vstupného· a výstupného reťazca.

Claims (1)

  1. Zapojenie obvodu pre samočinnú kontrolu kódu 1 z 10, pozostávajúci z desiatich vstupných svoriek, síedmych súčtových logických členov, desiatich súčinových logických členov a dvoch výstupných svoriek, vyznačujúci sa tým, že prvá vstupná svorka (1) je připojená na prvý vstup prvého súčtového logického člena (lij a na druhý vstup piateho súčtového logického člena (15), druhá vstupná svorka (2) je připojená na druhý vstup prvého súčtového logického člena (lij a na prvý vstup druhého súčtového logického člena (12), tretia vstupná svorka (3) je připojená na druhý vstup druhého súčtového logického člena (12) a na prvý vstup tretieho súčtového logického člena (13), štvrtá vstupná svorka (4) je připojená na druhý vstup tretieho súčtového logického člena (13) a na prvý vstup štvrtého súčtového logického člena (14), plata vstupná svorka (5) je připojená na druhý vstup štvrtého súčtového logického člena (14) a na prvý vstup piateho súčtového logického1 člena (15), šiesta vstupná svorka (6) je připojená na třetí vstup prvého súčtového logického člena (lij a na štvrtý vstup tretieho súčtového logického člena (13), siedma vstupná svorka (7) je připojená na třetí vstup druhého súčtového logického člena (12) a na třetí vstup štvrtého súčtového logického člena (14), osma vstupná svorka (8) je připojená na třetí vstup tretieho súčtového logického člena (13) a na třetí vstup piateho súčtového logického člena (15), deviata vstupná svorka (9) je připojená na štvrtý vstup prvého súčtového logického člena (11) a na štvrtý vstup štvrtého súčtového logického člena (14) , deslata vstupná svorka (10) je připojená na štvrtý vstup druhého súčtového logického člena (12) a na štvrtý vstup piateho súčtového logického člena (15), výstup prvého· súčtového logického člena (11) je připojený na prvý vstup prvého súčinového logického člena (21), na prvý vstup piateho súčinového logického člena (25), na druhý vstup šiesteho súčinového logického člena (26) a na druhý vstup deviateho súčinového logického člena (29), výstup druhého súčVYNALEZU tového logického člena (12) je připojený na druhý vstup prvého súčinového logického člena (2.1), na prvý vstup druhého súčinového logického člena (22), na druhý vstup siedmeho súčinového logického člena (27) a na druhý vstup desiateho súčinového logického člena (30), výstup tretieho súčtového logického člena (13) je připojený na druhý vstup druhého súčinového logického člena (22), na prvý vstup tretieho súčinového logického člena (23), na prvý vstup šiesteho súčinového logického člena (26) a na prvý vstup osmého súčinového logického člena (28), výstup štvrtého súčtového logického člena (14) je připojený na druhý vstup tretieho súčinového logického člena (23), na prvý vstup štvrtého súčinového logického člena (24), na prvý vstup siedmeho· súčinového logického člena (27) a na prvý vstup deviateho súčinového logického člena (29), výstup piateho súčtového logického člena (15) je připojený na druhý vstup štvrtého· súčinového logického člena (24), na druhý vstup piateho súčinového logického člena (25), na druhý vstup osmého súčinového logického člena (28) a na prvý vstup desiateho súčinového logického člena (30) , výstup prvého súčinového logického člena (21) je připojený na prvý vstup šiesteho súčtového logického člena (31), výstup druhého· súčinového logického člena (22) je připojený na druhý vstup šiesteho súčtového logického člena (31), výstup tretieho súčinového logického člena (23) je připojený na třetí vstup šiesteho súčtového logického člena (31), výstup štvrtého súčinového logického člena (24) je připojený na štvrtý vstup šiesteho súčtového logického člena (31) , výstup piateho súčinového logického člena (25) je připojený na piaty vstup šiesteho súčtového logického· člena (31), výstup šiesteho súčinového logického člena (26) je připojený na prvý vstup siedmeho súčtového logického člena (32), výstup siedmeho súčinového logického člena (27) je připojený na druhý vstup siedmeho súčtového logického člena (32], výstup ůsmeho súčinového logického člena (28) je připojený na třetí vstup siedmeho súčtového logického člena (32), výstup deviateho súčinového logického člena (29) je připojený na štvrtý vstup siedmeho súčtového logického člena (32), výstup desiateho súčinového logického člena (30) je připojený na piaty vstup siedmeho súčtového logického člena (32), výstup šiesteho súčtového logického člena (31) je připojený na prvú výstupnú svorku (41) a výstup siedmeho súčtového logického člena (32) je připojený na druhů výstupnú svorku (42).
CS868741A 1986-11-28 1986-11-28 Zapojenie obvodu pre sainočinnú kontrolu kódu 1 z 10 CS259276B1 (sk)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS868741A CS259276B1 (sk) 1986-11-28 1986-11-28 Zapojenie obvodu pre sainočinnú kontrolu kódu 1 z 10

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS868741A CS259276B1 (sk) 1986-11-28 1986-11-28 Zapojenie obvodu pre sainočinnú kontrolu kódu 1 z 10

Publications (2)

Publication Number Publication Date
CS874186A1 CS874186A1 (en) 1988-02-15
CS259276B1 true CS259276B1 (sk) 1988-10-14

Family

ID=5438418

Family Applications (1)

Application Number Title Priority Date Filing Date
CS868741A CS259276B1 (sk) 1986-11-28 1986-11-28 Zapojenie obvodu pre sainočinnú kontrolu kódu 1 z 10

Country Status (1)

Country Link
CS (1) CS259276B1 (sk)

Also Published As

Publication number Publication date
CS874186A1 (en) 1988-02-15

Similar Documents

Publication Publication Date Title
Hopcroft et al. A linear algorithm for testing equivalence of finite automata
US4956807A (en) Watchdog timer
CA1047165A (en) Universal lsi array logic modules with integral storage array and variable autonomous sequencing
CA1042110A (en) Malfunction detection system for a programmable controller
EP0287302B1 (en) Cross-coupled checking circuit
JPH02501244A (ja) 故障許容出力回路
US4539682A (en) Method and apparatus for signaling on-line failure detection
US5281857A (en) Self-checking interlock control system
WO1991004539A1 (en) Flexible module interconnect system
David et al. Self-timed is self-checking
US3371315A (en) Error detection circuit for translation system
CS259276B1 (sk) Zapojenie obvodu pre sainočinnú kontrolu kódu 1 z 10
NL9401923A (nl) Werkwijze en inrichting voor het in een veiligheidssysteem verwerken van signalen.
Ramanatha et al. A design for testability of undetectable crosspoint faults in programmable logic arrays
Levin et al. Self-checking of FPGA-based control units
PL131895B1 (en) Apparatus for monitoring proper operation of electronic circuit
US3179921A (en) Vitalization alarm indication
US5311524A (en) Fault tolerant three port communications module
CS245892B1 (sk) Samotestovatelný logický obvod pre kontrolu kódu 1 z 8
RU2026608C1 (ru) Устройство для контроля t-кодов
SU1103373A1 (ru) Мажоритарно-резервированное устройство
US3371195A (en) Parallel binary adder using trans-mission lines for carry handling
Smith et al. Fault secure multiple-valued logic networks
JPS595377A (ja) 複合計算機の接続方式
US7131028B2 (en) System and method for interconnecting nodes of a redundant computer system