JPS595377A - 複合計算機の接続方式 - Google Patents
複合計算機の接続方式Info
- Publication number
- JPS595377A JPS595377A JP11388382A JP11388382A JPS595377A JP S595377 A JPS595377 A JP S595377A JP 11388382 A JP11388382 A JP 11388382A JP 11388382 A JP11388382 A JP 11388382A JP S595377 A JPS595377 A JP S595377A
- Authority
- JP
- Japan
- Prior art keywords
- data line
- output
- gate
- input data
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17337—Direct connection machines, e.g. completely connected computers, point to point communication networks
- G06F15/17343—Direct connection machines, e.g. completely connected computers, point to point communication networks wherein the interconnection is dynamically configurable, e.g. having loosely coupled nearest neighbor architecture
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、複数の処理装置を相互に接続して構成される
複合計算機の接続方式に関するものである。
複合計算機の接続方式に関するものである。
従来、複合計算機を構成する一般的な方法は共通伝送路
を用いた接続方式である。この方法によれば共通伝送路
に接続されたすべての処理装置間でデータの授受は出来
るが伝送路が共通化されているため、同時には使用でき
ず、かつ、１つの処理装置が故障しても伝送が不可能と
なってしまう問題があった。
を用いた接続方式である。この方法によれば共通伝送路
に接続されたすべての処理装置間でデータの授受は出来
るが伝送路が共通化されているため、同時には使用でき
ず、かつ、１つの処理装置が故障しても伝送が不可能と
なってしまう問題があった。
この問題を解決するために、すべての処理装置間を接続
する伝送線を設け、独立化する方法があるが、これは、
入出力線が膨大となり、接続できる処理装置の数に制約
があった。
する伝送線を設け、独立化する方法があるが、これは、
入出力線が膨大となり、接続できる処理装置の数に制約
があった。
本発明の目的は、以上の問題に鑑み、よシ多くの処理装
置を任意に、かつ信頼性高く接続できる４７１会！″ｉ
舅機の接続方式を提供することにある。
置を任意に、かつ信頼性高く接続できる４７１会！″ｉ
舅機の接続方式を提供することにある。
このような目的を達成するために、本発明は複合計Ｓ機
を構成する各処理装置の出力データ線と入力データ線を
格子状に配列し、その間を固定的または選択的に結合し
、任意の処理装置間でデータの授受を可能とすることに
特徴がある。また、本発明では、データ線間の結合をそ
れぞれの処理装置で制御可能とし、部分的な結合により
不要のデータトラヒックを排除し、かつ、故障の発生時
、その障簀を排除可能とすることによって自由度が高く
、かつ高信頼な複合計算機を実現することに以下、本発
明の実施例を図面によシ詳細に説明する。
を構成する各処理装置の出力データ線と入力データ線を
格子状に配列し、その間を固定的または選択的に結合し
、任意の処理装置間でデータの授受を可能とすることに
特徴がある。また、本発明では、データ線間の結合をそ
れぞれの処理装置で制御可能とし、部分的な結合により
不要のデータトラヒックを排除し、かつ、故障の発生時
、その障簀を排除可能とすることによって自由度が高く
、かつ高信頼な複合計算機を実現することに以下、本発
明の実施例を図面によシ詳細に説明する。
第１図は本発明による複合ｇｔｘｉシステムの一例の構
成を示すもので、処理装置が３−＃３の例を示している
。
成を示すもので、処理装置が３−＃３の例を示している
。
第１図において、１−１〜１−３は３台の処理装置、２
−１〜２−３は処理装！１−１〜１−３の出力データー
、３−１〜３−３は処理装置１−１〜１−３の入力デー
タ巌、４−１１〜４−３３は格子状に配列された結合ゲ
ー）、５−１〜５−３は処理装置ｉ−ｔ〜１−３の結合
ゲート制御線である。
−１〜２−３は処理装！１−１〜１−３の出力データー
、３−１〜３−３は処理装置１−１〜１−３の入力デー
タ巌、４−１１〜４−３３は格子状に配列された結合ゲ
ー）、５−１〜５−３は処理装置ｉ−ｔ〜１−３の結合
ゲート制御線である。
また、出力データ線２−１〜２−３上のデータをそれぞ
れ８１〜几３とし、入力データ＠１３−１−−〜３−３
上のデータをそれぞれ几ｌ−几３とし、結合ゲート制御
線５−１〜５−３上の信号をそれぞれ０１〜Ｃ３として
いる。
れ８１〜几３とし、入力データ＠１３−１−−〜３−３
上のデータをそれぞれ几ｌ−几３とし、結合ゲート制御
線５−１〜５−３上の信号をそれぞれ０１〜Ｃ３として
いる。
第１図の構成において、今、処理装置１−１から出力デ
ータ線１−１を介してデータＳ１を送つた場合、結合ゲ
ー）４−１１〜４−３１を介して人力データｄ’３−１
〜３−３のすべてにそのデータが中継され、データル１
〜几８としてすべての処理装置１−１〜１−３に入力さ
れる。同様に他の処理装置１１−２〜１−３からのデー
タもすべての処理装＊ｉ−ｉ〜１−３に人力され、それ
υよシ、任意の処理装置間の通信が可能となり、かつ構
造が単純であシ容易に大規模集積回路で実現できる。こ
の場合は、結合ゲー）４−１１〜４−３１は常時開状態
にあるものとする。また、この場合は、父点で固定的に
結合してもよい。
ータ線１−１を介してデータＳ１を送つた場合、結合ゲ
ー）４−１１〜４−３１を介して人力データｄ’３−１
〜３−３のすべてにそのデータが中継され、データル１
〜几８としてすべての処理装置１−１〜１−３に入力さ
れる。同様に他の処理装置１１−２〜１−３からのデー
タもすべての処理装＊ｉ−ｉ〜１−３に人力され、それ
υよシ、任意の処理装置間の通信が可能となり、かつ構
造が単純であシ容易に大規模集積回路で実現できる。こ
の場合は、結合ゲー）４−１１〜４−３１は常時開状態
にあるものとする。また、この場合は、父点で固定的に
結合してもよい。
しかしながら、それぞれの処理装置が独立にデータを送
信した場合、同一タイミングに複数の処理装置がデータ
を出力する時がある。第２図は、処理装置１−１と１−
２が同時に出力した場合のデータ＄１２−１．２−２．
３−１〜３−３のデータＳｌ、 Ｓｚ、ｌ（，１〜Ｒ３
のタイムチャートを示すもので、それぞれの入力データ
線３−１〜３−３には両者が重なってデータの破壊が生
じる。
信した場合、同一タイミングに複数の処理装置がデータ
を出力する時がある。第２図は、処理装置１−１と１−
２が同時に出力した場合のデータ＄１２−１．２−２．
３−１〜３−３のデータＳｌ、 Ｓｚ、ｌ（，１〜Ｒ３
のタイムチャートを示すもので、それぞれの入力データ
線３−１〜３−３には両者が重なってデータの破壊が生
じる。
このような場合、それぞれの処理装置１−１〜１−３は
それぞれの入力データ線３−１〜３−３から入力された
データル１〜Ｒ３を誤シチェックコードによシ正誤判足
をすることが出来る。この誤シ判足の方法は公知の技術
であり、パリティチェック、ＣＲＣ（サイクリックレタ
ンダントチニック）などがある。
それぞれの入力データ線３−１〜３−３から入力された
データル１〜Ｒ３を誤シチェックコードによシ正誤判足
をすることが出来る。この誤シ判足の方法は公知の技術
であり、パリティチェック、ＣＲＣ（サイクリックレタ
ンダントチニック）などがある。
このチェックはすべての処理装置で行なうことが出来る
ので送信側は再送を、受信側は再受信を行なうこととな
る。このとき再送で再度、競合を生じる可能性があるた
め、第３図に示すように一般には再送時間を乱数によっ
て決定し、再競合が起ることを避けている。
ので送信側は再送を、受信側は再受信を行なうこととな
る。このとき再送で再度、競合を生じる可能性があるた
め、第３図に示すように一般には再送時間を乱数によっ
て決定し、再競合が起ることを避けている。
以上はすべての処理装置間で父信が必要な場合について
述べたが、実際の応用では必ずしもすべての結合が必要
とは限らない。その場合不要な結合は、余分なデータが
入力データ線に入υ、また送信側でも不要な競合が発生
することになる。
述べたが、実際の応用では必ずしもすべての結合が必要
とは限らない。その場合不要な結合は、余分なデータが
入力データ線に入υ、また送信側でも不要な競合が発生
することになる。
このような用途に対応する場合には、それぞれの結合ゲ
ート４を制御して不要な結合はゲートを閉じて置くこと
により対処することができる。
ート４を制御して不要な結合はゲートを閉じて置くこと
により対処することができる。
第１図における５−１〜５−３はそれぞれの結合ゲート
を制御するための結合ゲート制御線であり、第１図の実
施例では結合ゲート４に１ピツトのシフトレジスタを内
蔵させ、同一の入力データ線に連なるレジスタを直列に
結合しゲート制御線から直列に制御信号をシフトしそれ
ぞれのレジスタに制御情報を設定する方法の例であシ、
直列にすることにより制御のための線を少なくしたもの
である。例えば、入力データ線３−１に接続された結合
グー）４−１１〜４−１３の１ビツトのシフトレジスタ
を結合ゲート制御線５−１によシ直列に結合し、この制
御線から制御信号Ｃ１を直列に送り出す。そして、各結
合グー）４−１１〜４−１３では、対応するシフトレジ
スタの内容に応じてゲートが開閉されることになる。
を制御するための結合ゲート制御線であり、第１図の実
施例では結合ゲート４に１ピツトのシフトレジスタを内
蔵させ、同一の入力データ線に連なるレジスタを直列に
結合しゲート制御線から直列に制御信号をシフトしそれ
ぞれのレジスタに制御情報を設定する方法の例であシ、
直列にすることにより制御のための線を少なくしたもの
である。例えば、入力データ線３−１に接続された結合
グー）４−１１〜４−１３の１ビツトのシフトレジスタ
を結合ゲート制御線５−１によシ直列に結合し、この制
御線から制御信号Ｃ１を直列に送り出す。そして、各結
合グー）４−１１〜４−１３では、対応するシフトレジ
スタの内容に応じてゲートが開閉されることになる。
以上はすべての処理装置および入出力データ線および結
合ゲートが正常な場合であるが、場合によってはそれ等
の要素に故障が発生する。
合ゲートが正常な場合であるが、場合によってはそれ等
の要素に故障が発生する。
第４図は処理装置１−１が故障して出力データ線２−１
にデータＳ１を出し続けた場合、他の処理装置１−２．
１−３からのデータは常に破壊され正常な情報伝送がで
きなくなることを示している。この場合それぞれの処理
装置はゲート制御線を介して第６図に示すように逐次結
合ゲートを開閉して、異常な出力データ線の所在を発見
し、対応するゲートを閉じ、故障の影響を排除すること
かり能となシ、第５図に示すように、障害の発生した処
理装置１−１の結合は切断され、以後正常な伝送を継続
することができる。第６図では、処理装置１−２からの
制御信号Ｃ２によシ、結合グー）４−２１〜４−２３に
おける制御信号ｇ２１゜ｇ、ｉ！！、ｇ１１３を順次″
０”にしてゲートを閉じる例を示している。
にデータＳ１を出し続けた場合、他の処理装置１−２．
１−３からのデータは常に破壊され正常な情報伝送がで
きなくなることを示している。この場合それぞれの処理
装置はゲート制御線を介して第６図に示すように逐次結
合ゲートを開閉して、異常な出力データ線の所在を発見
し、対応するゲートを閉じ、故障の影響を排除すること
かり能となシ、第５図に示すように、障害の発生した処
理装置１−１の結合は切断され、以後正常な伝送を継続
することができる。第６図では、処理装置１−２からの
制御信号Ｃ２によシ、結合グー）４−２１〜４−２３に
おける制御信号ｇ２１゜ｇ、ｉ！！、ｇ１１３を順次″
０”にしてゲートを閉じる例を示している。
また、故障は場合によっては単に論理的な誤シだけでは
なく、例えば、電源異常などによって素子破壊が波及す
る場合があシ、それを防止する手段として、第７図に示
すように、発光素子４１、受光素子４２からなる光結合
素子を用い、その光結合素子の出力を光信号増幅回路４
３を通してアンドゲート４４に印加している。また、ア
ンドゲート４４には処理装置からの制御信号ｇｊ１４（
印加している。それによシ送信側と受信側を電気的に絶
縁することができる。
なく、例えば、電源異常などによって素子破壊が波及す
る場合があシ、それを防止する手段として、第７図に示
すように、発光素子４１、受光素子４２からなる光結合
素子を用い、その光結合素子の出力を光信号増幅回路４
３を通してアンドゲート４４に印加している。また、ア
ンドゲート４４には処理装置からの制御信号ｇｊ１４（
印加している。それによシ送信側と受信側を電気的に絶
縁することができる。
以上述べたように、本発明によれば、複数の処理装置を
任意な構成で接続でき単一の伝送路を用いて行゛なう方
式に比しスループットを高めることが川床るとともに障
害発生時、それを回避できるなど構成の自由度、スルー
プット、信頼性を高めることができ、さらに回路構成が
単純であシ、大規模集積回路化が容易など、その効果は
甚大である。
任意な構成で接続でき単一の伝送路を用いて行゛なう方
式に比しスループットを高めることが川床るとともに障
害発生時、それを回避できるなど構成の自由度、スルー
プット、信頼性を高めることができ、さらに回路構成が
単純であシ、大規模集積回路化が容易など、その効果は
甚大である。
第１図は本発明の複合針Ｊｊ、機システムヤ施例の全体
構成を示す図、第２図は複数の処理装置から同時に送信
された場合の競合状態を示すタイムチャート、第３図は
競合が発生した場合の再送による競合制御を示すタイム
チャート、第４図は故障によって伝送が阻害された場合
のタイムチャート、第５図は障害復帰のタイムチャート
、第６図り障害検出復帰のためのゲート制御のタイムチ
ャート、第７図は入出力を光結合によシ絶縁したときの
結合ゲートの一実施例を示す図である。 １・・・処理装置、２・・・出力データ線、３・・・入
力データ線、４・・・結合ゲート、５・・・ゲート制御
線、４４・・・納会制御ゲート、４３・・・光・１ｇ号
増幅回路、４１Ｙｌｌ （２） 第Ｚｌ１ ８゛〜２゛０″ ９′６ 第 ４ｔ２１ 第 ５ 図 筋６ 旧 第７ 図
構成を示す図、第２図は複数の処理装置から同時に送信
された場合の競合状態を示すタイムチャート、第３図は
競合が発生した場合の再送による競合制御を示すタイム
チャート、第４図は故障によって伝送が阻害された場合
のタイムチャート、第５図は障害復帰のタイムチャート
、第６図り障害検出復帰のためのゲート制御のタイムチ
ャート、第７図は入出力を光結合によシ絶縁したときの
結合ゲートの一実施例を示す図である。 １・・・処理装置、２・・・出力データ線、３・・・入
力データ線、４・・・結合ゲート、５・・・ゲート制御
線、４４・・・納会制御ゲート、４３・・・光・１ｇ号
増幅回路、４１Ｙｌｌ （２） 第Ｚｌ１ ８゛〜２゛０″ ９′６ 第 ４ｔ２１ 第 ５ 図 筋６ 旧 第７ 図
Claims (1)
- 【特許請求の範囲】 １、複数の処理装置から成る複合計算機において、各々
の処理装置より出力される出力データ線および、それぞ
れの処理装置に入力される入力データ線を備え、該出力
データ線および該入力データ線を格子状に配列し、出力
データ線と入力データ線の交点において結合手段を介し
て出力データ線よυ入力データ線へ接続し、各処理装置
から出力されたデータを各処理装置へ入力可能とするこ
とを特徴とする複合計算機の接続方式。 ２、出力データ線と入力データ線を結合する結合平手段
をゲートで構成し、該ゲートを該入力データ線に対応す
る処理装置で開閉制御し任意の出力線との接続、非接続
を制御可能とすることを特徴とする特許請求の範囲第１
項記載の複合計算機の接続方式。 ３、出力データ線と入力データ線を光結合素子で結合し
おのおのを絶縁することを特徴とする特許請求の範囲第
１項または第２項記載の複合計算機の接続方式。 ４、出力データ線と入力データ線を接続する結合手段を
ゲートで構成し、該ゲートを該入力データ線に対応する
処理装置で開閉制御するだめのレジスタを設け、レジス
タの論理値によってゲートを開閉するとともに、該レジ
スタをシ喜トレジスタとして該当処理装置から直列に設
定値を送ることを特徴とする特許請求の範囲Ｍ１項〜第
３項のいずれか記載の複合針Ｘ、機の接続方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11388382A JPS595377A (ja) | 1982-07-02 | 1982-07-02 | 複合計算機の接続方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11388382A JPS595377A (ja) | 1982-07-02 | 1982-07-02 | 複合計算機の接続方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS595377A true JPS595377A (ja) | 1984-01-12 |
Family
ID=14623507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11388382A Pending JPS595377A (ja) | 1982-07-02 | 1982-07-02 | 複合計算機の接続方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS595377A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61212437A (ja) * | 1985-03-19 | 1986-09-20 | Kobe Steel Ltd | アルミホイ−ルの成形方法 |
| JPH01273635A (ja) * | 1988-04-26 | 1989-11-01 | Nippon Spindle Mfg Co Ltd | 車輌用ホイールの製造方法 |
| JPH0376634U (ja) * | 1990-11-20 | 1991-07-31 |
-
1982
- 1982-07-02 JP JP11388382A patent/JPS595377A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61212437A (ja) * | 1985-03-19 | 1986-09-20 | Kobe Steel Ltd | アルミホイ−ルの成形方法 |
| JPH01273635A (ja) * | 1988-04-26 | 1989-11-01 | Nippon Spindle Mfg Co Ltd | 車輌用ホイールの製造方法 |
| JPH0376634U (ja) * | 1990-11-20 | 1991-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1245305A (en) | Full-duplex one-sided cross-point switch | |
| ES2359650T3 (es) | Unidad de interfaz y sistema de comunicaciones con una estructura maestro-esclavo. | |
| US7574540B2 (en) | Managing management controller communications | |
| CN100588169C (zh) | 用户、主单元、通信系统及其操作方法 | |
| US4205326A (en) | Data communication apparatus | |
| CZ280707B6 (cs) | Komunikační systém | |
| US6683474B2 (en) | Method and apparatus for communication using a distributed multiplexed bus | |
| JPS595377A (ja) | 複合計算機の接続方式 | |
| US5042038A (en) | Data path checking system | |
| JPH02150138A (ja) | 直列制御装置 | |
| CN116506082B (zh) | 一种应用于应答器传输模块的二取二系统 | |
| SU1446623A1 (ru) | Устройство дл контрол принимаемой информации | |
| JP3823891B2 (ja) | マルチノードコンピュータシステムおよびリンク処理方法 | |
| SU807258A1 (ru) | Устройство дл сопр жени модулейВычиСлиТЕльНОй СиСТЕМы C KOHTPO-лЕМ | |
| JPS59148969A (ja) | 計算機間光学的結合方式 | |
| CN116340245A (zh) | 桥接电路、桥接电路集成装置及硅基板 | |
| JPS5847055B2 (ja) | 情報処理装置の故障診断方法 | |
| SU864276A1 (ru) | Устройство дл сопр жени цифровой вычислительной машины с лини ми св зи | |
| JPS59225646A (ja) | 時分割多重伝送方式 | |
| JPS6095675A (ja) | デ−タ伝送方式 | |
| JPS61123233A (ja) | デ−タ伝送システム | |
| JPS58121853A (ja) | デ−タ伝送システム | |
| HK1127181A (en) | Interface unit and communication system having a master/slave structure | |
| JPS6035853A (ja) | ル−プ式情報伝送方式 | |
| JPS58101544A (ja) | 入出力装置の伝送テスト回路 |