CS259354B1 - Zapojenie transformácie relativného směru zobrazovania grafické] ínformácie do absolutného směru - Google Patents

Zapojenie transformácie relativného směru zobrazovania grafické] ínformácie do absolutného směru Download PDF

Info

Publication number
CS259354B1
CS259354B1 CS853733A CS373385A CS259354B1 CS 259354 B1 CS259354 B1 CS 259354B1 CS 853733 A CS853733 A CS 853733A CS 373385 A CS373385 A CS 373385A CS 259354 B1 CS259354 B1 CS 259354B1
Authority
CS
Czechoslovakia
Prior art keywords
input
output
absolute
logic block
block
Prior art date
Application number
CS853733A
Other languages
Czech (cs)
English (en)
Other versions
CS373385A1 (en
Inventor
Juraj Zamba
Original Assignee
Juraj Zamba
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Juraj Zamba filed Critical Juraj Zamba
Priority to CS853733A priority Critical patent/CS259354B1/sk
Publication of CS373385A1 publication Critical patent/CS373385A1/cs
Publication of CS259354B1 publication Critical patent/CS259354B1/sk

Links

Landscapes

  • Electron Beam Exposure (AREA)

Abstract

Zapojenie patří do odboru spracovania dát v počítačovej graflke technickými prostriedkami. Ďalej sa může využit ešte v elektrónovej litografii, robotike a podobných aplikáciách. Zapojenie rieši technický problém rýchlej transformácie změny relativného směru zobrazovania (doprava, do- íava, dozadu) do jednej zo štyroch absolutných orientácií směru v dvojrozmernej súradnicovej sústave. Tento problém sa v doterajších grafických systémoch riešil pomocou programových prostriedkov, čo je pomalé. Podstata zapojenia spočívá v tom, že sú v ňom logicky za sebou přepojené blok vstupnej kombinačnej logiky so vstupnými svorkami signálov relatívnej změny směru, blok hradiel, pamáť absolutného směru a blok výstupnej kombinačnej logiky s výstupnými svorkami signálov znamienok absolutného směru zobrazenia, pričom pamSť absolútneho směru a blok hradiel sú spojené prvou spatnou vazbou a blok výstupnej kombinačnej logiky a blok vstupnej kombinačnej logiky sú spojené druhou spatnou vázbou.

Description

* Vynález rieši zapojenie transformácie relativného směru zobrazovania grafické) informácie do absolútneho směru, ktorého úlohou je vyrábať signály pre znamienka aritmeticko-logickej Jednotky resp. aritmeticko-logických jednotiek grafického vektorového počítačového systému na základe grafických dát — buniek — s 1'ubovol'nou híbkou vnorenia.
V doterajších známých grafických vektorových systémoch je funkcia ovládania směru kreslenia obrazcov vykonávaná pomocou programových prostriedkov, čo je však poměrně pomalé.
Podstata zapojenia transformácie relativného směru zobrazovania grafickej informácie do absolútneho směru podl'a vynálezu spočívá v tom, že na vstup bloku vstupnej kombinačně] logiky sú připojené vstupné svorky signálov relatívnej změny směru a na jej výstup je připojený vstup bloku hradiel, na ktorého výstup je připojený vstup památi absolútneho směru, ktorej výstup je připojený na vstup bloku výstupnej kombinačnej logiky, ktorej výstup je připojený na výstupné svorky signálov znamienok absolútneho směru, pričom pamať absolútneho směru a blok hradiel, blok vstupnej a výstupnej kombi načne j logiky sú spo jené spatnými vazbami.
Výhodou zapojenia je predovšetkým jeho rýchlosť. Podl'a osadenia súčiastkami dosahuje změnu směru za 50 až 100 ns, čo je o 1 až 2 rády kratšia doba ako pri programovom ošetření takejto změny, fiafšou výhodou zapojenia je jeho jednoduchost a použitie bežne dostupných súčiastok.
Na pripojenom výkrese je znázorněná bloková schéma zapojenia podl'a vynálezu.
Blok 2 vstupnej kombinačnej logiky je napojený na blok 3 hradiel, ďalej následuje pamať 4 absolútneho směru a blok 5 výstupnej kombinačnej logiky. Vstupné svorky 1 sú připojené k bloku 2 vstupnej kombinačnej logiky, vstupné svorky 1A a 1B k památi 4 absolútneho směru, vstupná svorka 1C k bloku 5 výstupnej kombinačnej logiky. Pamať 4 absolútneho směru a blok 3 hradiel sú spojené prvou spatnou vázbou 7, blok 2 vstupnej a blok 5 výstupnej kombinačnej logiky sú spojené druhou spatnou vazbou 8. Jednotlivé bloky sú realizované pomocou 12 integrovaných obvodov TTL SSI — hradiel a klopných obvodov.
Funkcia zapojenia pódia vynálezu je nasledovná: signály relatívnej změny směru na vstupných svorkách 1 DOL (dofava), DOP (doprava), EXCH (inverzia směru) sa v zapojení transformujú na signály absolútneho směru x, —x, -|-y, —y v zobrazovacej dvojrozmernej súradnicovej sústave. Konkrétné na výstupných svorkách 6 sú signály znamienok SIGX, SIGY pre aritmeticko-logickú jednotku resp. aritmeticko-logické jednotky grafického procesora. Prostredníctvom vstupného signálu LPKO je možné zadat znamienka ALU súčasne pre obe osi zobrazovacej súradnicovej sústavy. Vvstupné signály pozostávajú zo spomínaných signálov změny směru DOL, DOP, EXCH na vstupných svorkách 1, signálu LPKO na vstupnej svorke 1C, signálu STB (strobovací signál — vstupná svorka 1A) a signálov SET (vstupné svorky 1B) na počiatočné nastavenie směru. Blok 2 vstupnej kombinačnej logiky připravuje signály na vstupných svorkách 1 pre vstup do bloku 3 hradiel, na výstupe ktorého je nový stav pamati 4 absolútneho směru. Blok 5 výstupnej kombinačnej logiky upravuje tento nový stav po prepísaní signálom STB do podoby výstupných signálov SIGX, SIGY (výstupné svorky 6) — znamienok jednotlivých grafických ALU.
Zapojenie je možné využit vo všetkých grafických vektorových systémoch so štruktúrou vnořených dát, kde sú velmi vysoké požiadavky na operačnú rýchlosť a ktoré pracujú s obrysovou aj plošnou reprezentáciou dát, v elektrónovej litografii, robotike a inde.

Claims (1)

  1. PREDMET
    Zapojenie transformácie relativného směru zobrazovania grafickej informácie do absolútneho směru, vyznačujúce sa tým, že na vstup bloku (2) vstupnej kombinačnej logiky sú připojené vstupné svorky (1) signálov relatívnej změny směru a výstup bloku (2) vstupnej kombinačnej logiky je připojený na vstup bloku (3) hradiel, na ktorého výstup je připojený vstup památi (4) absolútneho směru, ktorej výstup je připojený vynalezu na vstup bloku (5) výstupnej kombinačnej logiky, ktorej výstup je připojený na výstupné svorky (6) signálov znamienok absolútneho směru, pričom pamať (4) absolútneho směru a blok (3) hradiel sú spojené prvou spátnou vazbou (7), blok (5) výstupnej kombinačnej logiky a blok (2) vstupnej kombinačnej logiky sú spojené druhou spatnou vazbou (8).
CS853733A 1985-05-24 1985-05-24 Zapojenie transformácie relativného směru zobrazovania grafické] ínformácie do absolutného směru CS259354B1 (sk)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS853733A CS259354B1 (sk) 1985-05-24 1985-05-24 Zapojenie transformácie relativného směru zobrazovania grafické] ínformácie do absolutného směru

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS853733A CS259354B1 (sk) 1985-05-24 1985-05-24 Zapojenie transformácie relativného směru zobrazovania grafické] ínformácie do absolutného směru

Publications (2)

Publication Number Publication Date
CS373385A1 CS373385A1 (en) 1988-03-15
CS259354B1 true CS259354B1 (sk) 1988-10-14

Family

ID=5378257

Family Applications (1)

Application Number Title Priority Date Filing Date
CS853733A CS259354B1 (sk) 1985-05-24 1985-05-24 Zapojenie transformácie relativného směru zobrazovania grafické] ínformácie do absolutného směru

Country Status (1)

Country Link
CS (1) CS259354B1 (sk)

Also Published As

Publication number Publication date
CS373385A1 (en) 1988-03-15

Similar Documents

Publication Publication Date Title
Bresenham Algorithm for computer control of a digital plotter
US4383304A (en) Programmable bit shift circuit
EP0548052A2 (en) Video picking and clipping method and apparatus
US5537582A (en) Bus interface circuitry for synchronizing central processors running at multiple clock frequencies to other computer system circuitry
JPH0594546A (ja) デジタルプロセツサ
US12112043B2 (en) Data flow control device in streaming architecture chip
JPH10209856A (ja) 多信号用単体と複数体の使用方法
Varshavsky et al. Hardware support for discrete event coordination
JPS60160476A (ja) 順送り金型設計におけるストリツプ・レイアウト図作成方式
CN1118762C (zh) Cpu与复杂时序读写对象同步联系的方法和接口电路
Al-Smadi et al. Vehicle autonomous driving system
CN2518142Y (zh) 具有周边装置连接界面主通道扩充槽的电脑背板
JPS6270978A (ja) 図形デ−タ処理方法
Aghdasi Application of logic cell arrays in design of self-clocked sequential circuits
JP2708415B2 (ja) 図形処理装置
JPH0296264A (ja) マルチ・プロセッサ・システム
JPS59229659A (ja) デ−タ処理方式
Sharif Implementation of Object Tracking Algorithm on Zynq Platform Using High-level Synthesis
SU1513462A1 (ru) Устройство дл сопр жени эвм с внешним устройством
Morita et al. Simple universal reversible cellular automata in which reversible logic elements can be embedded
Nawaz et al. Efficient Asynchronous ALU Model Design and Simulation
Yacoub et al. A compact array processor based on self-timed simultaneous bidirectional signalling
JPS59113486A (ja) 図形処理装置
JPS60100211A (ja) プログラマブルコントロ−ラ
Urban Parallel processing in space application using transputer networks